arch/x86_64/kernel/setup64.c

   1 /*
   2  * X86-64 specific CPU setup.
   3  * Copyright (C) 1995  Linus Torvalds
   4  * Copyright 2001, 2002, 2003 SuSE Labs / Andi Kleen.
   5  * See setup.c for older changelog.
   6  * $Id: setup64.c,v 1.12 2002/03/21 10:09:17 ak Exp $
   7  */
   8 #include <linux/config.h>
   9 #include <linux/init.h>
  10 #include <linux/kernel.h>
  11 #include <linux/sched.h>
  12 #include <linux/string.h>
  13 #include <linux/bootmem.h>
  14 #include <linux/bitops.h>
  15 #include <asm/pda.h>
  16 #include <asm/pgtable.h>
  17 #include <asm/processor.h>
  18 #include <asm/desc.h>
  19 #include <asm/atomic.h>
  20 #include <asm/mmu_context.h>
  21 #include <asm/smp.h>
  22 #include <asm/i387.h>
  23 #include <asm/percpu.h>
  24 #include <asm/mtrr.h>
  25 #include <asm/proto.h>
  26 #include <asm/mman.h>
  27 #include <asm/numa.h>
  28
  29 char x86_boot_params[2048] __initdata = {0,};
  30
  31 unsigned long cpu_initialized __initdata = 0;
  32
  33 struct x8664_pda cpu_pda[NR_CPUS] __cacheline_aligned;
  34
  35 extern struct task_struct init_task;
  36
  37 extern unsigned char __per_cpu_start[], __per_cpu_end[];
  38
  39 extern struct desc_ptr cpu_gdt_descr[];
  40 struct desc_ptr idt_descr = { 256 * 16, (unsigned long) idt_table };
  41
  42 char boot_cpu_stack[IRQSTACKSIZE] __attribute__((section(".bss.page_aligned")));
  43
  44 unsigned long __supported_pte_mask = ~0UL;
  45 static int do_not_nx __initdata = 0;
  46
  47 /* noexec=on|off
  48 Control non executable mappings for 64bit processes.
  49
  50 on      Enable(default)
  51 off     Disable
  52 */
  53 static int __init nonx_setup(char *str)
  54 {
  55         if (!strcmp(str, "on")) {
  56                 __supported_pte_mask |= _PAGE_NX;
  57                 do_not_nx = 0;
  58         } else if (!strcmp(str, "off")) {
  59                 do_not_nx = 1;
  60                 __supported_pte_mask &= ~_PAGE_NX;
  61         }
  62         return 1;
  63 }
  64
  65 __setup("noexec=", nonx_setup);
  66
  67 /*
  68  * Great future plan:
  69  * Declare PDA itself and support (irqstack,tss,pml4) as per cpu data.
  70  * Always point %gs to its beginning
  71  */
  72 void __init setup_per_cpu_areas(void)
  73 {
  74         int i;
  75         unsigned long size;
  76
  77         /* Copy section for each CPU (we discard the original) */
  78         size = ALIGN(__per_cpu_end - __per_cpu_start, SMP_CACHE_BYTES);
  79 #ifdef CONFIG_MODULES
  80         if (size < PERCPU_ENOUGH_ROOM)
  81                 size = PERCPU_ENOUGH_ROOM;
  82 #endif
  83
  84         for (i = 0; i < NR_CPUS; i++) {
  85                 unsigned char *ptr;
  86                 /* If possible allocate on the node of the CPU.
  87                    In case it doesn't exist round-robin nodes. */
  88                 if (!NODE_DATA(i % numnodes)) {
  89                         printk("cpu with no node %d, numnodes %d\n", i, numnodes);
  90                         ptr = alloc_bootmem(size);
  91                 } else {
  92                         ptr = alloc_bootmem_node(NODE_DATA(i % numnodes), size);
  93                 }
  94                 if (!ptr)
  95                         panic("Cannot allocate cpu data for CPU %d\n", i);
  96                 cpu_pda[i].data_offset = ptr - __per_cpu_start;
  97                 memcpy(ptr, __per_cpu_start, __per_cpu_end - __per_cpu_start);
  98         }
  99 }
 100
 101 void pda_init(int cpu)
 102 {
 103         pml4_t *level4;
 104         struct x8664_pda *pda = &cpu_pda[cpu];
 105
 106         /* Setup up data that may be needed in __get_free_pages early */
 107         asm volatile("movl %0,%%fs ; movl %0,%%gs" :: "r" (0));
 108         wrmsrl(MSR_GS_BASE, cpu_pda + cpu);
 109
 110         pda->me = pda;
 111         pda->cpunumber = cpu;
 112         pda->irqcount = -1;
 113         pda->kernelstack =
 114                 (unsigned long)stack_thread_info() - PDA_STACKOFFSET + THREAD_SIZE;
 115         pda->active_mm = &init_mm;
 116         pda->mmu_state = 0;
 117
 118         if (cpu == 0) {
 119                 /* others are initialized in smpboot.c */
 120                 pda->pcurrent = &init_task;
 121                 pda->irqstackptr = boot_cpu_stack;
 122                 level4 = init_level4_pgt;
 123         } else {
 124                 level4 = (pml4_t *)__get_free_pages(GFP_ATOMIC, 0);
 125                 if (!level4)
 126                         panic("Cannot allocate top level page for cpu %d", cpu);
 127                 pda->irqstackptr = (char *)
 128                         __get_free_pages(GFP_ATOMIC, IRQSTACK_ORDER);
 129                 if (!pda->irqstackptr)
 130                         panic("cannot allocate irqstack for cpu %d", cpu);
 131         }
 132
 133         pda->level4_pgt = (unsigned long *)level4;
 134         if (level4 != init_level4_pgt)
 135                 memcpy(level4, &init_level4_pgt, PAGE_SIZE);
 136         set_pml4(level4 + 510, mk_kernel_pml4(__pa_symbol(boot_vmalloc_pgt)));
 137         asm volatile("movq %0,%%cr3" :: "r" (__pa(level4)));
 138
 139         pda->irqstackptr += IRQSTACKSIZE-64;
 140 }
 141
 142 char boot_exception_stacks[N_EXCEPTION_STACKS * EXCEPTION_STKSZ]
 143 __attribute__((section(".bss.page_aligned")));
 144
 145 /* May not be marked __init: used by software suspend */
 146 void syscall_init(void)
 147 {
 148         /*
 149          * LSTAR and STAR live in a bit strange symbiosis.
 150          * They both write to the same internal register. STAR allows to set CS/DS
 151          * but only a 32bit target. LSTAR sets the 64bit rip.
 152          */
 153         wrmsrl(MSR_STAR,  ((u64)__USER32_CS)<<48  | ((u64)__KERNEL_CS)<<32);
 154         wrmsrl(MSR_LSTAR, system_call);
 155
 156 #ifdef CONFIG_IA32_EMULATION
 157         syscall32_cpu_init ();
 158 #endif
 159
 160         /* Flags to clear on syscall */
 161         wrmsrl(MSR_SYSCALL_MASK, EF_TF|EF_DF|EF_IE|0x3000);
 162 }
 163
 164 void __init check_efer(void)
 165 {
 166         unsigned long efer;
 167
 168         rdmsrl(MSR_EFER, efer);
 169         if (!(efer & EFER_NX) || do_not_nx) {
 170                 __supported_pte_mask &= ~_PAGE_NX;
 171         }
 172 }
 173
 174 /*
 175  * cpu_init() initializes state that is per-CPU. Some data is already
 176  * initialized (naturally) in the bootstrap process, such as the GDT
 177  * and IDT. We reload them nevertheless, this function acts as a
 178  * 'CPU state barrier', nothing should get across.
 179  * A lot of state is already set up in PDA init.
 180  */
 181 void __init cpu_init (void)
 182 {
 183 #ifdef CONFIG_SMP
 184         int cpu = stack_smp_processor_id();
 185 #else
 186         int cpu = smp_processor_id();
 187 #endif
 188         struct tss_struct *t = &per_cpu(init_tss, cpu);
 189         unsigned long v;
 190         char *estacks = NULL;
 191         struct task_struct *me;
 192         int i;
 193
 194         /* CPU 0 is initialised in head64.c */
 195         if (cpu != 0) {
 196                 pda_init(cpu);
 197         } else
 198                 estacks = boot_exception_stacks;
 199
 200         me = current;
 201
 202         if (test_and_set_bit(cpu, &cpu_initialized))
 203                 panic("CPU#%d already initialized!\n", cpu);
 204
 205         printk("Initializing CPU#%d\n", cpu);
 206
 207                 clear_in_cr4(X86_CR4_VME|X86_CR4_PVI|X86_CR4_TSD|X86_CR4_DE);
 208
 209         /*
 210          * Initialize the per-CPU GDT with the boot GDT,
 211          * and set up the GDT descriptor:
 212          */
 213         if (cpu) {
 214                 memcpy(cpu_gdt_table[cpu], cpu_gdt_table[0], GDT_SIZE);
 215         }
 216
 217         cpu_gdt_descr[cpu].size = GDT_SIZE;
 218         cpu_gdt_descr[cpu].address = (unsigned long)cpu_gdt_table[cpu];
 219         asm volatile("lgdt %0" :: "m" (cpu_gdt_descr[cpu]));
 220         asm volatile("lidt %0" :: "m" (idt_descr));
 221
 222         memcpy(me->thread.tls_array, cpu_gdt_table[cpu], GDT_ENTRY_TLS_ENTRIES * 8);
 223
 224         /*
 225          * Delete NT
 226          */
 227
 228         asm volatile("pushfq ; popq %%rax ; btr $14,%%rax ; pushq %%rax ; popfq" ::: "eax");
 229
 230         if (cpu == 0)
 231                 early_identify_cpu(&boot_cpu_data);
 232
 233         syscall_init();
 234
 235         wrmsrl(MSR_FS_BASE, 0);
 236         wrmsrl(MSR_KERNEL_GS_BASE, 0);
 237         barrier();
 238
 239         check_efer();
 240
 241         /*
 242          * set up and load the per-CPU TSS
 243          */
 244         for (v = 0; v < N_EXCEPTION_STACKS; v++) {
 245                 if (cpu) {
 246                         estacks = (char *)__get_free_pages(GFP_ATOMIC,
 247                                                    EXCEPTION_STACK_ORDER);
 248                         if (!estacks)
 249                                 panic("Cannot allocate exception stack %ld %d\n",
 250                                       v, cpu);
 251                 }
 252                 estacks += EXCEPTION_STKSZ;
 253                 t->ist[v] = (unsigned long)estacks;
 254         }
 255
 256         t->io_bitmap_base = offsetof(struct tss_struct, io_bitmap);
 257         /*
 258          * <= is required because the CPU will access up to
 259          * 8 bits beyond the end of the IO permission bitmap.
 260          */
 261         for (i = 0; i <= IO_BITMAP_LONGS; i++)
 262                 t->io_bitmap[i] = ~0UL;
 263
 264         atomic_inc(&init_mm.mm_count);
 265         me->active_mm = &init_mm;
 266         if (me->mm)
 267                 BUG();
 268         enter_lazy_tlb(&init_mm, me);
 269
 270         set_tss_desc(cpu, t);
 271         load_TR_desc();
 272         load_LDT(&init_mm.context);
 273
 274         /*
 275          * Clear all 6 debug registers:
 276          */
 277
 278         set_debug(0UL, 0);
 279         set_debug(0UL, 1);
 280         set_debug(0UL, 2);
 281         set_debug(0UL, 3);
 282         set_debug(0UL, 6);
 283         set_debug(0UL, 7);
 284
 285         fpu_init();
 286
 287 #ifdef CONFIG_NUMA
 288         numa_add_cpu(cpu);
 289 #endif
 290 }