arch/ppc64/kernel/pmac_pci.c

   1 /*
   2  * Support for PCI bridges found on Power Macintoshes.
   3  * At present the "bandit" and "chaos" bridges are supported.
   4  * Fortunately you access configuration space in the same
   5  * way with either bridge.
   6  *
   7  * Copyright (C) 2003 Benjamin Herrenschmuidt (benh@kernel.crashing.org)
   8  * Copyright (C) 1997 Paul Mackerras (paulus@samba.org)
   9  *
  10  * This program is free software; you can redistribute it and/or
  11  * modify it under the terms of the GNU General Public License
  12  * as published by the Free Software Foundation; either version
  13  * 2 of the License, or (at your option) any later version.
  14  */
  15
  16 #include <linux/kernel.h>
  17 #include <linux/pci.h>
  18 #include <linux/delay.h>
  19 #include <linux/string.h>
  20 #include <linux/init.h>
  21 #include <linux/bootmem.h>
  22
  23 #include <asm/sections.h>
  24 #include <asm/io.h>
  25 #include <asm/prom.h>
  26 #include <asm/pci-bridge.h>
  27 #include <asm/machdep.h>
  28 #include <asm/pmac_feature.h>
  29 #include <asm/iommu.h>
  30
  31 #include "pci.h"
  32 #include "pmac.h"
  33
  34 #define DEBUG
  35
  36 #ifdef DEBUG
  37 #define DBG(x...) printk(x)
  38 #else
  39 #define DBG(x...)
  40 #endif
  41
  42 /* XXX Could be per-controller, but I don't think we risk anything by
  43  * assuming we won't have both UniNorth and Bandit */
  44 static int has_uninorth;
  45 static struct pci_controller *u3_agp;
  46 struct pci_dev *k2_skiplist[2];
  47
  48 static int __init fixup_one_level_bus_range(struct device_node *node, int higher)
  49 {
  50         for (; node != 0;node = node->sibling) {
  51                 int * bus_range;
  52                 unsigned int *class_code;
  53                 int len;
  54
  55                 /* For PCI<->PCI bridges or CardBus bridges, we go down */
  56                 class_code = (unsigned int *) get_property(node, "class-code", NULL);
  57                 if (!class_code || ((*class_code >> 8) != PCI_CLASS_BRIDGE_PCI &&
  58                         (*class_code >> 8) != PCI_CLASS_BRIDGE_CARDBUS))
  59                         continue;
  60                 bus_range = (int *) get_property(node, "bus-range", &len);
  61                 if (bus_range != NULL && len > 2 * sizeof(int)) {
  62                         if (bus_range[1] > higher)
  63                                 higher = bus_range[1];
  64                 }
  65                 higher = fixup_one_level_bus_range(node->child, higher);
  66         }
  67         return higher;
  68 }
  69
  70 /* This routine fixes the "bus-range" property of all bridges in the
  71  * system since they tend to have their "last" member wrong on macs
  72  *
  73  * Note that the bus numbers manipulated here are OF bus numbers, they
  74  * are not Linux bus numbers.
  75  */
  76 static void __init fixup_bus_range(struct device_node *bridge)
  77 {
  78         int * bus_range;
  79         int len;
  80
  81         /* Lookup the "bus-range" property for the hose */
  82         bus_range = (int *) get_property(bridge, "bus-range", &len);
  83         if (bus_range == NULL || len < 2 * sizeof(int)) {
  84                 printk(KERN_WARNING "Can't get bus-range for %s\n",
  85                                bridge->full_name);
  86                 return;
  87         }
  88         bus_range[1] = fixup_one_level_bus_range(bridge->child, bus_range[1]);
  89 }
  90
  91 /*
  92  * Apple MacRISC (U3, UniNorth, Bandit, Chaos) PCI controllers.
  93  *
  94  * The "Bandit" version is present in all early PCI PowerMacs,
  95  * and up to the first ones using Grackle. Some machines may
  96  * have 2 bandit controllers (2 PCI busses).
  97  *
  98  * "Chaos" is used in some "Bandit"-type machines as a bridge
  99  * for the separate display bus. It is accessed the same
 100  * way as bandit, but cannot be probed for devices. It therefore
 101  * has its own config access functions.
 102  *
 103  * The "UniNorth" version is present in all Core99 machines
 104  * (iBook, G4, new IMacs, and all the recent Apple machines).
 105  * It contains 3 controllers in one ASIC.
 106  *
 107  * The U3 is the bridge used on G5 machines. It contains on
 108  * AGP bus which is dealt with the old UniNorth access routines
 109  * and an HyperTransport bus which uses its own set of access
 110  * functions.
 111  */
 112
 113 #define MACRISC_CFA0(devfn, off)        \
 114         ((1 << (unsigned long)PCI_SLOT(dev_fn)) \
 115         | (((unsigned long)PCI_FUNC(dev_fn)) << 8) \
 116         | (((unsigned long)(off)) & 0xFCUL))
 117
 118 #define MACRISC_CFA1(bus, devfn, off)   \
 119         ((((unsigned long)(bus)) << 16) \
 120         |(((unsigned long)(devfn)) << 8) \
 121         |(((unsigned long)(off)) & 0xFCUL) \
 122         |1UL)
 123
 124 static unsigned long __pmac macrisc_cfg_access(struct pci_controller* hose,
 125                                                u8 bus, u8 dev_fn, u8 offset)
 126 {
 127         unsigned int caddr;
 128
 129         if (bus == hose->first_busno) {
 130                 if (dev_fn < (11 << 3))
 131                         return 0;
 132                 caddr = MACRISC_CFA0(dev_fn, offset);
 133         } else
 134                 caddr = MACRISC_CFA1(bus, dev_fn, offset);
 135
 136         /* Uninorth will return garbage if we don't read back the value ! */
 137         do {
 138                 out_le32(hose->cfg_addr, caddr);
 139         } while (in_le32(hose->cfg_addr) != caddr);
 140
 141         offset &= has_uninorth ? 0x07 : 0x03;
 142         return ((unsigned long)hose->cfg_data) + offset;
 143 }
 144
 145 static int __pmac macrisc_read_config(struct pci_bus *bus, unsigned int devfn,
 146                                       int offset, int len, u32 *val)
 147 {
 148         struct pci_controller *hose;
 149         unsigned long addr;
 150
 151         hose = pci_bus_to_host(bus);
 152         if (hose == NULL)
 153                 return PCIBIOS_DEVICE_NOT_FOUND;
 154
 155         addr = macrisc_cfg_access(hose, bus->number, devfn, offset);
 156         if (!addr)
 157                 return PCIBIOS_DEVICE_NOT_FOUND;
 158         /*
 159          * Note: the caller has already checked that offset is
 160          * suitably aligned and that len is 1, 2 or 4.
 161          */
 162         switch (len) {
 163         case 1:
 164                 *val = in_8((u8 *)addr);
 165                 break;
 166         case 2:
 167                 *val = in_le16((u16 *)addr);
 168                 break;
 169         default:
 170                 *val = in_le32((u32 *)addr);
 171                 break;
 172         }
 173         return PCIBIOS_SUCCESSFUL;
 174 }
 175
 176 static int __pmac macrisc_write_config(struct pci_bus *bus, unsigned int devfn,
 177                                        int offset, int len, u32 val)
 178 {
 179         struct pci_controller *hose;
 180         unsigned long addr;
 181
 182         hose = pci_bus_to_host(bus);
 183         if (hose == NULL)
 184                 return PCIBIOS_DEVICE_NOT_FOUND;
 185
 186         addr = macrisc_cfg_access(hose, bus->number, devfn, offset);
 187         if (!addr)
 188                 return PCIBIOS_DEVICE_NOT_FOUND;
 189         /*
 190          * Note: the caller has already checked that offset is
 191          * suitably aligned and that len is 1, 2 or 4.
 192          */
 193         switch (len) {
 194         case 1:
 195                 out_8((u8 *)addr, val);
 196                 (void) in_8((u8 *)addr);
 197                 break;
 198         case 2:
 199                 out_le16((u16 *)addr, val);
 200                 (void) in_le16((u16 *)addr);
 201                 break;
 202         default:
 203                 out_le32((u32 *)addr, val);
 204                 (void) in_le32((u32 *)addr);
 205                 break;
 206         }
 207         return PCIBIOS_SUCCESSFUL;
 208 }
 209
 210 static struct pci_ops macrisc_pci_ops =
 211 {
 212         macrisc_read_config,
 213         macrisc_write_config
 214 };
 215
 216 /*
 217  * These versions of U3 HyperTransport config space access ops do not
 218  * implement self-view of the HT host yet
 219  */
 220
 221 /*
 222  * This function deals with some "special cases" devices.
 223  *
 224  *  0 -> No special case
 225  *  1 -> Skip the device but act as if the access was successfull
 226  *       (return 0xff's on reads, eventually, cache config space
 227  *       accesses in a later version)
 228  * -1 -> Hide the device (unsuccessful acess)
 229  */
 230 static int u3_ht_skip_device(struct pci_controller *hose,
 231                              struct pci_bus *bus, unsigned int devfn)
 232 {
 233         struct device_node *busdn, *dn;
 234         int i;
 235
 236         /*
 237          * When a device in K2 is powered down, we die on config
 238          * cycle accesses. Fix that here.
 239          */
 240         for (i=0; i<2; i++)
 241                 if (k2_skiplist[i] && k2_skiplist[i]->bus == bus &&
 242                     k2_skiplist[i]->devfn == devfn)
 243                         return 1;
 244
 245         /* We only allow config cycles to devices that are in OF device-tree
 246          * as we are apparently having some weird things going on with some
 247          * revs of K2 on recent G5s
 248          */
 249         if (bus->self)
 250                 busdn = pci_device_to_OF_node(bus->self);
 251         else
 252                 busdn = hose->arch_data;
 253         for (dn = busdn->child; dn; dn = dn->sibling)
 254                 if (dn->devfn == devfn)
 255                         break;
 256         if (dn == NULL)
 257                 return -1;
 258
 259         return 0;
 260 }
 261
 262 #define U3_HT_CFA0(devfn, off)          \
 263                 ((((unsigned long)devfn) << 8) | offset)
 264 #define U3_HT_CFA1(bus, devfn, off)     \
 265                 (U3_HT_CFA0(devfn, off) \
 266                 + (((unsigned long)bus) << 16) \
 267                 + 0x01000000UL)
 268
 269 static unsigned long __pmac u3_ht_cfg_access(struct pci_controller* hose,
 270                                              u8 bus, u8 devfn, u8 offset)
 271 {
 272         if (bus == hose->first_busno) {
 273                 /* For now, we don't self probe U3 HT bridge */
 274                 if (PCI_SLOT(devfn) == 0)
 275                         return 0;
 276                 return ((unsigned long)hose->cfg_data) + U3_HT_CFA0(devfn, offset);
 277         } else
 278                 return ((unsigned long)hose->cfg_data) + U3_HT_CFA1(bus, devfn, offset);
 279 }
 280
 281 static int __pmac u3_ht_read_config(struct pci_bus *bus, unsigned int devfn,
 282                                     int offset, int len, u32 *val)
 283 {
 284         struct pci_controller *hose;
 285         unsigned long addr;
 286
 287
 288         hose = pci_bus_to_host(bus);
 289         if (hose == NULL)
 290                 return PCIBIOS_DEVICE_NOT_FOUND;
 291
 292         addr = u3_ht_cfg_access(hose, bus->number, devfn, offset);
 293         if (!addr)
 294                 return PCIBIOS_DEVICE_NOT_FOUND;
 295
 296         switch (u3_ht_skip_device(hose, bus, devfn)) {
 297         case 0:
 298                 break;
 299         case 1:
 300                 switch (len) {
 301                 case 1:
 302                         *val = 0xff; break;
 303                 case 2:
 304                         *val = 0xffff; break;
 305                 default:
 306                         *val = 0xfffffffful; break;
 307                 }
 308                 return PCIBIOS_SUCCESSFUL;
 309         default:
 310                 return PCIBIOS_DEVICE_NOT_FOUND;
 311         }
 312
 313         /*
 314          * Note: the caller has already checked that offset is
 315          * suitably aligned and that len is 1, 2 or 4.
 316          */
 317         switch (len) {
 318         case 1:
 319                 *val = in_8((u8 *)addr);
 320                 break;
 321         case 2:
 322                 *val = in_le16((u16 *)addr);
 323                 break;
 324         default:
 325                 *val = in_le32((u32 *)addr);
 326                 break;
 327         }
 328         return PCIBIOS_SUCCESSFUL;
 329 }
 330
 331 static int __pmac u3_ht_write_config(struct pci_bus *bus, unsigned int devfn,
 332                                      int offset, int len, u32 val)
 333 {
 334         struct pci_controller *hose;
 335         unsigned long addr;
 336
 337         hose = pci_bus_to_host(bus);
 338         if (hose == NULL)
 339                 return PCIBIOS_DEVICE_NOT_FOUND;
 340
 341         addr = u3_ht_cfg_access(hose, bus->number, devfn, offset);
 342         if (!addr)
 343                 return PCIBIOS_DEVICE_NOT_FOUND;
 344
 345         switch (u3_ht_skip_device(hose, bus, devfn)) {
 346         case 0:
 347                 break;
 348         case 1:
 349                 return PCIBIOS_SUCCESSFUL;
 350         default:
 351                 return PCIBIOS_DEVICE_NOT_FOUND;
 352         }
 353
 354         /*
 355          * Note: the caller has already checked that offset is
 356          * suitably aligned and that len is 1, 2 or 4.
 357          */
 358         switch (len) {
 359         case 1:
 360                 out_8((u8 *)addr, val);
 361                 (void) in_8((u8 *)addr);
 362                 break;
 363         case 2:
 364                 out_le16((u16 *)addr, val);
 365                 (void) in_le16((u16 *)addr);
 366                 break;
 367         default:
 368                 out_le32((u32 *)addr, val);
 369                 (void) in_le32((u32 *)addr);
 370                 break;
 371         }
 372         return PCIBIOS_SUCCESSFUL;
 373 }
 374
 375 static struct pci_ops u3_ht_pci_ops =
 376 {
 377         u3_ht_read_config,
 378         u3_ht_write_config
 379 };
 380
 381 static void __init setup_u3_agp(struct pci_controller* hose)
 382 {
 383         /* On G5, we move AGP up to high bus number so we don't need
 384          * to reassign bus numbers for HT. If we ever have P2P bridges
 385          * on AGP, we'll have to move pci_assign_all_busses to the
 386          * pci_controller structure so we enable it for AGP and not for
 387          * HT childs.
 388          * We hard code the address because of the different size of
 389          * the reg address cell, we shall fix that by killing struct
 390          * reg_property and using some accessor functions instead
 391          */
 392         hose->first_busno = 0xf0;
 393         hose->last_busno = 0xff;
 394         has_uninorth = 1;
 395         hose->ops = &macrisc_pci_ops;
 396         hose->cfg_addr = ioremap(0xf0000000 + 0x800000, 0x1000);
 397         hose->cfg_data = ioremap(0xf0000000 + 0xc00000, 0x1000);
 398
 399         u3_agp = hose;
 400 }
 401
 402 static void __init setup_u3_ht(struct pci_controller* hose)
 403 {
 404         struct device_node *np = (struct device_node *)hose->arch_data;
 405         int i, cur;
 406
 407         hose->ops = &u3_ht_pci_ops;
 408
 409         /* We hard code the address because of the different size of
 410          * the reg address cell, we shall fix that by killing struct
 411          * reg_property and using some accessor functions instead
 412          */
 413         hose->cfg_data = (volatile unsigned char *)ioremap(0xf2000000, 0x02000000);
 414
 415         /*
 416          * /ht node doesn't expose a "ranges" property, so we "remove" regions that
 417          * have been allocated to AGP. So far, this version of the code doesn't assign
 418          * any of the 0xfxxxxxxx "fine" memory regions to /ht.
 419          * We need to fix that sooner or later by either parsing all child "ranges"
 420          * properties or figuring out the U3 address space decoding logic and
 421          * then read it's configuration register (if any).
 422          */
 423         hose->io_base_phys = 0xf4000000;
 424         hose->io_base_virt = ioremap(hose->io_base_phys, 0x00400000);
 425         isa_io_base = pci_io_base = (unsigned long) hose->io_base_virt;
 426         hose->io_resource.name = np->full_name;
 427         hose->io_resource.start = 0;
 428         hose->io_resource.end = 0x003fffff;
 429         hose->io_resource.flags = IORESOURCE_IO;
 430         hose->pci_mem_offset = 0;
 431         hose->first_busno = 0;
 432         hose->last_busno = 0xef;
 433         hose->mem_resources[0].name = np->full_name;
 434         hose->mem_resources[0].start = 0x80000000;
 435         hose->mem_resources[0].end = 0xefffffff;
 436         hose->mem_resources[0].flags = IORESOURCE_MEM;
 437
 438         if (u3_agp == NULL) {
 439                 DBG("U3 has no AGP, using full resource range\n");
 440                 return;
 441         }
 442
 443         /* We "remove" the AGP resources from the resources allocated to HT, that
 444          * is we create "holes". However, that code does assumptions that so far
 445          * happen to be true (cross fingers...), typically that resources in the
 446          * AGP node are properly ordered
 447          */
 448         cur = 0;
 449         for (i=0; i<3; i++) {
 450                 struct resource *res = &u3_agp->mem_resources[i];
 451                 if (res->flags != IORESOURCE_MEM)
 452                         continue;
 453                 /* We don't care about "fine" resources */
 454                 if (res->start >= 0xf0000000)
 455                         continue;
 456                 /* Check if it's just a matter of "shrinking" us in one direction */
 457                 if (hose->mem_resources[cur].start == res->start) {
 458                         DBG("U3/HT: shrink start of %d, %08lx -> %08lx\n",
 459                             cur, hose->mem_resources[cur].start, res->end + 1);
 460                         hose->mem_resources[cur].start = res->end + 1;
 461                         continue;
 462                 }
 463                 if (hose->mem_resources[cur].end == res->end) {
 464                         DBG("U3/HT: shrink end of %d, %08lx -> %08lx\n",
 465                             cur, hose->mem_resources[cur].end, res->start - 1);
 466                         hose->mem_resources[cur].end = res->start - 1;
 467                         continue;
 468                 }
 469                 /* No, it's not the case, we need a hole */
 470                 if (cur == 2) {
 471                         /* not enough resources for a hole, we drop part of the range */
 472                         printk(KERN_WARNING "Running out of resources for /ht host !\n");
 473                         hose->mem_resources[cur].end = res->start - 1;
 474                         continue;
 475                 }
 476                 cur++;
 477                 DBG("U3/HT: hole, %d end at %08lx, %d start at %08lx\n",
 478                     cur-1, res->start - 1, cur, res->end + 1);
 479                 hose->mem_resources[cur].name = np->full_name;
 480                 hose->mem_resources[cur].flags = IORESOURCE_MEM;
 481                 hose->mem_resources[cur].start = res->end + 1;
 482                 hose->mem_resources[cur].end = hose->mem_resources[cur-1].end;
 483                 hose->mem_resources[cur-1].end = res->start - 1;
 484         }
 485 }
 486
 487 static void __init pmac_process_bridge_OF_ranges(struct pci_controller *hose,
 488                            struct device_node *dev, int primary)
 489 {
 490         static unsigned int static_lc_ranges[2024];
 491         unsigned int *dt_ranges, *lc_ranges, *ranges, *prev;
 492         unsigned int size;
 493         int rlen = 0, orig_rlen;
 494         int memno = 0;
 495         struct resource *res;
 496         int np, na = prom_n_addr_cells(dev);
 497
 498         np = na + 5;
 499
 500         /* First we try to merge ranges to fix a problem with some pmacs
 501          * that can have more than 3 ranges, fortunately using contiguous
 502          * addresses -- BenH
 503          */
 504         dt_ranges = (unsigned int *) get_property(dev, "ranges", &rlen);
 505         if (!dt_ranges)
 506                 return;
 507         /*      lc_ranges = alloc_bootmem(rlen);*/
 508         lc_ranges = static_lc_ranges;
 509         if (!lc_ranges)
 510                 return; /* what can we do here ? */
 511         memcpy(lc_ranges, dt_ranges, rlen);
 512         orig_rlen = rlen;
 513
 514         /* Let's work on a copy of the "ranges" property instead of damaging
 515          * the device-tree image in memory
 516          */
 517         ranges = lc_ranges;
 518         prev = NULL;
 519         while ((rlen -= np * sizeof(unsigned int)) >= 0) {
 520                 if (prev) {
 521                         if (prev[0] == ranges[0] && prev[1] == ranges[1] &&
 522                                 (prev[2] + prev[na+4]) == ranges[2] &&
 523                                 (prev[na+2] + prev[na+4]) == ranges[na+2]) {
 524                                 prev[na+4] += ranges[na+4];
 525                                 ranges[0] = 0;
 526                                 ranges += np;
 527                                 continue;
 528                         }
 529                 }
 530                 prev = ranges;
 531                 ranges += np;
 532         }
 533
 534         /*
 535          * The ranges property is laid out as an array of elements,
 536          * each of which comprises:
 537          *   cells 0 - 2:       a PCI address
 538          *   cells 3 or 3+4:    a CPU physical address
 539          *                      (size depending on dev->n_addr_cells)
 540          *   cells 4+5 or 5+6:  the size of the range
 541          */
 542         ranges = lc_ranges;
 543         rlen = orig_rlen;
 544         while (ranges && (rlen -= np * sizeof(unsigned int)) >= 0) {
 545                 res = NULL;
 546                 size = ranges[na+4];
 547                 switch (ranges[0] >> 24) {
 548                 case 1:         /* I/O space */
 549                         if (ranges[2] != 0)
 550                                 break;
 551                         hose->io_base_phys = ranges[na+2];
 552                         /* limit I/O space to 16MB */
 553                         if (size > 0x01000000)
 554                                 size = 0x01000000;
 555                         hose->io_base_virt = ioremap(ranges[na+2], size);
 556                         if (primary)
 557                                 isa_io_base = (unsigned long) hose->io_base_virt;
 558                         res = &hose->io_resource;
 559                         res->flags = IORESOURCE_IO;
 560                         res->start = ranges[2];
 561                         break;
 562                 case 2:         /* memory space */
 563                         memno = 0;
 564                         if (ranges[1] == 0 && ranges[2] == 0
 565                             && ranges[na+4] <= (16 << 20)) {
 566                                 /* 1st 16MB, i.e. ISA memory area */
 567 #if 0
 568                                 if (primary)
 569                                         isa_mem_base = ranges[na+2];
 570 #endif
 571                                 memno = 1;
 572                         }
 573                         while (memno < 3 && hose->mem_resources[memno].flags)
 574                                 ++memno;
 575                         if (memno == 0)
 576                                 hose->pci_mem_offset = ranges[na+2] - ranges[2];
 577                         if (memno < 3) {
 578                                 res = &hose->mem_resources[memno];
 579                                 res->flags = IORESOURCE_MEM;
 580                                 res->start = ranges[na+2];
 581                         }
 582                         break;
 583                 }
 584                 if (res != NULL) {
 585                         res->name = dev->full_name;
 586                         res->end = res->start + size - 1;
 587                         res->parent = NULL;
 588                         res->sibling = NULL;
 589                         res->child = NULL;
 590                 }
 591                 ranges += np;
 592         }
 593 }
 594
 595 /*
 596  * We assume that if we have a G3 powermac, we have one bridge called
 597  * "pci" (a MPC106) and no bandit or chaos bridges, and contrariwise,
 598  * if we have one or more bandit or chaos bridges, we don't have a MPC106.
 599  */
 600 static int __init add_bridge(struct device_node *dev)
 601 {
 602         int len;
 603         struct pci_controller *hose;
 604         char* disp_name;
 605         int *bus_range;
 606         int primary = 1;
 607         struct property *of_prop;
 608
 609         DBG("Adding PCI host bridge %s\n", dev->full_name);
 610
 611         bus_range = (int *) get_property(dev, "bus-range", &len);
 612         if (bus_range == NULL || len < 2 * sizeof(int)) {
 613                 printk(KERN_WARNING "Can't get bus-range for %s, assume bus 0\n",
 614                                dev->full_name);
 615         }
 616
 617         hose = alloc_bootmem(sizeof(struct pci_controller));
 618         if (hose == NULL)
 619                 return -ENOMEM;
 620         pci_setup_pci_controller(hose);
 621
 622         hose->arch_data = dev;
 623         hose->first_busno = bus_range ? bus_range[0] : 0;
 624         hose->last_busno = bus_range ? bus_range[1] : 0xff;
 625
 626         of_prop = alloc_bootmem(sizeof(struct property) +
 627                                 sizeof(hose->global_number));
 628         if (of_prop) {
 629                 memset(of_prop, 0, sizeof(struct property));
 630                 of_prop->name = "linux,pci-domain";
 631                 of_prop->length = sizeof(hose->global_number);
 632                 of_prop->value = (unsigned char *)&of_prop[1];
 633                 memcpy(of_prop->value, &hose->global_number, sizeof(hose->global_number));
 634                 prom_add_property(dev, of_prop);
 635         }
 636
 637         disp_name = NULL;
 638         if (device_is_compatible(dev, "u3-agp")) {
 639                 setup_u3_agp(hose);
 640                 disp_name = "U3-AGP";
 641                 primary = 0;
 642         } else if (device_is_compatible(dev, "u3-ht")) {
 643                 setup_u3_ht(hose);
 644                 disp_name = "U3-HT";
 645                 primary = 1;
 646         }
 647         printk(KERN_INFO "Found %s PCI host bridge. Firmware bus number: %d->%d\n",
 648                 disp_name, hose->first_busno, hose->last_busno);
 649
 650         /* Interpret the "ranges" property */
 651         /* This also maps the I/O region and sets isa_io/mem_base */
 652         pmac_process_bridge_OF_ranges(hose, dev, primary);
 653
 654         /* Fixup "bus-range" OF property */
 655         fixup_bus_range(dev);
 656
 657         return 0;
 658 }
 659
 660
 661 void __init pmac_pcibios_fixup(void)
 662 {
 663         struct pci_dev *dev = NULL;
 664
 665         for_each_pci_dev(dev)
 666                 pci_read_irq_line(dev);
 667
 668         pci_fix_bus_sysdata();
 669
 670         iommu_setup_u3();
 671 }
 672
 673 static void __init pmac_fixup_phb_resources(void)
 674 {
 675         struct pci_controller *hose, *tmp;
 676
 677         list_for_each_entry_safe(hose, tmp, &hose_list, list_node) {
 678                 unsigned long offset = (unsigned long)hose->io_base_virt - pci_io_base;
 679                 hose->io_resource.start += offset;
 680                 hose->io_resource.end += offset;
 681                 printk(KERN_INFO "PCI Host %d, io start: %lx; io end: %lx\n",
 682                        hose->global_number,
 683                        hose->io_resource.start, hose->io_resource.end);
 684         }
 685 }
 686
 687 void __init pmac_pci_init(void)
 688 {
 689         struct device_node *np, *root;
 690         struct device_node *ht = NULL;
 691
 692         /* Probe root PCI hosts, that is on U3 the AGP host and the
 693          * HyperTransport host. That one is actually "kept" around
 694          * and actually added last as it's resource management relies
 695          * on the AGP resources to have been setup first
 696          */
 697         root = of_find_node_by_path("/");
 698         if (root == NULL) {
 699                 printk(KERN_CRIT "pmac_find_bridges: can't find root of device tree\n");
 700                 return;
 701         }
 702         for (np = NULL; (np = of_get_next_child(root, np)) != NULL;) {
 703                 if (np->name == NULL)
 704                         continue;
 705                 if (strcmp(np->name, "pci") == 0) {
 706                         if (add_bridge(np) == 0)
 707                                 of_node_get(np);
 708                 }
 709                 if (strcmp(np->name, "ht") == 0) {
 710                         of_node_get(np);
 711                         ht = np;
 712                 }
 713         }
 714         of_node_put(root);
 715
 716         /* Now setup the HyperTransport host if we found any
 717          */
 718         if (ht && add_bridge(ht) != 0)
 719                 of_node_put(ht);
 720
 721         /* Fixup the IO resources on our host bridges as the common code
 722          * does it only for childs of the host bridges
 723          */
 724         pmac_fixup_phb_resources();
 725
 726         /* Setup the linkage between OF nodes and PHBs */
 727         pci_devs_phb_init();
 728
 729         /* Fixup the PCI<->OF mapping for U3 AGP due to bus renumbering. We
 730          * assume there is no P2P bridge on the AGP bus, which should be a
 731          * safe assumptions hopefully.
 732          */
 733         if (u3_agp) {
 734                 struct device_node *np = u3_agp->arch_data;
 735                 np->busno = 0xf0;
 736                 for (np = np->child; np; np = np->sibling)
 737                         np->busno = 0xf0;
 738         }
 739
 740         pmac_check_ht_link();
 741
 742         /* Tell pci.c to not use the common resource allocation mecanism */
 743         pci_probe_only = 1;
 744
 745         /* Allow all IO */
 746         io_page_mask = -1;
 747 }
 748
 749 /*
 750  * Disable second function on K2-SATA, it's broken
 751  * and disable IO BARs on first one
 752  */
 753 static void fixup_k2_sata(struct pci_dev* dev)
 754 {
 755         int i;
 756         u16 cmd;
 757
 758         if (PCI_FUNC(dev->devfn) > 0) {
 759                 pci_read_config_word(dev, PCI_COMMAND, &cmd);
 760                 cmd &= ~(PCI_COMMAND_IO | PCI_COMMAND_MEMORY);
 761                 pci_write_config_word(dev, PCI_COMMAND, cmd);
 762                 for (i = 0; i < 6; i++) {
 763                         dev->resource[i].start = dev->resource[i].end = 0;
 764                         dev->resource[i].flags = 0;
 765                         pci_write_config_dword(dev, PCI_BASE_ADDRESS_0 + 4 * i, 0);
 766                 }
 767         } else {
 768                 pci_read_config_word(dev, PCI_COMMAND, &cmd);
 769                 cmd &= ~PCI_COMMAND_IO;
 770                 pci_write_config_word(dev, PCI_COMMAND, cmd);
 771                 for (i = 0; i < 5; i++) {
 772                         dev->resource[i].start = dev->resource[i].end = 0;
 773                         dev->resource[i].flags = 0;
 774                         pci_write_config_dword(dev, PCI_BASE_ADDRESS_0 + 4 * i, 0);
 775                 }
 776         }
 777 }
 778 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_SERVERWORKS, 0x0240, fixup_k2_sata);