arch/xen/i386/kernel/smp.c

   1 /*
   2  *      Intel SMP support routines.
   3  *
   4  *      (c) 1995 Alan Cox, Building #3 <alan@redhat.com>
   5  *      (c) 1998-99, 2000 Ingo Molnar <mingo@redhat.com>
   6  *
   7  *      This code is released under the GNU General Public License version 2 or
   8  *      later.
   9  */
  10
  11 #include <linux/init.h>
  12
  13 #include <linux/mm.h>
  14 #include <linux/irq.h>
  15 #include <linux/delay.h>
  16 #include <linux/spinlock.h>
  17 #include <linux/smp_lock.h>
  18 #include <linux/kernel_stat.h>
  19 #include <linux/mc146818rtc.h>
  20 #include <linux/cache.h>
  21 #include <linux/interrupt.h>
  22
  23 #include <asm/mtrr.h>
  24 #include <asm/tlbflush.h>
  25 #include <asm/desc.h>
  26 #if 0
  27 #include <mach_apic.h>
  28 #endif
  29 #include <asm-xen/evtchn.h>
  30
  31 #define xxprint(msg) HYPERVISOR_console_io(CONSOLEIO_write, strlen(msg), msg)
  32
  33 /*
  34  *      Some notes on x86 processor bugs affecting SMP operation:
  35  *
  36  *      Pentium, Pentium Pro, II, III (and all CPUs) have bugs.
  37  *      The Linux implications for SMP are handled as follows:
  38  *
  39  *      Pentium III / [Xeon]
  40  *              None of the E1AP-E3AP errata are visible to the user.
  41  *
  42  *      E1AP.   see PII A1AP
  43  *      E2AP.   see PII A2AP
  44  *      E3AP.   see PII A3AP
  45  *
  46  *      Pentium II / [Xeon]
  47  *              None of the A1AP-A3AP errata are visible to the user.
  48  *
  49  *      A1AP.   see PPro 1AP
  50  *      A2AP.   see PPro 2AP
  51  *      A3AP.   see PPro 7AP
  52  *
  53  *      Pentium Pro
  54  *              None of 1AP-9AP errata are visible to the normal user,
  55  *      except occasional delivery of 'spurious interrupt' as trap #15.
  56  *      This is very rare and a non-problem.
  57  *
  58  *      1AP.    Linux maps APIC as non-cacheable
  59  *      2AP.    worked around in hardware
  60  *      3AP.    fixed in C0 and above steppings microcode update.
  61  *              Linux does not use excessive STARTUP_IPIs.
  62  *      4AP.    worked around in hardware
  63  *      5AP.    symmetric IO mode (normal Linux operation) not affected.
  64  *              'noapic' mode has vector 0xf filled out properly.
  65  *      6AP.    'noapic' mode might be affected - fixed in later steppings
  66  *      7AP.    We do not assume writes to the LVT deassering IRQs
  67  *      8AP.    We do not enable low power mode (deep sleep) during MP bootup
  68  *      9AP.    We do not use mixed mode
  69  *
  70  *      Pentium
  71  *              There is a marginal case where REP MOVS on 100MHz SMP
  72  *      machines with B stepping processors can fail. XXX should provide
  73  *      an L1cache=Writethrough or L1cache=off option.
  74  *
  75  *              B stepping CPUs may hang. There are hardware work arounds
  76  *      for this. We warn about it in case your board doesn't have the work
  77  *      arounds. Basically thats so I can tell anyone with a B stepping
  78  *      CPU and SMP problems "tough".
  79  *
  80  *      Specific items [From Pentium Processor Specification Update]
  81  *
  82  *      1AP.    Linux doesn't use remote read
  83  *      2AP.    Linux doesn't trust APIC errors
  84  *      3AP.    We work around this
  85  *      4AP.    Linux never generated 3 interrupts of the same priority
  86  *              to cause a lost local interrupt.
  87  *      5AP.    Remote read is never used
  88  *      6AP.    not affected - worked around in hardware
  89  *      7AP.    not affected - worked around in hardware
  90  *      8AP.    worked around in hardware - we get explicit CS errors if not
  91  *      9AP.    only 'noapic' mode affected. Might generate spurious
  92  *              interrupts, we log only the first one and count the
  93  *              rest silently.
  94  *      10AP.   not affected - worked around in hardware
  95  *      11AP.   Linux reads the APIC between writes to avoid this, as per
  96  *              the documentation. Make sure you preserve this as it affects
  97  *              the C stepping chips too.
  98  *      12AP.   not affected - worked around in hardware
  99  *      13AP.   not affected - worked around in hardware
 100  *      14AP.   we always deassert INIT during bootup
 101  *      15AP.   not affected - worked around in hardware
 102  *      16AP.   not affected - worked around in hardware
 103  *      17AP.   not affected - worked around in hardware
 104  *      18AP.   not affected - worked around in hardware
 105  *      19AP.   not affected - worked around in BIOS
 106  *
 107  *      If this sounds worrying believe me these bugs are either ___RARE___,
 108  *      or are signal timing bugs worked around in hardware and there's
 109  *      about nothing of note with C stepping upwards.
 110  */
 111
 112 DEFINE_PER_CPU(struct tlb_state, cpu_tlbstate) ____cacheline_aligned = { &init_mm, 0, };
 113
 114 /*
 115  * the following functions deal with sending IPIs between CPUs.
 116  *
 117  * We use 'broadcast', CPU->CPU IPIs and self-IPIs too.
 118  */
 119
 120 static inline int __prepare_ICR (unsigned int shortcut, int vector)
 121 {
 122         return APIC_DM_FIXED | shortcut | vector | APIC_DEST_LOGICAL;
 123 }
 124
 125 static inline int __prepare_ICR2 (unsigned int mask)
 126 {
 127         return SET_APIC_DEST_FIELD(mask);
 128 }
 129
 130 DECLARE_PER_CPU(int, ipi_to_evtchn[NR_IPIS]);
 131
 132 static inline void __send_IPI_one(unsigned int cpu, int vector)
 133 {
 134         unsigned int evtchn;
 135
 136         evtchn = per_cpu(ipi_to_evtchn, cpu)[vector];
 137         // printk("send_IPI_mask_bitmask cpu %d vector %d evtchn %d\n", cpu, vector, evtchn);
 138         if (evtchn) {
 139 #if 0
 140                 shared_info_t *s = HYPERVISOR_shared_info;
 141                 while (synch_test_bit(evtchn, &s->evtchn_pending[0]) ||
 142                        synch_test_bit(evtchn, &s->evtchn_mask[0]))
 143                         ;
 144 #endif
 145                 notify_via_evtchn(evtchn);
 146         } else
 147                 printk("send_IPI to unbound port %d/%d",
 148                        cpu, vector);
 149 }
 150
 151 void __send_IPI_shortcut(unsigned int shortcut, int vector)
 152 {
 153         int cpu;
 154
 155         switch (shortcut) {
 156         case APIC_DEST_SELF:
 157                 __send_IPI_one(smp_processor_id(), vector);
 158                 break;
 159         case APIC_DEST_ALLBUT:
 160                 for (cpu = 0; cpu < NR_CPUS; ++cpu) {
 161                         if (cpu == smp_processor_id())
 162                                 continue;
 163                         if (cpu_isset(cpu, cpu_online_map)) {
 164                                 __send_IPI_one(cpu, vector);
 165                         }
 166                 }
 167                 break;
 168         default:
 169                 printk("XXXXXX __send_IPI_shortcut %08x vector %d\n", shortcut,
 170                        vector);
 171                 break;
 172         }
 173 }
 174
 175 void fastcall send_IPI_self(int vector)
 176 {
 177         __send_IPI_shortcut(APIC_DEST_SELF, vector);
 178 }
 179
 180 /*
 181  * This is only used on smaller machines.
 182  */
 183 void send_IPI_mask_bitmask(cpumask_t mask, int vector)
 184 {
 185         unsigned long flags;
 186         unsigned int cpu;
 187
 188         local_irq_save(flags);
 189
 190         for (cpu = 0; cpu < NR_CPUS; ++cpu) {
 191                 if (cpu_isset(cpu, mask)) {
 192                         __send_IPI_one(cpu, vector);
 193                 }
 194         }
 195
 196         local_irq_restore(flags);
 197 }
 198
 199 inline void send_IPI_mask_sequence(cpumask_t mask, int vector)
 200 {
 201
 202         send_IPI_mask_bitmask(mask, vector);
 203 }
 204
 205 #include <mach_ipi.h> /* must come after the send_IPI functions above for inlining */
 206
 207 #if 0 /* XEN */
 208 /*
 209  *      Smarter SMP flushing macros.
 210  *              c/o Linus Torvalds.
 211  *
 212  *      These mean you can really definitely utterly forget about
 213  *      writing to user space from interrupts. (Its not allowed anyway).
 214  *
 215  *      Optimizations Manfred Spraul <manfred@colorfullife.com>
 216  */
 217
 218 static cpumask_t flush_cpumask;
 219 static struct mm_struct * flush_mm;
 220 static unsigned long flush_va;
 221 static DEFINE_SPINLOCK(tlbstate_lock);
 222 #define FLUSH_ALL       0xffffffff
 223
 224 /*
 225  * We cannot call mmdrop() because we are in interrupt context,
 226  * instead update mm->cpu_vm_mask.
 227  *
 228  * We need to reload %cr3 since the page tables may be going
 229  * away from under us..
 230  */
 231 static inline void leave_mm (unsigned long cpu)
 232 {
 233         if (per_cpu(cpu_tlbstate, cpu).state == TLBSTATE_OK)
 234                 BUG();
 235         cpu_clear(cpu, per_cpu(cpu_tlbstate, cpu).active_mm->cpu_vm_mask);
 236         load_cr3(swapper_pg_dir);
 237 }
 238
 239 /*
 240  *
 241  * The flush IPI assumes that a thread switch happens in this order:
 242  * [cpu0: the cpu that switches]
 243  * 1) switch_mm() either 1a) or 1b)
 244  * 1a) thread switch to a different mm
 245  * 1a1) cpu_clear(cpu, old_mm->cpu_vm_mask);
 246  *      Stop ipi delivery for the old mm. This is not synchronized with
 247  *      the other cpus, but smp_invalidate_interrupt ignore flush ipis
 248  *      for the wrong mm, and in the worst case we perform a superflous
 249  *      tlb flush.
 250  * 1a2) set cpu_tlbstate to TLBSTATE_OK
 251  *      Now the smp_invalidate_interrupt won't call leave_mm if cpu0
 252  *      was in lazy tlb mode.
 253  * 1a3) update cpu_tlbstate[].active_mm
 254  *      Now cpu0 accepts tlb flushes for the new mm.
 255  * 1a4) cpu_set(cpu, new_mm->cpu_vm_mask);
 256  *      Now the other cpus will send tlb flush ipis.
 257  * 1a4) change cr3.
 258  * 1b) thread switch without mm change
 259  *      cpu_tlbstate[].active_mm is correct, cpu0 already handles
 260  *      flush ipis.
 261  * 1b1) set cpu_tlbstate to TLBSTATE_OK
 262  * 1b2) test_and_set the cpu bit in cpu_vm_mask.
 263  *      Atomically set the bit [other cpus will start sending flush ipis],
 264  *      and test the bit.
 265  * 1b3) if the bit was 0: leave_mm was called, flush the tlb.
 266  * 2) switch %%esp, ie current
 267  *
 268  * The interrupt must handle 2 special cases:
 269  * - cr3 is changed before %%esp, ie. it cannot use current->{active_,}mm.
 270  * - the cpu performs speculative tlb reads, i.e. even if the cpu only
 271  *   runs in kernel space, the cpu could load tlb entries for user space
 272  *   pages.
 273  *
 274  * The good news is that cpu_tlbstate is local to each cpu, no
 275  * write/read ordering problems.
 276  */
 277
 278 /*
 279  * TLB flush IPI:
 280  *
 281  * 1) Flush the tlb entries if the cpu uses the mm that's being flushed.
 282  * 2) Leave the mm if we are in the lazy tlb mode.
 283  */
 284
 285 irqreturn_t smp_invalidate_interrupt(int irq, void *dev_id,
 286                                      struct pt_regs *regs)
 287 {
 288         unsigned long cpu;
 289
 290         cpu = get_cpu();
 291         if (current->active_mm)
 292                 load_user_cs_desc(cpu, current->active_mm);
 293
 294         if (!cpu_isset(cpu, flush_cpumask))
 295                 goto out;
 296                 /*
 297                  * This was a BUG() but until someone can quote me the
 298                  * line from the intel manual that guarantees an IPI to
 299                  * multiple CPUs is retried _only_ on the erroring CPUs
 300                  * its staying as a return
 301                  *
 302                  * BUG();
 303                  */
 304
 305         if (flush_mm == per_cpu(cpu_tlbstate, cpu).active_mm) {
 306                 if (per_cpu(cpu_tlbstate, cpu).state == TLBSTATE_OK) {
 307                         if (flush_va == FLUSH_ALL)
 308                                 local_flush_tlb();
 309                         else
 310                                 __flush_tlb_one(flush_va);
 311                 } else
 312                         leave_mm(cpu);
 313         }
 314         smp_mb__before_clear_bit();
 315         cpu_clear(cpu, flush_cpumask);
 316         smp_mb__after_clear_bit();
 317 out:
 318         put_cpu_no_resched();
 319
 320         return IRQ_HANDLED;
 321 }
 322
 323 static void flush_tlb_others(cpumask_t cpumask, struct mm_struct *mm,
 324                                                 unsigned long va)
 325 {
 326         cpumask_t tmp;
 327         /*
 328          * A couple of (to be removed) sanity checks:
 329          *
 330          * - we do not send IPIs to not-yet booted CPUs.
 331          * - current CPU must not be in mask
 332          * - mask must exist :)
 333          */
 334         BUG_ON(cpus_empty(cpumask));
 335
 336         cpus_and(tmp, cpumask, cpu_online_map);
 337         BUG_ON(!cpus_equal(cpumask, tmp));
 338         BUG_ON(cpu_isset(smp_processor_id(), cpumask));
 339         BUG_ON(!mm);
 340
 341         /*
 342          * i'm not happy about this global shared spinlock in the
 343          * MM hot path, but we'll see how contended it is.
 344          * Temporarily this turns IRQs off, so that lockups are
 345          * detected by the NMI watchdog.
 346          */
 347         spin_lock(&tlbstate_lock);
 348
 349         flush_mm = mm;
 350         flush_va = va;
 351 #if NR_CPUS <= BITS_PER_LONG
 352         atomic_set_mask(cpumask, &flush_cpumask);
 353 #else
 354         {
 355                 int k;
 356                 unsigned long *flush_mask = (unsigned long *)&flush_cpumask;
 357                 unsigned long *cpu_mask = (unsigned long *)&cpumask;
 358                 for (k = 0; k < BITS_TO_LONGS(NR_CPUS); ++k)
 359                         atomic_set_mask(cpu_mask[k], &flush_mask[k]);
 360         }
 361 #endif
 362         /*
 363          * We have to send the IPI only to
 364          * CPUs affected.
 365          */
 366         send_IPI_mask(cpumask, INVALIDATE_TLB_VECTOR);
 367
 368         while (!cpus_empty(flush_cpumask))
 369                 /* nothing. lockup detection does not belong here */
 370                 mb();
 371
 372         flush_mm = NULL;
 373         flush_va = 0;
 374         spin_unlock(&tlbstate_lock);
 375 }
 376
 377 void flush_tlb_current_task(void)
 378 {
 379         struct mm_struct *mm = current->mm;
 380         cpumask_t cpu_mask;
 381
 382         preempt_disable();
 383         cpu_mask = mm->cpu_vm_mask;
 384         cpu_clear(smp_processor_id(), cpu_mask);
 385
 386         local_flush_tlb();
 387         if (!cpus_empty(cpu_mask))
 388                 flush_tlb_others(cpu_mask, mm, FLUSH_ALL);
 389         preempt_enable();
 390 }
 391
 392 void flush_tlb_mm (struct mm_struct * mm)
 393 {
 394         cpumask_t cpu_mask;
 395
 396         preempt_disable();
 397         cpu_mask = mm->cpu_vm_mask;
 398         cpu_clear(smp_processor_id(), cpu_mask);
 399
 400         if (current->active_mm == mm) {
 401                 if (current->mm)
 402                         local_flush_tlb();
 403                 else
 404                         leave_mm(smp_processor_id());
 405         }
 406         if (!cpus_empty(cpu_mask))
 407                 flush_tlb_others(cpu_mask, mm, FLUSH_ALL);
 408
 409         preempt_enable();
 410 }
 411
 412 void flush_tlb_page(struct vm_area_struct * vma, unsigned long va)
 413 {
 414         struct mm_struct *mm = vma->vm_mm;
 415         cpumask_t cpu_mask;
 416
 417         preempt_disable();
 418         cpu_mask = mm->cpu_vm_mask;
 419         cpu_clear(smp_processor_id(), cpu_mask);
 420
 421         if (current->active_mm == mm) {
 422                 if(current->mm)
 423                         __flush_tlb_one(va);
 424                 else
 425                         leave_mm(smp_processor_id());
 426         }
 427
 428         if (!cpus_empty(cpu_mask))
 429                 flush_tlb_others(cpu_mask, mm, va);
 430
 431         preempt_enable();
 432 }
 433
 434 static void do_flush_tlb_all(void* info)
 435 {
 436         unsigned long cpu = smp_processor_id();
 437
 438         __flush_tlb_all();
 439         if (per_cpu(cpu_tlbstate, cpu).state == TLBSTATE_LAZY)
 440                 leave_mm(cpu);
 441 }
 442
 443 void flush_tlb_all(void)
 444 {
 445         on_each_cpu(do_flush_tlb_all, NULL, 1, 1);
 446 }
 447
 448 #else
 449
 450 irqreturn_t smp_invalidate_interrupt(int irq, void *dev_id,
 451                                      struct pt_regs *regs)
 452 { return 0; }
 453 void flush_tlb_current_task(void)
 454 { xen_tlb_flush_mask(current->mm->cpu_vm_mask); }
 455 void flush_tlb_mm(struct mm_struct * mm)
 456 { xen_tlb_flush_mask(mm->cpu_vm_mask); }
 457 void flush_tlb_page(struct vm_area_struct *vma, unsigned long va)
 458 { xen_invlpg_mask(vma->vm_mm->cpu_vm_mask, va); }
 459 void flush_tlb_all(void)
 460 { xen_tlb_flush_all(); }
 461
 462 #endif /* XEN */
 463
 464 /*
 465  * this function sends a 'reschedule' IPI to another CPU.
 466  * it goes straight through and wastes no time serializing
 467  * anything. Worst case is that we lose a reschedule ...
 468  */
 469 void smp_send_reschedule(int cpu)
 470 {
 471         send_IPI_mask(cpumask_of_cpu(cpu), RESCHEDULE_VECTOR);
 472 }
 473
 474 /*
 475  * Structure and data for smp_call_function(). This is designed to minimise
 476  * static memory requirements. It also looks cleaner.
 477  */
 478 static DEFINE_SPINLOCK(call_lock);
 479
 480 struct call_data_struct {
 481         void (*func) (void *info);
 482         void *info;
 483         atomic_t started;
 484         atomic_t finished;
 485         int wait;
 486 };
 487
 488 static struct call_data_struct * call_data;
 489
 490 /*
 491  * this function sends a 'generic call function' IPI to all other CPUs
 492  * in the system.
 493  */
 494
 495 int smp_call_function (void (*func) (void *info), void *info, int nonatomic,
 496                         int wait)
 497 /*
 498  * [SUMMARY] Run a function on all other CPUs.
 499  * <func> The function to run. This must be fast and non-blocking.
 500  * <info> An arbitrary pointer to pass to the function.
 501  * <nonatomic> currently unused.
 502  * <wait> If true, wait (atomically) until function has completed on other CPUs.
 503  * [RETURNS] 0 on success, else a negative status code. Does not return until
 504  * remote CPUs are nearly ready to execute <<func>> or are or have executed.
 505  *
 506  * You must not call this function with disabled interrupts or from a
 507  * hardware interrupt handler or from a bottom half handler.
 508  */
 509 {
 510         struct call_data_struct data;
 511         int cpus = num_online_cpus()-1;
 512
 513         if (!cpus)
 514                 return 0;
 515
 516         /* Can deadlock when called with interrupts disabled */
 517         WARN_ON(irqs_disabled());
 518
 519         data.func = func;
 520         data.info = info;
 521         atomic_set(&data.started, 0);
 522         data.wait = wait;
 523         if (wait)
 524                 atomic_set(&data.finished, 0);
 525
 526         spin_lock(&call_lock);
 527         call_data = &data;
 528         mb();
 529
 530         /* Send a message to all other CPUs and wait for them to respond */
 531         send_IPI_allbutself(CALL_FUNCTION_VECTOR);
 532
 533         /* Wait for response */
 534         while (atomic_read(&data.started) != cpus)
 535                 barrier();
 536
 537         if (wait)
 538                 while (atomic_read(&data.finished) != cpus)
 539                         barrier();
 540         spin_unlock(&call_lock);
 541
 542         return 0;
 543 }
 544
 545 static void stop_this_cpu (void * dummy)
 546 {
 547         /*
 548          * Remove this CPU:
 549          */
 550         cpu_clear(smp_processor_id(), cpu_online_map);
 551         local_irq_disable();
 552 #if 1
 553         xxprint("stop_this_cpu disable_local_APIC\n");
 554 #else
 555         disable_local_APIC();
 556 #endif
 557         if (cpu_data[smp_processor_id()].hlt_works_ok)
 558                 for(;;) __asm__("hlt");
 559         for (;;);
 560 }
 561
 562 /*
 563  * this function calls the 'stop' function on all other CPUs in the system.
 564  */
 565
 566 void smp_send_stop(void)
 567 {
 568         smp_call_function(stop_this_cpu, NULL, 1, 0);
 569
 570         local_irq_disable();
 571 #if 1
 572         xxprint("smp_send_stop disable_local_APIC\n");
 573 #else
 574         disable_local_APIC();
 575 #endif
 576         local_irq_enable();
 577 }
 578
 579 /*
 580  * Reschedule call back. Nothing to do,
 581  * all the work is done automatically when
 582  * we return from the interrupt.
 583  */
 584 irqreturn_t smp_reschedule_interrupt(int irq, void *dev_id,
 585                                      struct pt_regs *regs)
 586 {
 587
 588         return IRQ_HANDLED;
 589 }
 590
 591 #include <linux/kallsyms.h>
 592 irqreturn_t smp_call_function_interrupt(int irq, void *dev_id,
 593                                         struct pt_regs *regs)
 594 {
 595         void (*func) (void *info) = call_data->func;
 596         void *info = call_data->info;
 597         int wait = call_data->wait;
 598
 599         /*
 600          * Notify initiating CPU that I've grabbed the data and am
 601          * about to execute the function
 602          */
 603         mb();
 604         atomic_inc(&call_data->started);
 605         /*
 606          * At this point the info structure may be out of scope unless wait==1
 607          */
 608         irq_enter();
 609         (*func)(info);
 610         irq_exit();
 611
 612         if (wait) {
 613                 mb();
 614                 atomic_inc(&call_data->finished);
 615         }
 616
 617         return IRQ_HANDLED;
 618 }
 619