drivers/scsi/sata_sil.c

   1 /*
   2  *  sata_sil.c - Silicon Image SATA
   3  *
   4  *  Maintained by:  Jeff Garzik <jgarzik@pobox.com>
   5  *                  Please ALWAYS copy linux-ide@vger.kernel.org
   6  *                  on emails.
   7  *
   8  *  Copyright 2003 Red Hat, Inc.
   9  *  Copyright 2003 Benjamin Herrenschmidt
  10  *
  11  *  The contents of this file are subject to the Open
  12  *  Software License version 1.1 that can be found at
  13  *  http://www.opensource.org/licenses/osl-1.1.txt and is included herein
  14  *  by reference.
  15  *
  16  *  Alternatively, the contents of this file may be used under the terms
  17  *  of the GNU General Public License version 2 (the "GPL") as distributed
  18  *  in the kernel source COPYING file, in which case the provisions of
  19  *  the GPL are applicable instead of the above.  If you wish to allow
  20  *  the use of your version of this file only under the terms of the
  21  *  GPL and not to allow others to use your version of this file under
  22  *  the OSL, indicate your decision by deleting the provisions above and
  23  *  replace them with the notice and other provisions required by the GPL.
  24  *  If you do not delete the provisions above, a recipient may use your
  25  *  version of this file under either the OSL or the GPL.
  26  *
  27  */
  28
  29 #include <linux/kernel.h>
  30 #include <linux/module.h>
  31 #include <linux/pci.h>
  32 #include <linux/init.h>
  33 #include <linux/blkdev.h>
  34 #include <linux/delay.h>
  35 #include <linux/interrupt.h>
  36 #include "scsi.h"
  37 #include <scsi/scsi_host.h>
  38 #include <linux/libata.h>
  39
  40 #define DRV_NAME        "sata_sil"
  41 #define DRV_VERSION     "0.54"
  42
  43 enum {
  44         sil_3112                = 0,
  45         sil_3114                = 1,
  46
  47         SIL_SYSCFG              = 0x48,
  48         SIL_MASK_IDE0_INT       = (1 << 22),
  49         SIL_MASK_IDE1_INT       = (1 << 23),
  50         SIL_MASK_IDE2_INT       = (1 << 24),
  51         SIL_MASK_IDE3_INT       = (1 << 25),
  52         SIL_MASK_2PORT          = SIL_MASK_IDE0_INT | SIL_MASK_IDE1_INT,
  53         SIL_MASK_4PORT          = SIL_MASK_2PORT |
  54                                   SIL_MASK_IDE2_INT | SIL_MASK_IDE3_INT,
  55
  56         SIL_IDE2_BMDMA          = 0x200,
  57
  58         SIL_INTR_STEERING       = (1 << 1),
  59         SIL_QUIRK_MOD15WRITE    = (1 << 0),
  60         SIL_QUIRK_UDMA5MAX      = (1 << 1),
  61 };
  62
  63 static int sil_init_one (struct pci_dev *pdev, const struct pci_device_id *ent);
  64 static void sil_dev_config(struct ata_port *ap, struct ata_device *dev);
  65 static u32 sil_scr_read (struct ata_port *ap, unsigned int sc_reg);
  66 static void sil_scr_write (struct ata_port *ap, unsigned int sc_reg, u32 val);
  67 static void sil_post_set_mode (struct ata_port *ap);
  68
  69 static struct pci_device_id sil_pci_tbl[] = {
  70         { 0x1095, 0x3112, PCI_ANY_ID, PCI_ANY_ID, 0, 0, sil_3112 },
  71         { 0x1095, 0x0240, PCI_ANY_ID, PCI_ANY_ID, 0, 0, sil_3112 },
  72         { 0x1095, 0x3512, PCI_ANY_ID, PCI_ANY_ID, 0, 0, sil_3112 },
  73         { 0x1095, 0x3114, PCI_ANY_ID, PCI_ANY_ID, 0, 0, sil_3114 },
  74         { }     /* terminate list */
  75 };
  76
  77
  78 /* TODO firmware versions should be added - eric */
  79 struct sil_drivelist {
  80         const char * product;
  81         unsigned int quirk;
  82 } sil_blacklist [] = {
  83         { "ST320012AS",         SIL_QUIRK_MOD15WRITE },
  84         { "ST330013AS",         SIL_QUIRK_MOD15WRITE },
  85         { "ST340017AS",         SIL_QUIRK_MOD15WRITE },
  86         { "ST360015AS",         SIL_QUIRK_MOD15WRITE },
  87         { "ST380023AS",         SIL_QUIRK_MOD15WRITE },
  88         { "ST3120023AS",        SIL_QUIRK_MOD15WRITE },
  89         { "ST3160023AS",        SIL_QUIRK_MOD15WRITE },
  90         { "ST3120026AS",        SIL_QUIRK_MOD15WRITE },
  91         { "ST340014ASL",        SIL_QUIRK_MOD15WRITE },
  92         { "ST360014ASL",        SIL_QUIRK_MOD15WRITE },
  93         { "ST380011ASL",        SIL_QUIRK_MOD15WRITE },
  94         { "ST3120022ASL",       SIL_QUIRK_MOD15WRITE },
  95         { "ST3160021ASL",       SIL_QUIRK_MOD15WRITE },
  96         { "Maxtor 4D060H3",     SIL_QUIRK_UDMA5MAX },
  97         { }
  98 };
  99
 100 static struct pci_driver sil_pci_driver = {
 101         .name                   = DRV_NAME,
 102         .id_table               = sil_pci_tbl,
 103         .probe                  = sil_init_one,
 104         .remove                 = ata_pci_remove_one,
 105 };
 106
 107 static Scsi_Host_Template sil_sht = {
 108         .module                 = THIS_MODULE,
 109         .name                   = DRV_NAME,
 110         .ioctl                  = ata_scsi_ioctl,
 111         .queuecommand           = ata_scsi_queuecmd,
 112         .eh_strategy_handler    = ata_scsi_error,
 113         .can_queue              = ATA_DEF_QUEUE,
 114         .this_id                = ATA_SHT_THIS_ID,
 115         .sg_tablesize           = LIBATA_MAX_PRD,
 116         .max_sectors            = ATA_MAX_SECTORS,
 117         .cmd_per_lun            = ATA_SHT_CMD_PER_LUN,
 118         .emulated               = ATA_SHT_EMULATED,
 119         .use_clustering         = ATA_SHT_USE_CLUSTERING,
 120         .proc_name              = DRV_NAME,
 121         .dma_boundary           = ATA_DMA_BOUNDARY,
 122         .slave_configure        = ata_scsi_slave_config,
 123         .bios_param             = ata_std_bios_param,
 124 };
 125
 126 static struct ata_port_operations sil_ops = {
 127         .port_disable           = ata_port_disable,
 128         .dev_config             = sil_dev_config,
 129         .tf_load                = ata_tf_load,
 130         .tf_read                = ata_tf_read,
 131         .check_status           = ata_check_status,
 132         .exec_command           = ata_exec_command,
 133         .dev_select             = ata_std_dev_select,
 134         .phy_reset              = sata_phy_reset,
 135         .post_set_mode          = sil_post_set_mode,
 136         .bmdma_setup            = ata_bmdma_setup,
 137         .bmdma_start            = ata_bmdma_start,
 138         .qc_prep                = ata_qc_prep,
 139         .qc_issue               = ata_qc_issue_prot,
 140         .eng_timeout            = ata_eng_timeout,
 141         .irq_handler            = ata_interrupt,
 142         .irq_clear              = ata_bmdma_irq_clear,
 143         .scr_read               = sil_scr_read,
 144         .scr_write              = sil_scr_write,
 145         .port_start             = ata_port_start,
 146         .port_stop              = ata_port_stop,
 147 };
 148
 149 static struct ata_port_info sil_port_info[] = {
 150         /* sil_3112 */
 151         {
 152                 .sht            = &sil_sht,
 153                 .host_flags     = ATA_FLAG_SATA | ATA_FLAG_NO_LEGACY |
 154                                   ATA_FLAG_SRST | ATA_FLAG_MMIO,
 155                 .pio_mask       = 0x1f,                 /* pio0-4 */
 156                 .mwdma_mask     = 0x07,                 /* mwdma0-2 */
 157                 .udma_mask      = 0x3f,                 /* udma0-5 */
 158                 .port_ops       = &sil_ops,
 159         }, /* sil_3114 */
 160         {
 161                 .sht            = &sil_sht,
 162                 .host_flags     = ATA_FLAG_SATA | ATA_FLAG_NO_LEGACY |
 163                                   ATA_FLAG_SRST | ATA_FLAG_MMIO,
 164                 .pio_mask       = 0x1f,                 /* pio0-4 */
 165                 .mwdma_mask     = 0x07,                 /* mwdma0-2 */
 166                 .udma_mask      = 0x3f,                 /* udma0-5 */
 167                 .port_ops       = &sil_ops,
 168         },
 169 };
 170
 171 /* per-port register offsets */
 172 /* TODO: we can probably calculate rather than use a table */
 173 static const struct {
 174         unsigned long tf;       /* ATA taskfile register block */
 175         unsigned long ctl;      /* ATA control/altstatus register block */
 176         unsigned long bmdma;    /* DMA register block */
 177         unsigned long scr;      /* SATA control register block */
 178         unsigned long sien;     /* SATA Interrupt Enable register */
 179         unsigned long xfer_mode;/* data transfer mode register */
 180 } sil_port[] = {
 181         /* port 0 ... */
 182         { 0x80, 0x8A, 0x00, 0x100, 0x148, 0xb4 },
 183         { 0xC0, 0xCA, 0x08, 0x180, 0x1c8, 0xf4 },
 184         { 0x280, 0x28A, 0x200, 0x300, 0x348, 0x2b4 },
 185         { 0x2C0, 0x2CA, 0x208, 0x380, 0x3c8, 0x2f4 },
 186         /* ... port 3 */
 187 };
 188
 189 MODULE_AUTHOR("Jeff Garzik");
 190 MODULE_DESCRIPTION("low-level driver for Silicon Image SATA controller");
 191 MODULE_LICENSE("GPL");
 192 MODULE_DEVICE_TABLE(pci, sil_pci_tbl);
 193 MODULE_VERSION(DRV_VERSION);
 194
 195 static void sil_post_set_mode (struct ata_port *ap)
 196 {
 197         struct ata_host_set *host_set = ap->host_set;
 198         struct ata_device *dev;
 199         void *addr = host_set->mmio_base + sil_port[ap->port_no].xfer_mode;
 200         u32 tmp, dev_mode[2];
 201         unsigned int i;
 202
 203         for (i = 0; i < 2; i++) {
 204                 dev = &ap->device[i];
 205                 if (!ata_dev_present(dev))
 206                         dev_mode[i] = 0;        /* PIO0/1/2 */
 207                 else if (dev->flags & ATA_DFLAG_PIO)
 208                         dev_mode[i] = 1;        /* PIO3/4 */
 209                 else
 210                         dev_mode[i] = 3;        /* UDMA */
 211                 /* value 2 indicates MDMA */
 212         }
 213
 214         tmp = readl(addr);
 215         tmp &= ~((1<<5) | (1<<4) | (1<<1) | (1<<0));
 216         tmp |= dev_mode[0];
 217         tmp |= (dev_mode[1] << 4);
 218         writel(tmp, addr);
 219         readl(addr);    /* flush */
 220 }
 221
 222 static inline unsigned long sil_scr_addr(struct ata_port *ap, unsigned int sc_reg)
 223 {
 224         unsigned long offset = ap->ioaddr.scr_addr;
 225
 226         switch (sc_reg) {
 227         case SCR_STATUS:
 228                 return offset + 4;
 229         case SCR_ERROR:
 230                 return offset + 8;
 231         case SCR_CONTROL:
 232                 return offset;
 233         default:
 234                 /* do nothing */
 235                 break;
 236         }
 237
 238         return 0;
 239 }
 240
 241 static u32 sil_scr_read (struct ata_port *ap, unsigned int sc_reg)
 242 {
 243         void *mmio = (void *) sil_scr_addr(ap, sc_reg);
 244         if (mmio)
 245                 return readl(mmio);
 246         return 0xffffffffU;
 247 }
 248
 249 static void sil_scr_write (struct ata_port *ap, unsigned int sc_reg, u32 val)
 250 {
 251         void *mmio = (void *) sil_scr_addr(ap, sc_reg);
 252         if (mmio)
 253                 writel(val, mmio);
 254 }
 255
 256 /**
 257  *      sil_dev_config - Apply device/host-specific errata fixups
 258  *      @ap: Port containing device to be examined
 259  *      @dev: Device to be examined
 260  *
 261  *      After the IDENTIFY [PACKET] DEVICE step is complete, and a
 262  *      device is known to be present, this function is called.
 263  *      We apply two errata fixups which are specific to Silicon Image,
 264  *      a Seagate and a Maxtor fixup.
 265  *
 266  *      For certain Seagate devices, we must limit the maximum sectors
 267  *      to under 8K.
 268  *
 269  *      For certain Maxtor devices, we must not program the drive
 270  *      beyond udma5.
 271  *
 272  *      Both fixups are unfairly pessimistic.  As soon as I get more
 273  *      information on these errata, I will create a more exhaustive
 274  *      list, and apply the fixups to only the specific
 275  *      devices/hosts/firmwares that need it.
 276  *
 277  *      20040111 - Seagate drives affected by the Mod15Write bug are blacklisted
 278  *      The Maxtor quirk is in the blacklist, but I'm keeping the original
 279  *      pessimistic fix for the following reasons...
 280  *      - There seems to be less info on it, only one device gleaned off the
 281  *      Windows driver, maybe only one is affected.  More info would be greatly
 282  *      appreciated.
 283  *      - But then again UDMA5 is hardly anything to complain about
 284  */
 285 static void sil_dev_config(struct ata_port *ap, struct ata_device *dev)
 286 {
 287         unsigned int n, quirks = 0;
 288         unsigned char model_num[40];
 289         const char *s;
 290         unsigned int len;
 291
 292         ata_dev_id_string(dev->id, model_num, ATA_ID_PROD_OFS,
 293                           sizeof(model_num));
 294         s = &model_num[0];
 295         len = strnlen(s, sizeof(model_num));
 296
 297         /* ATAPI specifies that empty space is blank-filled; remove blanks */
 298         while ((len > 0) && (s[len - 1] == ' '))
 299                 len--;
 300
 301         for (n = 0; sil_blacklist[n].product; n++)
 302                 if (!memcmp(sil_blacklist[n].product, s,
 303                             strlen(sil_blacklist[n].product))) {
 304                         quirks = sil_blacklist[n].quirk;
 305                         break;
 306                 }
 307
 308         /* limit requests to 15 sectors */
 309         if (quirks & SIL_QUIRK_MOD15WRITE) {
 310                 printk(KERN_INFO "ata%u(%u): applying Seagate errata fix\n",
 311                        ap->id, dev->devno);
 312                 ap->host->max_sectors = 15;
 313                 ap->host->hostt->max_sectors = 15;
 314                 dev->flags |= ATA_DFLAG_LOCK_SECTORS;
 315                 return;
 316         }
 317
 318         /* limit to udma5 */
 319         if (quirks & SIL_QUIRK_UDMA5MAX) {
 320                 printk(KERN_INFO "ata%u(%u): applying Maxtor errata fix %s\n",
 321                        ap->id, dev->devno, s);
 322                 ap->udma_mask &= ATA_UDMA5;
 323                 return;
 324         }
 325 }
 326
 327 static int sil_init_one (struct pci_dev *pdev, const struct pci_device_id *ent)
 328 {
 329         static int printed_version;
 330         struct ata_probe_ent *probe_ent = NULL;
 331         unsigned long base;
 332         void *mmio_base;
 333         int rc;
 334         unsigned int i;
 335         u32 tmp, irq_mask;
 336
 337         if (!printed_version++)
 338                 printk(KERN_DEBUG DRV_NAME " version " DRV_VERSION "\n");
 339
 340         /*
 341          * If this driver happens to only be useful on Apple's K2, then
 342          * we should check that here as it has a normal Serverworks ID
 343          */
 344         rc = pci_enable_device(pdev);
 345         if (rc)
 346                 return rc;
 347
 348         rc = pci_request_regions(pdev, DRV_NAME);
 349         if (rc)
 350                 goto err_out;
 351
 352         rc = pci_set_dma_mask(pdev, ATA_DMA_MASK);
 353         if (rc)
 354                 goto err_out_regions;
 355         rc = pci_set_consistent_dma_mask(pdev, ATA_DMA_MASK);
 356         if (rc)
 357                 goto err_out_regions;
 358
 359         probe_ent = kmalloc(sizeof(*probe_ent), GFP_KERNEL);
 360         if (probe_ent == NULL) {
 361                 rc = -ENOMEM;
 362                 goto err_out_regions;
 363         }
 364
 365         memset(probe_ent, 0, sizeof(*probe_ent));
 366         INIT_LIST_HEAD(&probe_ent->node);
 367         probe_ent->pdev = pdev;
 368         probe_ent->port_ops = sil_port_info[ent->driver_data].port_ops;
 369         probe_ent->sht = sil_port_info[ent->driver_data].sht;
 370         probe_ent->n_ports = (ent->driver_data == sil_3114) ? 4 : 2;
 371         probe_ent->pio_mask = sil_port_info[ent->driver_data].pio_mask;
 372         probe_ent->mwdma_mask = sil_port_info[ent->driver_data].mwdma_mask;
 373         probe_ent->udma_mask = sil_port_info[ent->driver_data].udma_mask;
 374         probe_ent->irq = pdev->irq;
 375         probe_ent->irq_flags = SA_SHIRQ;
 376         probe_ent->host_flags = sil_port_info[ent->driver_data].host_flags;
 377
 378         mmio_base = ioremap(pci_resource_start(pdev, 5),
 379                             pci_resource_len(pdev, 5));
 380         if (mmio_base == NULL) {
 381                 rc = -ENOMEM;
 382                 goto err_out_free_ent;
 383         }
 384
 385         probe_ent->mmio_base = mmio_base;
 386
 387         base = (unsigned long) mmio_base;
 388
 389         for (i = 0; i < probe_ent->n_ports; i++) {
 390                 probe_ent->port[i].cmd_addr = base + sil_port[i].tf;
 391                 probe_ent->port[i].altstatus_addr =
 392                 probe_ent->port[i].ctl_addr = base + sil_port[i].ctl;
 393                 probe_ent->port[i].bmdma_addr = base + sil_port[i].bmdma;
 394                 probe_ent->port[i].scr_addr = base + sil_port[i].scr;
 395                 ata_std_ports(&probe_ent->port[i]);
 396         }
 397
 398         if (ent->driver_data == sil_3114) {
 399                 irq_mask = SIL_MASK_4PORT;
 400
 401                 /* flip the magic "make 4 ports work" bit */
 402                 tmp = readl(mmio_base + SIL_IDE2_BMDMA);
 403                 if ((tmp & SIL_INTR_STEERING) == 0)
 404                         writel(tmp | SIL_INTR_STEERING,
 405                                mmio_base + SIL_IDE2_BMDMA);
 406
 407         } else {
 408                 irq_mask = SIL_MASK_2PORT;
 409         }
 410
 411         /* make sure IDE0/1/2/3 interrupts are not masked */
 412         tmp = readl(mmio_base + SIL_SYSCFG);
 413         if (tmp & irq_mask) {
 414                 tmp &= ~irq_mask;
 415                 writel(tmp, mmio_base + SIL_SYSCFG);
 416                 readl(mmio_base + SIL_SYSCFG);  /* flush */
 417         }
 418
 419         /* mask all SATA phy-related interrupts */
 420         /* TODO: unmask bit 6 (SError N bit) for hotplug */
 421         for (i = 0; i < probe_ent->n_ports; i++)
 422                 writel(0, mmio_base + sil_port[i].sien);
 423
 424         pci_set_master(pdev);
 425
 426         /* FIXME: check ata_device_add return value */
 427         ata_device_add(probe_ent);
 428         kfree(probe_ent);
 429
 430         return 0;
 431
 432 err_out_free_ent:
 433         kfree(probe_ent);
 434 err_out_regions:
 435         pci_release_regions(pdev);
 436 err_out:
 437         pci_disable_device(pdev);
 438         return rc;
 439 }
 440
 441 static int __init sil_init(void)
 442 {
 443         return pci_module_init(&sil_pci_driver);
 444 }
 445
 446 static void __exit sil_exit(void)
 447 {
 448         pci_unregister_driver(&sil_pci_driver);
 449 }
 450
 451
 452 module_init(sil_init);
 453 module_exit(sil_exit);