include/asm-i386/processor.h

   1 /*
   2  * include/asm-i386/processor.h
   3  *
   4  * Copyright (C) 1994 Linus Torvalds
   5  */
   6
   7 #ifndef __ASM_I386_PROCESSOR_H
   8 #define __ASM_I386_PROCESSOR_H
   9
  10 #include <asm/vm86.h>
  11 #include <asm/math_emu.h>
  12 #include <asm/segment.h>
  13 #include <asm/page.h>
  14 #include <asm/types.h>
  15 #include <asm/sigcontext.h>
  16 #include <asm/cpufeature.h>
  17 #include <asm/msr.h>
  18 #include <asm/system.h>
  19 #include <linux/cache.h>
  20 #include <linux/config.h>
  21 #include <linux/threads.h>
  22
  23 /* flag for disabling the tsc */
  24 extern int tsc_disable;
  25
  26 struct desc_struct {
  27         unsigned long a,b;
  28 };
  29
  30 #define desc_empty(desc) \
  31                 (!((desc)->a + (desc)->b))
  32
  33 #define desc_equal(desc1, desc2) \
  34                 (((desc1)->a == (desc2)->a) && ((desc1)->b == (desc2)->b))
  35 /*
  36  * Default implementation of macro that returns current
  37  * instruction pointer ("program counter").
  38  */
  39 #define current_text_addr() ({ void *pc; __asm__("movl $1f,%0\n1:":"=g" (pc)); pc; })
  40
  41 /*
  42  *  CPU type and hardware bug flags. Kept separately for each CPU.
  43  *  Members of this structure are referenced in head.S, so think twice
  44  *  before touching them. [mj]
  45  */
  46
  47 struct cpuinfo_x86 {
  48         __u8    x86;            /* CPU family */
  49         __u8    x86_vendor;     /* CPU vendor */
  50         __u8    x86_model;
  51         __u8    x86_mask;
  52         char    wp_works_ok;    /* It doesn't on 386's */
  53         char    hlt_works_ok;   /* Problems on some 486Dx4's and old 386's */
  54         char    hard_math;
  55         char    rfu;
  56         int     cpuid_level;    /* Maximum supported CPUID level, -1=no CPUID */
  57         unsigned long   x86_capability[NCAPINTS];
  58         char    x86_vendor_id[16];
  59         char    x86_model_id[64];
  60         int     x86_cache_size;  /* in KB - valid for CPUS which support this
  61                                     call  */
  62         int     x86_cache_alignment;    /* In bytes */
  63         int     fdiv_bug;
  64         int     f00f_bug;
  65         int     coma_bug;
  66         unsigned long loops_per_jiffy;
  67 } __attribute__((__aligned__(SMP_CACHE_BYTES)));
  68
  69 #define X86_VENDOR_INTEL 0
  70 #define X86_VENDOR_CYRIX 1
  71 #define X86_VENDOR_AMD 2
  72 #define X86_VENDOR_UMC 3
  73 #define X86_VENDOR_NEXGEN 4
  74 #define X86_VENDOR_CENTAUR 5
  75 #define X86_VENDOR_RISE 6
  76 #define X86_VENDOR_TRANSMETA 7
  77 #define X86_VENDOR_NSC 8
  78 #define X86_VENDOR_NUM 9
  79 #define X86_VENDOR_UNKNOWN 0xff
  80
  81 /*
  82  * capabilities of CPUs
  83  */
  84
  85 extern struct cpuinfo_x86 boot_cpu_data;
  86 extern struct cpuinfo_x86 new_cpu_data;
  87 extern struct tss_struct init_tss[NR_CPUS];
  88 extern struct tss_struct doublefault_tss;
  89
  90 #ifdef CONFIG_SMP
  91 extern struct cpuinfo_x86 cpu_data[];
  92 #define current_cpu_data cpu_data[smp_processor_id()]
  93 #else
  94 #define cpu_data (&boot_cpu_data)
  95 #define current_cpu_data boot_cpu_data
  96 #endif
  97
  98 extern char ignore_fpu_irq;
  99
 100 extern void identify_cpu(struct cpuinfo_x86 *);
 101 extern void print_cpu_info(struct cpuinfo_x86 *);
 102 extern void dodgy_tsc(void);
 103
 104 /*
 105  * EFLAGS bits
 106  */
 107 #define X86_EFLAGS_CF   0x00000001 /* Carry Flag */
 108 #define X86_EFLAGS_PF   0x00000004 /* Parity Flag */
 109 #define X86_EFLAGS_AF   0x00000010 /* Auxillary carry Flag */
 110 #define X86_EFLAGS_ZF   0x00000040 /* Zero Flag */
 111 #define X86_EFLAGS_SF   0x00000080 /* Sign Flag */
 112 #define X86_EFLAGS_TF   0x00000100 /* Trap Flag */
 113 #define X86_EFLAGS_IF   0x00000200 /* Interrupt Flag */
 114 #define X86_EFLAGS_DF   0x00000400 /* Direction Flag */
 115 #define X86_EFLAGS_OF   0x00000800 /* Overflow Flag */
 116 #define X86_EFLAGS_IOPL 0x00003000 /* IOPL mask */
 117 #define X86_EFLAGS_NT   0x00004000 /* Nested Task */
 118 #define X86_EFLAGS_RF   0x00010000 /* Resume Flag */
 119 #define X86_EFLAGS_VM   0x00020000 /* Virtual Mode */
 120 #define X86_EFLAGS_AC   0x00040000 /* Alignment Check */
 121 #define X86_EFLAGS_VIF  0x00080000 /* Virtual Interrupt Flag */
 122 #define X86_EFLAGS_VIP  0x00100000 /* Virtual Interrupt Pending */
 123 #define X86_EFLAGS_ID   0x00200000 /* CPUID detection flag */
 124
 125 /*
 126  * Generic CPUID function
 127  */
 128 static inline void cpuid(int op, int *eax, int *ebx, int *ecx, int *edx)
 129 {
 130         __asm__("cpuid"
 131                 : "=a" (*eax),
 132                   "=b" (*ebx),
 133                   "=c" (*ecx),
 134                   "=d" (*edx)
 135                 : "0" (op));
 136 }
 137
 138 /*
 139  * CPUID functions returning a single datum
 140  */
 141 static inline unsigned int cpuid_eax(unsigned int op)
 142 {
 143         unsigned int eax;
 144
 145         __asm__("cpuid"
 146                 : "=a" (eax)
 147                 : "0" (op)
 148                 : "bx", "cx", "dx");
 149         return eax;
 150 }
 151 static inline unsigned int cpuid_ebx(unsigned int op)
 152 {
 153         unsigned int eax, ebx;
 154
 155         __asm__("cpuid"
 156                 : "=a" (eax), "=b" (ebx)
 157                 : "0" (op)
 158                 : "cx", "dx" );
 159         return ebx;
 160 }
 161 static inline unsigned int cpuid_ecx(unsigned int op)
 162 {
 163         unsigned int eax, ecx;
 164
 165         __asm__("cpuid"
 166                 : "=a" (eax), "=c" (ecx)
 167                 : "0" (op)
 168                 : "bx", "dx" );
 169         return ecx;
 170 }
 171 static inline unsigned int cpuid_edx(unsigned int op)
 172 {
 173         unsigned int eax, edx;
 174
 175         __asm__("cpuid"
 176                 : "=a" (eax), "=d" (edx)
 177                 : "0" (op)
 178                 : "bx", "cx");
 179         return edx;
 180 }
 181
 182 #define load_cr3(pgdir) \
 183         asm volatile("movl %0,%%cr3": :"r" (__pa(pgdir)))
 184
 185
 186 /*
 187  * Intel CPU features in CR4
 188  */
 189 #define X86_CR4_VME             0x0001  /* enable vm86 extensions */
 190 #define X86_CR4_PVI             0x0002  /* virtual interrupts flag enable */
 191 #define X86_CR4_TSD             0x0004  /* disable time stamp at ipl 3 */
 192 #define X86_CR4_DE              0x0008  /* enable debugging extensions */
 193 #define X86_CR4_PSE             0x0010  /* enable page size extensions */
 194 #define X86_CR4_PAE             0x0020  /* enable physical address extensions */
 195 #define X86_CR4_MCE             0x0040  /* Machine check enable */
 196 #define X86_CR4_PGE             0x0080  /* enable global pages */
 197 #define X86_CR4_PCE             0x0100  /* enable performance counters at ipl 3 */
 198 #define X86_CR4_OSFXSR          0x0200  /* enable fast FPU save and restore */
 199 #define X86_CR4_OSXMMEXCPT      0x0400  /* enable unmasked SSE exceptions */
 200
 201 /*
 202  * Save the cr4 feature set we're using (ie
 203  * Pentium 4MB enable and PPro Global page
 204  * enable), so that any CPU's that boot up
 205  * after us can get the correct flags.
 206  */
 207 extern unsigned long mmu_cr4_features;
 208
 209 static inline void set_in_cr4 (unsigned long mask)
 210 {
 211         mmu_cr4_features |= mask;
 212         __asm__("movl %%cr4,%%eax\n\t"
 213                 "orl %0,%%eax\n\t"
 214                 "movl %%eax,%%cr4\n"
 215                 : : "irg" (mask)
 216                 :"ax");
 217 }
 218
 219 static inline void clear_in_cr4 (unsigned long mask)
 220 {
 221         mmu_cr4_features &= ~mask;
 222         __asm__("movl %%cr4,%%eax\n\t"
 223                 "andl %0,%%eax\n\t"
 224                 "movl %%eax,%%cr4\n"
 225                 : : "irg" (~mask)
 226                 :"ax");
 227 }
 228
 229 /*
 230  *      NSC/Cyrix CPU configuration register indexes
 231  */
 232
 233 #define CX86_PCR0 0x20
 234 #define CX86_GCR  0xb8
 235 #define CX86_CCR0 0xc0
 236 #define CX86_CCR1 0xc1
 237 #define CX86_CCR2 0xc2
 238 #define CX86_CCR3 0xc3
 239 #define CX86_CCR4 0xe8
 240 #define CX86_CCR5 0xe9
 241 #define CX86_CCR6 0xea
 242 #define CX86_CCR7 0xeb
 243 #define CX86_PCR1 0xf0
 244 #define CX86_DIR0 0xfe
 245 #define CX86_DIR1 0xff
 246 #define CX86_ARR_BASE 0xc4
 247 #define CX86_RCR_BASE 0xdc
 248
 249 /*
 250  *      NSC/Cyrix CPU indexed register access macros
 251  */
 252
 253 #define getCx86(reg) ({ outb((reg), 0x22); inb(0x23); })
 254
 255 #define setCx86(reg, data) do { \
 256         outb((reg), 0x22); \
 257         outb((data), 0x23); \
 258 } while (0)
 259
 260 /*
 261  * Bus types (default is ISA, but people can check others with these..)
 262  * pc98 indicates PC98 systems (CBUS)
 263  */
 264 extern int MCA_bus;
 265 #ifdef CONFIG_X86_PC9800
 266 #define pc98 1
 267 #else
 268 #define pc98 0
 269 #endif
 270
 271 static inline void __monitor(const void *eax, unsigned long ecx,
 272                 unsigned long edx)
 273 {
 274         /* "monitor %eax,%ecx,%edx;" */
 275         asm volatile(
 276                 ".byte 0x0f,0x01,0xc8;"
 277                 : :"a" (eax), "c" (ecx), "d"(edx));
 278 }
 279
 280 static inline void __mwait(unsigned long eax, unsigned long ecx)
 281 {
 282         /* "mwait %eax,%ecx;" */
 283         asm volatile(
 284                 ".byte 0x0f,0x01,0xc9;"
 285                 : :"a" (eax), "c" (ecx));
 286 }
 287
 288 /* from system description table in BIOS.  Mostly for MCA use, but
 289 others may find it useful. */
 290 extern unsigned int machine_id;
 291 extern unsigned int machine_submodel_id;
 292 extern unsigned int BIOS_revision;
 293 extern unsigned int mca_pentium_flag;
 294
 295 /* This decides where the kernel will search for a free chunk of vm
 296  * space during mmap's.
 297  */
 298 #define TASK_UNMAPPED_BASE      PAGE_ALIGN(TASK_SIZE/3)
 299
 300 #define SHLIB_BASE              0x00111000
 301
 302 #define __HAVE_ARCH_ALIGN_STACK
 303 extern unsigned long arch_align_stack(unsigned long sp);
 304
 305 #define __HAVE_ARCH_MMAP_TOP
 306 extern unsigned long mmap_top(void);
 307
 308 /*
 309  * Size of io_bitmap, covering ports 0 to 0x3ff.
 310  */
 311 #define IO_BITMAP_BITS  1024
 312 #define IO_BITMAP_BYTES (IO_BITMAP_BITS/8)
 313 #define IO_BITMAP_LONGS (IO_BITMAP_BYTES/sizeof(long))
 314 #define IO_BITMAP_OFFSET offsetof(struct tss_struct,io_bitmap)
 315 #define INVALID_IO_BITMAP_OFFSET 0x8000
 316
 317 struct i387_fsave_struct {
 318         long    cwd;
 319         long    swd;
 320         long    twd;
 321         long    fip;
 322         long    fcs;
 323         long    foo;
 324         long    fos;
 325         long    st_space[20];   /* 8*10 bytes for each FP-reg = 80 bytes */
 326         long    status;         /* software status information */
 327 };
 328
 329 struct i387_fxsave_struct {
 330         unsigned short  cwd;
 331         unsigned short  swd;
 332         unsigned short  twd;
 333         unsigned short  fop;
 334         long    fip;
 335         long    fcs;
 336         long    foo;
 337         long    fos;
 338         long    mxcsr;
 339         long    mxcsr_mask;
 340         long    st_space[32];   /* 8*16 bytes for each FP-reg = 128 bytes */
 341         long    xmm_space[32];  /* 8*16 bytes for each XMM-reg = 128 bytes */
 342         long    padding[56];
 343 } __attribute__ ((aligned (16)));
 344
 345 struct i387_soft_struct {
 346         long    cwd;
 347         long    swd;
 348         long    twd;
 349         long    fip;
 350         long    fcs;
 351         long    foo;
 352         long    fos;
 353         long    st_space[20];   /* 8*10 bytes for each FP-reg = 80 bytes */
 354         unsigned char   ftop, changed, lookahead, no_update, rm, alimit;
 355         struct info     *info;
 356         unsigned long   entry_eip;
 357 };
 358
 359 union i387_union {
 360         struct i387_fsave_struct        fsave;
 361         struct i387_fxsave_struct       fxsave;
 362         struct i387_soft_struct soft;
 363 };
 364
 365 typedef struct {
 366         unsigned long seg;
 367 } mm_segment_t;
 368
 369 struct tss_struct {
 370         unsigned short  back_link,__blh;
 371         unsigned long   esp0;
 372         unsigned short  ss0,__ss0h;
 373         unsigned long   esp1;
 374         unsigned short  ss1,__ss1h;     /* ss1 is used to cache MSR_IA32_SYSENTER_CS */
 375         unsigned long   esp2;
 376         unsigned short  ss2,__ss2h;
 377         unsigned long   __cr3;
 378         unsigned long   eip;
 379         unsigned long   eflags;
 380         unsigned long   eax,ecx,edx,ebx;
 381         unsigned long   esp;
 382         unsigned long   ebp;
 383         unsigned long   esi;
 384         unsigned long   edi;
 385         unsigned short  es, __esh;
 386         unsigned short  cs, __csh;
 387         unsigned short  ss, __ssh;
 388         unsigned short  ds, __dsh;
 389         unsigned short  fs, __fsh;
 390         unsigned short  gs, __gsh;
 391         unsigned short  ldt, __ldth;
 392         unsigned short  trace, io_bitmap_base;
 393         /*
 394          * The extra 1 is there because the CPU will access an
 395          * additional byte beyond the end of the IO permission
 396          * bitmap. The extra byte must be all 1 bits, and must
 397          * be within the limit.
 398          */
 399         unsigned long   io_bitmap[IO_BITMAP_LONGS + 1];
 400         /*
 401          * pads the TSS to be cacheline-aligned (size is 0x100)
 402          */
 403         unsigned long __cacheline_filler[5];
 404         /*
 405          * .. and then another 0x100 bytes for emergency kernel stack
 406          */
 407         unsigned long stack[64];
 408 } __attribute__((packed));
 409
 410 #define ARCH_MIN_TASKALIGN      16
 411
 412
 413 #define STACK_PAGE_COUNT        (4096/PAGE_SIZE)
 414
 415
 416
 417
 418 struct thread_struct {
 419 /* cached TLS descriptors. */
 420         struct desc_struct tls_array[GDT_ENTRY_TLS_ENTRIES];
 421         void *stack_page[STACK_PAGE_COUNT];
 422         unsigned long   esp0;
 423         unsigned long   sysenter_cs;
 424         unsigned long   eip;
 425         unsigned long   esp;
 426         unsigned long   fs;
 427         unsigned long   gs;
 428 /* Hardware debugging registers */
 429         unsigned long   debugreg[8];  /* %%db0-7 debug registers */
 430 /* fault info */
 431         unsigned long   cr2, trap_no, error_code;
 432 /* floating point info */
 433         union i387_union        i387;
 434 /* virtual 86 mode info */
 435         struct vm86_struct __user * vm86_info;
 436         unsigned long           screen_bitmap;
 437         unsigned long           v86flags, v86mask, saved_esp0;
 438         unsigned int            saved_fs, saved_gs;
 439 /* IO permissions */
 440         unsigned long   *io_bitmap_ptr;
 441 };
 442
 443 #define INIT_THREAD  {                                                  \
 444         .vm86_info = NULL,                                              \
 445         .sysenter_cs = __KERNEL_CS,                                     \
 446         .io_bitmap_ptr = NULL,                                          \
 447 }
 448
 449 /*
 450  * Note that the .io_bitmap member must be extra-big. This is because
 451  * the CPU will access an additional byte beyond the end of the IO
 452  * permission bitmap. The extra byte must be all 1 bits, and must
 453  * be within the limit.
 454  */
 455 #define INIT_TSS  {                                                     \
 456         .esp0           = sizeof(init_stack) + (long)&init_stack,       \
 457         .ss0            = __KERNEL_DS,                                  \
 458         .esp1           = sizeof(init_tss[0]) + (long)&init_tss[0],     \
 459         .ss1            = __KERNEL_CS,                                  \
 460         .ldt            = GDT_ENTRY_LDT,                                \
 461         .io_bitmap_base = INVALID_IO_BITMAP_OFFSET,                     \
 462         .io_bitmap      = { [ 0 ... IO_BITMAP_LONGS] = ~0 },            \
 463 }
 464
 465 static inline void
 466 load_esp0(struct tss_struct *tss, struct thread_struct *thread)
 467 {
 468         tss->esp0 = thread->esp0;
 469         /* This can only happen when SEP is enabled, no need to test "SEP"arately */
 470         if (unlikely(tss->ss1 != thread->sysenter_cs)) {
 471                 tss->ss1 = thread->sysenter_cs;
 472                 wrmsr(MSR_IA32_SYSENTER_CS, thread->sysenter_cs, 0);
 473         }
 474 }
 475
 476 extern int use_nx;
 477
 478 #define start_thread(regs, new_eip, new_esp) do {               \
 479         __asm__("movl %0,%%fs ; movl %0,%%gs": :"r" (0));       \
 480         set_fs(USER_DS);                                        \
 481         regs->xds = __USER_DS;                                  \
 482         regs->xes = __USER_DS;                                  \
 483         regs->xss = __USER_DS;                                  \
 484         regs->xcs = __USER_CS;                                  \
 485         regs->eip = new_eip;                                    \
 486         regs->esp = new_esp;                                    \
 487         load_user_cs_desc(smp_processor_id(), current->mm);     \
 488 } while (0)
 489
 490 /* Forward declaration, a strange C thing */
 491 struct task_struct;
 492 struct mm_struct;
 493
 494 /* Free all resources held by a thread. */
 495 extern void release_thread(struct task_struct *);
 496
 497 /* Prepare to copy thread state - unlazy all lazy status */
 498 extern void prepare_to_copy(struct task_struct *tsk);
 499
 500 /*
 501  * create a kernel thread without removing it from tasklists
 502  */
 503 extern int kernel_thread(int (*fn)(void *), void * arg, unsigned long flags);
 504
 505 #ifdef CONFIG_X86_HIGH_ENTRY
 506 #define virtual_esp0(tsk) \
 507         ((unsigned long)(tsk)->thread_info->virtual_stack + ((tsk)->thread.esp0 - (unsigned long)(tsk)->thread_info->real_stack))
 508 #else
 509 # define virtual_esp0(tsk) ((tsk)->thread.esp0)
 510 #endif
 511
 512 #define load_virtual_esp0(tss, task)                                    \
 513         do {                                                            \
 514                 tss->esp0 = virtual_esp0(task);                         \
 515                 if (likely(cpu_has_sep) && unlikely(tss->ss1 != task->thread.sysenter_cs)) {    \
 516                         tss->ss1 = task->thread.sysenter_cs;            \
 517                         wrmsr(MSR_IA32_SYSENTER_CS,                     \
 518                                 task->thread.sysenter_cs, 0);           \
 519                 }                                                       \
 520         } while (0)
 521
 522 extern unsigned long thread_saved_pc(struct task_struct *tsk);
 523 void show_trace(struct task_struct *task, unsigned long *stack);
 524
 525 unsigned long get_wchan(struct task_struct *p);
 526
 527 #define THREAD_SIZE_LONGS      (THREAD_SIZE/sizeof(unsigned long))
 528 #define KSTK_TOP(info)                                                 \
 529 ({                                                                     \
 530        unsigned long *__ptr = (unsigned long *)(info);                 \
 531        (unsigned long)(&__ptr[THREAD_SIZE_LONGS]);                     \
 532 })
 533
 534 #define task_pt_regs(task)                                             \
 535 ({                                                                     \
 536        struct pt_regs *__regs__;                                       \
 537        __regs__ = (struct pt_regs *)KSTK_TOP((task)->thread_info);     \
 538        __regs__ - 1;                                                   \
 539 })
 540
 541 #define KSTK_EIP(task) (task_pt_regs(task)->eip)
 542 #define KSTK_ESP(task) (task_pt_regs(task)->esp)
 543
 544
 545 struct microcode_header {
 546         unsigned int hdrver;
 547         unsigned int rev;
 548         unsigned int date;
 549         unsigned int sig;
 550         unsigned int cksum;
 551         unsigned int ldrver;
 552         unsigned int pf;
 553         unsigned int datasize;
 554         unsigned int totalsize;
 555         unsigned int reserved[3];
 556 };
 557
 558 struct microcode {
 559         struct microcode_header hdr;
 560         unsigned int bits[0];
 561 };
 562
 563 typedef struct microcode microcode_t;
 564 typedef struct microcode_header microcode_header_t;
 565
 566 /* microcode format is extended from prescott processors */
 567 struct extended_signature {
 568         unsigned int sig;
 569         unsigned int pf;
 570         unsigned int cksum;
 571 };
 572
 573 struct extended_sigtable {
 574         unsigned int count;
 575         unsigned int cksum;
 576         unsigned int reserved[3];
 577         struct extended_signature sigs[0];
 578 };
 579 /* '6' because it used to be for P6 only (but now covers Pentium 4 as well) */
 580 #define MICROCODE_IOCFREE       _IO('6',0)
 581
 582 /* REP NOP (PAUSE) is a good thing to insert into busy-wait loops. */
 583 static inline void rep_nop(void)
 584 {
 585         __asm__ __volatile__("rep;nop": : :"memory");
 586 }
 587
 588 #define cpu_relax()     rep_nop()
 589
 590 /* generic versions from gas */
 591 #define GENERIC_NOP1    ".byte 0x90\n"
 592 #define GENERIC_NOP2            ".byte 0x89,0xf6\n"
 593 #define GENERIC_NOP3        ".byte 0x8d,0x76,0x00\n"
 594 #define GENERIC_NOP4        ".byte 0x8d,0x74,0x26,0x00\n"
 595 #define GENERIC_NOP5        GENERIC_NOP1 GENERIC_NOP4
 596 #define GENERIC_NOP6    ".byte 0x8d,0xb6,0x00,0x00,0x00,0x00\n"
 597 #define GENERIC_NOP7    ".byte 0x8d,0xb4,0x26,0x00,0x00,0x00,0x00\n"
 598 #define GENERIC_NOP8    GENERIC_NOP1 GENERIC_NOP7
 599
 600 /* Opteron nops */
 601 #define K8_NOP1 GENERIC_NOP1
 602 #define K8_NOP2 ".byte 0x66,0x90\n"
 603 #define K8_NOP3 ".byte 0x66,0x66,0x90\n"
 604 #define K8_NOP4 ".byte 0x66,0x66,0x66,0x90\n"
 605 #define K8_NOP5 K8_NOP3 K8_NOP2
 606 #define K8_NOP6 K8_NOP3 K8_NOP3
 607 #define K8_NOP7 K8_NOP4 K8_NOP3
 608 #define K8_NOP8 K8_NOP4 K8_NOP4
 609
 610 /* K7 nops */
 611 /* uses eax dependencies (arbitary choice) */
 612 #define K7_NOP1  GENERIC_NOP1
 613 #define K7_NOP2 ".byte 0x8b,0xc0\n"
 614 #define K7_NOP3 ".byte 0x8d,0x04,0x20\n"
 615 #define K7_NOP4 ".byte 0x8d,0x44,0x20,0x00\n"
 616 #define K7_NOP5 K7_NOP4 ASM_NOP1
 617 #define K7_NOP6 ".byte 0x8d,0x80,0,0,0,0\n"
 618 #define K7_NOP7        ".byte 0x8D,0x04,0x05,0,0,0,0\n"
 619 #define K7_NOP8        K7_NOP7 ASM_NOP1
 620
 621 #ifdef CONFIG_MK8
 622 #define ASM_NOP1 K8_NOP1
 623 #define ASM_NOP2 K8_NOP2
 624 #define ASM_NOP3 K8_NOP3
 625 #define ASM_NOP4 K8_NOP4
 626 #define ASM_NOP5 K8_NOP5
 627 #define ASM_NOP6 K8_NOP6
 628 #define ASM_NOP7 K8_NOP7
 629 #define ASM_NOP8 K8_NOP8
 630 #elif defined(CONFIG_MK7)
 631 #define ASM_NOP1 K7_NOP1
 632 #define ASM_NOP2 K7_NOP2
 633 #define ASM_NOP3 K7_NOP3
 634 #define ASM_NOP4 K7_NOP4
 635 #define ASM_NOP5 K7_NOP5
 636 #define ASM_NOP6 K7_NOP6
 637 #define ASM_NOP7 K7_NOP7
 638 #define ASM_NOP8 K7_NOP8
 639 #else
 640 #define ASM_NOP1 GENERIC_NOP1
 641 #define ASM_NOP2 GENERIC_NOP2
 642 #define ASM_NOP3 GENERIC_NOP3
 643 #define ASM_NOP4 GENERIC_NOP4
 644 #define ASM_NOP5 GENERIC_NOP5
 645 #define ASM_NOP6 GENERIC_NOP6
 646 #define ASM_NOP7 GENERIC_NOP7
 647 #define ASM_NOP8 GENERIC_NOP8
 648 #endif
 649
 650 #define ASM_NOP_MAX 8
 651
 652 /* Prefetch instructions for Pentium III and AMD Athlon */
 653 /* It's not worth to care about 3dnow! prefetches for the K6
 654    because they are microcoded there and very slow.
 655    However we don't do prefetches for pre XP Athlons currently
 656    That should be fixed. */
 657 #define ARCH_HAS_PREFETCH
 658 extern inline void prefetch(const void *x)
 659 {
 660         alternative_input(ASM_NOP4,
 661                           "prefetchnta (%1)",
 662                           X86_FEATURE_XMM,
 663                           "r" (x));
 664 }
 665
 666 #define ARCH_HAS_PREFETCH
 667 #define ARCH_HAS_PREFETCHW
 668 #define ARCH_HAS_SPINLOCK_PREFETCH
 669
 670 /* 3dnow! prefetch to get an exclusive cache line. Useful for
 671    spinlocks to avoid one state transition in the cache coherency protocol. */
 672 extern inline void prefetchw(const void *x)
 673 {
 674         alternative_input(ASM_NOP4,
 675                           "prefetchw (%1)",
 676                           X86_FEATURE_3DNOW,
 677                           "r" (x));
 678 }
 679 #define spin_lock_prefetch(x)   prefetchw(x)
 680
 681 extern void select_idle_routine(const struct cpuinfo_x86 *c);
 682
 683 #define cache_line_size() (boot_cpu_data.x86_cache_alignment)
 684
 685 #ifdef CONFIG_SCHED_SMT
 686 #define ARCH_HAS_SCHED_DOMAIN
 687 #define ARCH_HAS_SCHED_WAKE_IDLE
 688 #endif
 689
 690 #endif /* __ASM_I386_PROCESSOR_H */