-
-/* EMAC location */
-#define PPC440GP_EMAC0_ADDR 0x0000000140000800ULL
-#define PPC440GP_EMAC1_ADDR 0x0000000140000900ULL
-#define PPC440GP_EMAC_SIZE 0x70
-
-/* EMAC IRQ's */
-#define BL_MAC_WOL 61 /* WOL */
-#define BL_MAC_WOL1 63 /* WOL */
-#define BL_MAL_SERR 32 /* MAL SERR */
-#define BL_MAL_TXDE 33 /* MAL TXDE */
-#define BL_MAL_RXDE 34 /* MAL RXDE */
-#define BL_MAL_TXEOB 10 /* MAL TX EOB */
-#define BL_MAL_RXEOB 11 /* MAL RX EOB */
-#define BL_MAC_ETH0 60 /* MAC */
-#define BL_MAC_ETH1 62 /* MAC */
-
-/* ZMII location */
-#define PPC440GP_ZMII_ADDR 0x0000000140000780ULL
-#define PPC440GP_ZMII_SIZE 0x0c
-
-/* I2C location */
-#define PPC440GP_IIC0_ADDR 0x40000400
-#define PPC440GP_IIC1_ADDR 0x40000500
-
-/* GPIO location */
-#define PPC440GP_GPIO0_ADDR 0x0000000140000700ULL