-#define IMIF_PRIO_REG __REG32(TCMIF_BASE + 0x00)
-#define EMIFS_PRIO_REG __REG32(TCMIF_BASE + 0x04)
-#define EMIFF_PRIO_REG __REG32(TCMIF_BASE + 0x08)
-#define EMIFS_CONFIG_REG __REG32(TCMIF_BASE + 0x0c)
-#define EMIFS_CS0_CONFIG_REG __REG32(TCMIF_BASE + 0x10)
-#define EMIFS_CS1_CONFIG_REG __REG32(TCMIF_BASE + 0x14)
-#define EMIFS_CS2_CONFIG_REG __REG32(TCMIF_BASE + 0x18)
-#define EMIFS_CS3_CONFIG_REG __REG32(TCMIF_BASE + 0x1c)
-#define EMIFF_SDRAM_CONFIG_REG __REG32(TCMIF_BASE + 0x20)
-#define EMIFF_MRS_REG __REG32(TCMIF_BASE + 0x24)
-#define TC_TIMEOUT1_REG __REG32(TCMIF_BASE + 0x28)
-#define TC_TIMEOUT2_REG __REG32(TCMIF_BASE + 0x2c)
-#define TC_TIMEOUT3_REG __REG32(TCMIF_BASE + 0x30)
-#define TC_ENDIANISM_REG __REG32(TCMIF_BASE + 0x34)
-#define EMIFF_SDRAM_CONFIG_2_REG __REG32(TCMIF_BASE + 0x3c)
-#define EMIF_CFG_DYNAMIC_WS_REG __REG32(TCMIF_BASE + 0x40)
+#define IMIF_PRIO (TCMIF_BASE + 0x00)
+#define EMIFS_PRIO (TCMIF_BASE + 0x04)
+#define EMIFF_PRIO (TCMIF_BASE + 0x08)
+#define EMIFS_CONFIG (TCMIF_BASE + 0x0c)
+#define EMIFS_CS0_CONFIG (TCMIF_BASE + 0x10)
+#define EMIFS_CS1_CONFIG (TCMIF_BASE + 0x14)
+#define EMIFS_CS2_CONFIG (TCMIF_BASE + 0x18)
+#define EMIFS_CS3_CONFIG (TCMIF_BASE + 0x1c)
+#define EMIFF_SDRAM_CONFIG (TCMIF_BASE + 0x20)
+#define EMIFF_MRS (TCMIF_BASE + 0x24)
+#define TC_TIMEOUT1 (TCMIF_BASE + 0x28)
+#define TC_TIMEOUT2 (TCMIF_BASE + 0x2c)
+#define TC_TIMEOUT3 (TCMIF_BASE + 0x30)
+#define TC_ENDIANISM (TCMIF_BASE + 0x34)
+#define EMIFF_SDRAM_CONFIG_2 (TCMIF_BASE + 0x3c)
+#define EMIF_CFG_DYNAMIC_WS (TCMIF_BASE + 0x40)