arch/arm/kernel/bios32.c

   1 /*
   2  *  linux/arch/arm/kernel/bios32.c
   3  *
   4  *  PCI bios-type initialisation for PCI machines
   5  *
   6  *  Bits taken from various places.
   7  */
   8 #include <linux/config.h>
   9 #include <linux/module.h>
  10 #include <linux/kernel.h>
  11 #include <linux/pci.h>
  12 #include <linux/slab.h>
  13 #include <linux/init.h>
  14
  15 #include <asm/io.h>
  16 #include <asm/mach-types.h>
  17 #include <asm/mach/pci.h>
  18
  19 static int debug_pci;
  20
  21 /*
  22  * We can't use pci_find_device() here since we are
  23  * called from interrupt context.
  24  */
  25 static void pcibios_bus_report_status(struct pci_bus *bus, u_int status_mask, int warn)
  26 {
  27         struct pci_dev *dev;
  28
  29         list_for_each_entry(dev, &bus->devices, bus_list) {
  30                 u16 status;
  31
  32                 /*
  33                  * ignore host bridge - we handle
  34                  * that separately
  35                  */
  36                 if (dev->bus->number == 0 && dev->devfn == 0)
  37                         continue;
  38
  39                 pci_read_config_word(dev, PCI_STATUS, &status);
  40                 if (status == 0xffff)
  41                         continue;
  42
  43                 if ((status & status_mask) == 0)
  44                         continue;
  45
  46                 /* clear the status errors */
  47                 pci_write_config_word(dev, PCI_STATUS, status & status_mask);
  48
  49                 if (warn)
  50                         printk("(%s: %04X) ", pci_name(dev), status);
  51         }
  52
  53         list_for_each_entry(dev, &bus->devices, bus_list)
  54                 if (dev->subordinate)
  55                         pcibios_bus_report_status(dev->subordinate, status_mask, warn);
  56 }
  57
  58 void pcibios_report_status(u_int status_mask, int warn)
  59 {
  60         struct list_head *l;
  61
  62         list_for_each(l, &pci_root_buses) {
  63                 struct pci_bus *bus = pci_bus_b(l);
  64
  65                 pcibios_bus_report_status(bus, status_mask, warn);
  66         }
  67 }
  68
  69 /*
  70  * We don't use this to fix the device, but initialisation of it.
  71  * It's not the correct use for this, but it works.
  72  * Note that the arbiter/ISA bridge appears to be buggy, specifically in
  73  * the following area:
  74  * 1. park on CPU
  75  * 2. ISA bridge ping-pong
  76  * 3. ISA bridge master handling of target RETRY
  77  *
  78  * Bug 3 is responsible for the sound DMA grinding to a halt.  We now
  79  * live with bug 2.
  80  */
  81 static void __devinit pci_fixup_83c553(struct pci_dev *dev)
  82 {
  83         /*
  84          * Set memory region to start at address 0, and enable IO
  85          */
  86         pci_write_config_dword(dev, PCI_BASE_ADDRESS_0, PCI_BASE_ADDRESS_SPACE_MEMORY);
  87         pci_write_config_word(dev, PCI_COMMAND, PCI_COMMAND_IO);
  88
  89         dev->resource[0].end -= dev->resource[0].start;
  90         dev->resource[0].start = 0;
  91
  92         /*
  93          * All memory requests from ISA to be channelled to PCI
  94          */
  95         pci_write_config_byte(dev, 0x48, 0xff);
  96
  97         /*
  98          * Enable ping-pong on bus master to ISA bridge transactions.
  99          * This improves the sound DMA substantially.  The fixed
 100          * priority arbiter also helps (see below).
 101          */
 102         pci_write_config_byte(dev, 0x42, 0x01);
 103
 104         /*
 105          * Enable PCI retry
 106          */
 107         pci_write_config_byte(dev, 0x40, 0x22);
 108
 109         /*
 110          * We used to set the arbiter to "park on last master" (bit
 111          * 1 set), but unfortunately the CyberPro does not park the
 112          * bus.  We must therefore park on CPU.  Unfortunately, this
 113          * may trigger yet another bug in the 553.
 114          */
 115         pci_write_config_byte(dev, 0x83, 0x02);
 116
 117         /*
 118          * Make the ISA DMA request lowest priority, and disable
 119          * rotating priorities completely.
 120          */
 121         pci_write_config_byte(dev, 0x80, 0x11);
 122         pci_write_config_byte(dev, 0x81, 0x00);
 123
 124         /*
 125          * Route INTA input to IRQ 11, and set IRQ11 to be level
 126          * sensitive.
 127          */
 128         pci_write_config_word(dev, 0x44, 0xb000);
 129         outb(0x08, 0x4d1);
 130 }
 131
 132 static void __devinit pci_fixup_unassign(struct pci_dev *dev)
 133 {
 134         dev->resource[0].end -= dev->resource[0].start;
 135         dev->resource[0].start = 0;
 136 }
 137
 138 /*
 139  * Prevent the PCI layer from seeing the resources allocated to this device
 140  * if it is the host bridge by marking it as such.  These resources are of
 141  * no consequence to the PCI layer (they are handled elsewhere).
 142  */
 143 static void __devinit pci_fixup_dec21285(struct pci_dev *dev)
 144 {
 145         int i;
 146
 147         if (dev->devfn == 0) {
 148                 dev->class &= 0xff;
 149                 dev->class |= PCI_CLASS_BRIDGE_HOST << 8;
 150                 for (i = 0; i < PCI_NUM_RESOURCES; i++) {
 151                         dev->resource[i].start = 0;
 152                         dev->resource[i].end   = 0;
 153                         dev->resource[i].flags = 0;
 154                 }
 155         }
 156 }
 157
 158 /*
 159  * PCI IDE controllers use non-standard I/O port decoding, respect it.
 160  */
 161 static void __devinit pci_fixup_ide_bases(struct pci_dev *dev)
 162 {
 163         struct resource *r;
 164         int i;
 165
 166         if ((dev->class >> 8) != PCI_CLASS_STORAGE_IDE)
 167                 return;
 168
 169         for (i = 0; i < PCI_NUM_RESOURCES; i++) {
 170                 r = dev->resource + i;
 171                 if ((r->start & ~0x80) == 0x374) {
 172                         r->start |= 2;
 173                         r->end = r->start;
 174                 }
 175         }
 176 }
 177
 178 /*
 179  * Put the DEC21142 to sleep
 180  */
 181 static void __devinit pci_fixup_dec21142(struct pci_dev *dev)
 182 {
 183         pci_write_config_dword(dev, 0x40, 0x80000000);
 184 }
 185
 186 /*
 187  * The CY82C693 needs some rather major fixups to ensure that it does
 188  * the right thing.  Idea from the Alpha people, with a few additions.
 189  *
 190  * We ensure that the IDE base registers are set to 1f0/3f4 for the
 191  * primary bus, and 170/374 for the secondary bus.  Also, hide them
 192  * from the PCI subsystem view as well so we won't try to perform
 193  * our own auto-configuration on them.
 194  *
 195  * In addition, we ensure that the PCI IDE interrupts are routed to
 196  * IRQ 14 and IRQ 15 respectively.
 197  *
 198  * The above gets us to a point where the IDE on this device is
 199  * functional.  However, The CY82C693U _does not work_ in bus
 200  * master mode without locking the PCI bus solid.
 201  */
 202 static void __devinit pci_fixup_cy82c693(struct pci_dev *dev)
 203 {
 204         if ((dev->class >> 8) == PCI_CLASS_STORAGE_IDE) {
 205                 u32 base0, base1;
 206
 207                 if (dev->class & 0x80) {        /* primary */
 208                         base0 = 0x1f0;
 209                         base1 = 0x3f4;
 210                 } else {                        /* secondary */
 211                         base0 = 0x170;
 212                         base1 = 0x374;
 213                 }
 214
 215                 pci_write_config_dword(dev, PCI_BASE_ADDRESS_0,
 216                                        base0 | PCI_BASE_ADDRESS_SPACE_IO);
 217                 pci_write_config_dword(dev, PCI_BASE_ADDRESS_1,
 218                                        base1 | PCI_BASE_ADDRESS_SPACE_IO);
 219
 220                 dev->resource[0].start = 0;
 221                 dev->resource[0].end   = 0;
 222                 dev->resource[0].flags = 0;
 223
 224                 dev->resource[1].start = 0;
 225                 dev->resource[1].end   = 0;
 226                 dev->resource[1].flags = 0;
 227         } else if (PCI_FUNC(dev->devfn) == 0) {
 228                 /*
 229                  * Setup IDE IRQ routing.
 230                  */
 231                 pci_write_config_byte(dev, 0x4b, 14);
 232                 pci_write_config_byte(dev, 0x4c, 15);
 233
 234                 /*
 235                  * Disable FREQACK handshake, enable USB.
 236                  */
 237                 pci_write_config_byte(dev, 0x4d, 0x41);
 238
 239                 /*
 240                  * Enable PCI retry, and PCI post-write buffer.
 241                  */
 242                 pci_write_config_byte(dev, 0x44, 0x17);
 243
 244                 /*
 245                  * Enable ISA master and DMA post write buffering.
 246                  */
 247                 pci_write_config_byte(dev, 0x45, 0x03);
 248         }
 249 }
 250
 251 struct pci_fixup pcibios_fixups[] = {
 252         {
 253                 PCI_FIXUP_HEADER,
 254                 PCI_VENDOR_ID_CONTAQ,   PCI_DEVICE_ID_CONTAQ_82C693,
 255                 pci_fixup_cy82c693
 256         }, {
 257                 PCI_FIXUP_HEADER,
 258                 PCI_VENDOR_ID_DEC,      PCI_DEVICE_ID_DEC_21142,
 259                 pci_fixup_dec21142
 260         }, {
 261                 PCI_FIXUP_HEADER,
 262                 PCI_VENDOR_ID_DEC,      PCI_DEVICE_ID_DEC_21285,
 263                 pci_fixup_dec21285
 264         }, {
 265                 PCI_FIXUP_HEADER,
 266                 PCI_VENDOR_ID_WINBOND,  PCI_DEVICE_ID_WINBOND_83C553,
 267                 pci_fixup_83c553
 268         }, {
 269                 PCI_FIXUP_HEADER,
 270                 PCI_VENDOR_ID_WINBOND2, PCI_DEVICE_ID_WINBOND2_89C940F,
 271                 pci_fixup_unassign
 272         }, {
 273                 PCI_FIXUP_HEADER,
 274                 PCI_ANY_ID,             PCI_ANY_ID,
 275                 pci_fixup_ide_bases
 276         }, { 0 }
 277 };
 278
 279 void __devinit pcibios_update_irq(struct pci_dev *dev, int irq)
 280 {
 281         if (debug_pci)
 282                 printk("PCI: Assigning IRQ %02d to %s\n", irq, pci_name(dev));
 283         pci_write_config_byte(dev, PCI_INTERRUPT_LINE, irq);
 284 }
 285
 286 /*
 287  * If the bus contains any of these devices, then we must not turn on
 288  * parity checking of any kind.  Currently this is CyberPro 20x0 only.
 289  */
 290 static inline int pdev_bad_for_parity(struct pci_dev *dev)
 291 {
 292         return (dev->vendor == PCI_VENDOR_ID_INTERG &&
 293                 (dev->device == PCI_DEVICE_ID_INTERG_2000 ||
 294                  dev->device == PCI_DEVICE_ID_INTERG_2010));
 295 }
 296
 297 /*
 298  * Adjust the device resources from bus-centric to Linux-centric.
 299  */
 300 static void __devinit
 301 pdev_fixup_device_resources(struct pci_sys_data *root, struct pci_dev *dev)
 302 {
 303         unsigned long offset;
 304         int i;
 305
 306         for (i = 0; i < PCI_NUM_RESOURCES; i++) {
 307                 if (dev->resource[i].start == 0)
 308                         continue;
 309                 if (dev->resource[i].flags & IORESOURCE_MEM)
 310                         offset = root->mem_offset;
 311                 else
 312                         offset = root->io_offset;
 313
 314                 dev->resource[i].start += offset;
 315                 dev->resource[i].end   += offset;
 316         }
 317 }
 318
 319 static void __devinit
 320 pbus_assign_bus_resources(struct pci_bus *bus, struct pci_sys_data *root)
 321 {
 322         struct pci_dev *dev = bus->self;
 323         int i;
 324
 325         if (!dev) {
 326                 /*
 327                  * Assign root bus resources.
 328                  */
 329                 for (i = 0; i < 3; i++)
 330                         bus->resource[i] = root->resource[i];
 331         }
 332 }
 333
 334 /*
 335  * pcibios_fixup_bus - Called after each bus is probed,
 336  * but before its children are examined.
 337  */
 338 void __devinit pcibios_fixup_bus(struct pci_bus *bus)
 339 {
 340         struct pci_sys_data *root = bus->sysdata;
 341         struct pci_dev *dev;
 342         u16 features = PCI_COMMAND_SERR | PCI_COMMAND_PARITY | PCI_COMMAND_FAST_BACK;
 343
 344         pbus_assign_bus_resources(bus, root);
 345
 346         /*
 347          * Walk the devices on this bus, working out what we can
 348          * and can't support.
 349          */
 350         list_for_each_entry(dev, &bus->devices, bus_list) {
 351                 u16 status;
 352
 353                 pdev_fixup_device_resources(root, dev);
 354
 355                 pci_read_config_word(dev, PCI_STATUS, &status);
 356
 357                 /*
 358                  * If any device on this bus does not support fast back
 359                  * to back transfers, then the bus as a whole is not able
 360                  * to support them.  Having fast back to back transfers
 361                  * on saves us one PCI cycle per transaction.
 362                  */
 363                 if (!(status & PCI_STATUS_FAST_BACK))
 364                         features &= ~PCI_COMMAND_FAST_BACK;
 365
 366                 if (pdev_bad_for_parity(dev))
 367                         features &= ~(PCI_COMMAND_SERR | PCI_COMMAND_PARITY);
 368
 369                 switch (dev->class >> 8) {
 370 #if defined(CONFIG_ISA) || defined(CONFIG_EISA)
 371                 case PCI_CLASS_BRIDGE_ISA:
 372                 case PCI_CLASS_BRIDGE_EISA:
 373                         /*
 374                          * If this device is an ISA bridge, set isa_bridge
 375                          * to point at this device.  We will then go looking
 376                          * for things like keyboard, etc.
 377                          */
 378                         isa_bridge = dev;
 379                         break;
 380 #endif
 381                 case PCI_CLASS_BRIDGE_PCI:
 382                         pci_read_config_word(dev, PCI_BRIDGE_CONTROL, &status);
 383                         status |= PCI_BRIDGE_CTL_PARITY|PCI_BRIDGE_CTL_MASTER_ABORT;
 384                         status &= ~(PCI_BRIDGE_CTL_BUS_RESET|PCI_BRIDGE_CTL_FAST_BACK);
 385                         pci_write_config_word(dev, PCI_BRIDGE_CONTROL, status);
 386                         break;
 387
 388                 case PCI_CLASS_BRIDGE_CARDBUS:
 389                         pci_read_config_word(dev, PCI_CB_BRIDGE_CONTROL, &status);
 390                         status |= PCI_CB_BRIDGE_CTL_PARITY|PCI_CB_BRIDGE_CTL_MASTER_ABORT;
 391                         pci_write_config_word(dev, PCI_CB_BRIDGE_CONTROL, status);
 392                         break;
 393                 }
 394         }
 395
 396         /*
 397          * Now walk the devices again, this time setting them up.
 398          */
 399         list_for_each_entry(dev, &bus->devices, bus_list) {
 400                 u16 cmd;
 401
 402                 pci_read_config_word(dev, PCI_COMMAND, &cmd);
 403                 cmd |= features;
 404                 pci_write_config_word(dev, PCI_COMMAND, cmd);
 405
 406                 pci_write_config_byte(dev, PCI_CACHE_LINE_SIZE,
 407                                       L1_CACHE_BYTES >> 2);
 408         }
 409
 410         /*
 411          * Propagate the flags to the PCI bridge.
 412          */
 413         if (bus->self && bus->self->hdr_type == PCI_HEADER_TYPE_BRIDGE) {
 414                 if (features & PCI_COMMAND_FAST_BACK)
 415                         bus->bridge_ctl |= PCI_BRIDGE_CTL_FAST_BACK;
 416                 if (features & PCI_COMMAND_PARITY)
 417                         bus->bridge_ctl |= PCI_BRIDGE_CTL_PARITY;
 418         }
 419
 420         /*
 421          * Report what we did for this bus
 422          */
 423         printk(KERN_INFO "PCI: bus%d: Fast back to back transfers %sabled\n",
 424                 bus->number, (features & PCI_COMMAND_FAST_BACK) ? "en" : "dis");
 425 }
 426
 427 /*
 428  * Convert from Linux-centric to bus-centric addresses for bridge devices.
 429  */
 430 void __devinit
 431 pcibios_resource_to_bus(struct pci_dev *dev, struct pci_bus_region *region,
 432                          struct resource *res)
 433 {
 434         struct pci_sys_data *root = dev->sysdata;
 435         unsigned long offset = 0;
 436
 437         if (res->flags & IORESOURCE_IO)
 438                 offset = root->io_offset;
 439         if (res->flags & IORESOURCE_MEM)
 440                 offset = root->mem_offset;
 441
 442         region->start = res->start - offset;
 443         region->end   = res->end - offset;
 444 }
 445
 446 #ifdef CONFIG_HOTPLUG
 447 EXPORT_SYMBOL(pcibios_fixup_bus);
 448 EXPORT_SYMBOL(pcibios_resource_to_bus);
 449 #endif
 450
 451 /*
 452  * This is the standard PCI-PCI bridge swizzling algorithm:
 453  *
 454  *   Dev: 0  1  2  3
 455  *    A   A  B  C  D
 456  *    B   B  C  D  A
 457  *    C   C  D  A  B
 458  *    D   D  A  B  C
 459  *        ^^^^^^^^^^ irq pin on bridge
 460  */
 461 u8 __devinit pci_std_swizzle(struct pci_dev *dev, u8 *pinp)
 462 {
 463         int pin = *pinp - 1;
 464
 465         while (dev->bus->self) {
 466                 pin = (pin + PCI_SLOT(dev->devfn)) & 3;
 467                 /*
 468                  * move up the chain of bridges,
 469                  * swizzling as we go.
 470                  */
 471                 dev = dev->bus->self;
 472         }
 473         *pinp = pin + 1;
 474
 475         return PCI_SLOT(dev->devfn);
 476 }
 477
 478 /*
 479  * Swizzle the device pin each time we cross a bridge.
 480  * This might update pin and returns the slot number.
 481  */
 482 static u8 __devinit pcibios_swizzle(struct pci_dev *dev, u8 *pin)
 483 {
 484         struct pci_sys_data *sys = dev->sysdata;
 485         int slot = 0, oldpin = *pin;
 486
 487         if (sys->swizzle)
 488                 slot = sys->swizzle(dev, pin);
 489
 490         if (debug_pci)
 491                 printk("PCI: %s swizzling pin %d => pin %d slot %d\n",
 492                         pci_name(dev), oldpin, *pin, slot);
 493
 494         return slot;
 495 }
 496
 497 /*
 498  * Map a slot/pin to an IRQ.
 499  */
 500 static int pcibios_map_irq(struct pci_dev *dev, u8 slot, u8 pin)
 501 {
 502         struct pci_sys_data *sys = dev->sysdata;
 503         int irq = -1;
 504
 505         if (sys->map_irq)
 506                 irq = sys->map_irq(dev, slot, pin);
 507
 508         if (debug_pci)
 509                 printk("PCI: %s mapping slot %d pin %d => irq %d\n",
 510                         pci_name(dev), slot, pin, irq);
 511
 512         return irq;
 513 }
 514
 515 static void __init pcibios_init_hw(struct hw_pci *hw)
 516 {
 517         struct pci_sys_data *sys = NULL;
 518         int ret;
 519         int nr, busnr;
 520
 521         for (nr = busnr = 0; nr < hw->nr_controllers; nr++) {
 522                 sys = kmalloc(sizeof(struct pci_sys_data), GFP_KERNEL);
 523                 if (!sys)
 524                         panic("PCI: unable to allocate sys data!");
 525
 526                 memset(sys, 0, sizeof(struct pci_sys_data));
 527
 528                 sys->hw      = hw;
 529                 sys->busnr   = busnr;
 530                 sys->swizzle = hw->swizzle;
 531                 sys->map_irq = hw->map_irq;
 532                 sys->resource[0] = &ioport_resource;
 533                 sys->resource[1] = &iomem_resource;
 534
 535                 ret = hw->setup(nr, sys);
 536
 537                 if (ret > 0) {
 538                         sys->bus = hw->scan(nr, sys);
 539
 540                         if (!sys->bus)
 541                                 panic("PCI: unable to scan bus!");
 542
 543                         busnr = sys->bus->subordinate + 1;
 544
 545                         list_add(&sys->node, &hw->buses);
 546                 } else {
 547                         kfree(sys);
 548                         if (ret < 0)
 549                                 break;
 550                 }
 551         }
 552 }
 553
 554 void __init pci_common_init(struct hw_pci *hw)
 555 {
 556         struct pci_sys_data *sys;
 557
 558         INIT_LIST_HEAD(&hw->buses);
 559
 560         if (hw->preinit)
 561                 hw->preinit();
 562         pcibios_init_hw(hw);
 563         if (hw->postinit)
 564                 hw->postinit();
 565
 566         pci_fixup_irqs(pcibios_swizzle, pcibios_map_irq);
 567
 568         list_for_each_entry(sys, &hw->buses, node) {
 569                 struct pci_bus *bus = sys->bus;
 570
 571                 /*
 572                  * Size the bridge windows.
 573                  */
 574                 pci_bus_size_bridges(bus);
 575
 576                 /*
 577                  * Assign resources.
 578                  */
 579                 pci_bus_assign_resources(bus);
 580
 581                 /*
 582                  * Tell drivers about devices found.
 583                  */
 584                 pci_bus_add_devices(bus);
 585         }
 586 }
 587
 588 char * __init pcibios_setup(char *str)
 589 {
 590         if (!strcmp(str, "debug")) {
 591                 debug_pci = 1;
 592                 return NULL;
 593         }
 594         return str;
 595 }
 596
 597 /*
 598  * From arch/i386/kernel/pci-i386.c:
 599  *
 600  * We need to avoid collisions with `mirrored' VGA ports
 601  * and other strange ISA hardware, so we always want the
 602  * addresses to be allocated in the 0x000-0x0ff region
 603  * modulo 0x400.
 604  *
 605  * Why? Because some silly external IO cards only decode
 606  * the low 10 bits of the IO address. The 0x00-0xff region
 607  * is reserved for motherboard devices that decode all 16
 608  * bits, so it's ok to allocate at, say, 0x2800-0x28ff,
 609  * but we want to try to avoid allocating at 0x2900-0x2bff
 610  * which might be mirrored at 0x0100-0x03ff..
 611  */
 612 void pcibios_align_resource(void *data, struct resource *res,
 613                             unsigned long size, unsigned long align)
 614 {
 615         unsigned long start = res->start;
 616
 617         if (res->flags & IORESOURCE_IO && start & 0x300)
 618                 start = (start + 0x3ff) & ~0x3ff;
 619
 620         res->start = (start + align - 1) & ~(align - 1);
 621 }
 622
 623 /**
 624  * pcibios_enable_device - Enable I/O and memory.
 625  * @dev: PCI device to be enabled
 626  */
 627 int pcibios_enable_device(struct pci_dev *dev, int mask)
 628 {
 629         u16 cmd, old_cmd;
 630         int idx;
 631         struct resource *r;
 632
 633         pci_read_config_word(dev, PCI_COMMAND, &cmd);
 634         old_cmd = cmd;
 635         for (idx = 0; idx < 6; idx++) {
 636                 /* Only set up the requested stuff */
 637                 if (!(mask & (1 << idx)))
 638                         continue;
 639
 640                 r = dev->resource + idx;
 641                 if (!r->start && r->end) {
 642                         printk(KERN_ERR "PCI: Device %s not available because"
 643                                " of resource collisions\n", pci_name(dev));
 644                         return -EINVAL;
 645                 }
 646                 if (r->flags & IORESOURCE_IO)
 647                         cmd |= PCI_COMMAND_IO;
 648                 if (r->flags & IORESOURCE_MEM)
 649                         cmd |= PCI_COMMAND_MEMORY;
 650         }
 651
 652         /*
 653          * Bridges (eg, cardbus bridges) need to be fully enabled
 654          */
 655         if ((dev->class >> 16) == PCI_BASE_CLASS_BRIDGE)
 656                 cmd |= PCI_COMMAND_IO | PCI_COMMAND_MEMORY;
 657
 658         if (cmd != old_cmd) {
 659                 printk("PCI: enabling device %s (%04x -> %04x)\n",
 660                        pci_name(dev), old_cmd, cmd);
 661                 pci_write_config_word(dev, PCI_COMMAND, cmd);
 662         }
 663         return 0;
 664 }
 665
 666 int pci_mmap_page_range(struct pci_dev *dev, struct vm_area_struct *vma,
 667                         enum pci_mmap_state mmap_state, int write_combine)
 668 {
 669         struct pci_sys_data *root = dev->sysdata;
 670         unsigned long phys;
 671
 672         if (mmap_state == pci_mmap_io) {
 673                 return -EINVAL;
 674         } else {
 675                 phys = root->mem_offset + (vma->vm_pgoff << PAGE_SHIFT);
 676         }
 677
 678         /*
 679          * Mark this as IO
 680          */
 681         vma->vm_flags |= VM_SHM | VM_LOCKED | VM_IO;
 682         vma->vm_page_prot = pgprot_noncached(vma->vm_page_prot);
 683
 684         if (remap_page_range(vma, vma->vm_start, phys,
 685                              vma->vm_end - vma->vm_start,
 686                              vma->vm_page_prot))
 687                 return -EAGAIN;
 688
 689         return 0;
 690 }