arch/arm/kernel/bios32.c

   1 /*
   2  *  linux/arch/arm/kernel/bios32.c
   3  *
   4  *  PCI bios-type initialisation for PCI machines
   5  *
   6  *  Bits taken from various places.
   7  */
   8 #include <linux/config.h>
   9 #include <linux/module.h>
  10 #include <linux/kernel.h>
  11 #include <linux/pci.h>
  12 #include <linux/slab.h>
  13 #include <linux/init.h>
  14
  15 #include <asm/io.h>
  16 #include <asm/mach-types.h>
  17 #include <asm/mach/pci.h>
  18
  19 static int debug_pci;
  20
  21 /*
  22  * We can't use pci_find_device() here since we are
  23  * called from interrupt context.
  24  */
  25 static void pcibios_bus_report_status(struct pci_bus *bus, u_int status_mask, int warn)
  26 {
  27         struct pci_dev *dev;
  28
  29         list_for_each_entry(dev, &bus->devices, bus_list) {
  30                 u16 status;
  31
  32                 /*
  33                  * ignore host bridge - we handle
  34                  * that separately
  35                  */
  36                 if (dev->bus->number == 0 && dev->devfn == 0)
  37                         continue;
  38
  39                 pci_read_config_word(dev, PCI_STATUS, &status);
  40                 if (status == 0xffff)
  41                         continue;
  42
  43                 if ((status & status_mask) == 0)
  44                         continue;
  45
  46                 /* clear the status errors */
  47                 pci_write_config_word(dev, PCI_STATUS, status & status_mask);
  48
  49                 if (warn)
  50                         printk("(%s: %04X) ", pci_name(dev), status);
  51         }
  52
  53         list_for_each_entry(dev, &bus->devices, bus_list)
  54                 if (dev->subordinate)
  55                         pcibios_bus_report_status(dev->subordinate, status_mask, warn);
  56 }
  57
  58 void pcibios_report_status(u_int status_mask, int warn)
  59 {
  60         struct list_head *l;
  61
  62         list_for_each(l, &pci_root_buses) {
  63                 struct pci_bus *bus = pci_bus_b(l);
  64
  65                 pcibios_bus_report_status(bus, status_mask, warn);
  66         }
  67 }
  68
  69 /*
  70  * We don't use this to fix the device, but initialisation of it.
  71  * It's not the correct use for this, but it works.
  72  * Note that the arbiter/ISA bridge appears to be buggy, specifically in
  73  * the following area:
  74  * 1. park on CPU
  75  * 2. ISA bridge ping-pong
  76  * 3. ISA bridge master handling of target RETRY
  77  *
  78  * Bug 3 is responsible for the sound DMA grinding to a halt.  We now
  79  * live with bug 2.
  80  */
  81 static void __devinit pci_fixup_83c553(struct pci_dev *dev)
  82 {
  83         /*
  84          * Set memory region to start at address 0, and enable IO
  85          */
  86         pci_write_config_dword(dev, PCI_BASE_ADDRESS_0, PCI_BASE_ADDRESS_SPACE_MEMORY);
  87         pci_write_config_word(dev, PCI_COMMAND, PCI_COMMAND_IO);
  88
  89         dev->resource[0].end -= dev->resource[0].start;
  90         dev->resource[0].start = 0;
  91
  92         /*
  93          * All memory requests from ISA to be channelled to PCI
  94          */
  95         pci_write_config_byte(dev, 0x48, 0xff);
  96
  97         /*
  98          * Enable ping-pong on bus master to ISA bridge transactions.
  99          * This improves the sound DMA substantially.  The fixed
 100          * priority arbiter also helps (see below).
 101          */
 102         pci_write_config_byte(dev, 0x42, 0x01);
 103
 104         /*
 105          * Enable PCI retry
 106          */
 107         pci_write_config_byte(dev, 0x40, 0x22);
 108
 109         /*
 110          * We used to set the arbiter to "park on last master" (bit
 111          * 1 set), but unfortunately the CyberPro does not park the
 112          * bus.  We must therefore park on CPU.  Unfortunately, this
 113          * may trigger yet another bug in the 553.
 114          */
 115         pci_write_config_byte(dev, 0x83, 0x02);
 116
 117         /*
 118          * Make the ISA DMA request lowest priority, and disable
 119          * rotating priorities completely.
 120          */
 121         pci_write_config_byte(dev, 0x80, 0x11);
 122         pci_write_config_byte(dev, 0x81, 0x00);
 123
 124         /*
 125          * Route INTA input to IRQ 11, and set IRQ11 to be level
 126          * sensitive.
 127          */
 128         pci_write_config_word(dev, 0x44, 0xb000);
 129         outb(0x08, 0x4d1);
 130 }
 131
 132 static void __devinit pci_fixup_unassign(struct pci_dev *dev)
 133 {
 134         dev->resource[0].end -= dev->resource[0].start;
 135         dev->resource[0].start = 0;
 136 }
 137
 138 /*
 139  * Prevent the PCI layer from seeing the resources allocated to this device
 140  * if it is the host bridge by marking it as such.  These resources are of
 141  * no consequence to the PCI layer (they are handled elsewhere).
 142  */
 143 static void __devinit pci_fixup_dec21285(struct pci_dev *dev)
 144 {
 145         int i;
 146
 147         if (dev->devfn == 0) {
 148                 dev->class &= 0xff;
 149                 dev->class |= PCI_CLASS_BRIDGE_HOST << 8;
 150                 for (i = 0; i < PCI_NUM_RESOURCES; i++) {
 151                         dev->resource[i].start = 0;
 152                         dev->resource[i].end   = 0;
 153                         dev->resource[i].flags = 0;
 154                 }
 155         }
 156 }
 157
 158 /*
 159  * Same as above. The PrPMC800 carrier board for the PrPMC1100
 160  * card maps the host-bridge @ 00:01:00 for some reason and it
 161  * ends up getting scanned. Note that we only want to do this
 162  * fixup when we find the IXP4xx on a PrPMC system, which is why
 163  * we check the machine type. We could be running on a board
 164  * with an IXP4xx target device and we don't want to kill the
 165  * resources in that case.
 166  */
 167 static void __devinit pci_fixup_prpmc1100(struct pci_dev *dev)
 168 {
 169         int i;
 170
 171         if (machine_is_prpmc1100()) {
 172                 dev->class &= 0xff;
 173                 dev->class |= PCI_CLASS_BRIDGE_HOST << 8;
 174                 for (i = 0; i < PCI_NUM_RESOURCES; i++) {
 175                         dev->resource[i].start = 0;
 176                         dev->resource[i].end   = 0;
 177                         dev->resource[i].flags = 0;
 178                 }
 179         }
 180 }
 181
 182 /*
 183  * PCI IDE controllers use non-standard I/O port decoding, respect it.
 184  */
 185 static void __devinit pci_fixup_ide_bases(struct pci_dev *dev)
 186 {
 187         struct resource *r;
 188         int i;
 189
 190         if ((dev->class >> 8) != PCI_CLASS_STORAGE_IDE)
 191                 return;
 192
 193         for (i = 0; i < PCI_NUM_RESOURCES; i++) {
 194                 r = dev->resource + i;
 195                 if ((r->start & ~0x80) == 0x374) {
 196                         r->start |= 2;
 197                         r->end = r->start;
 198                 }
 199         }
 200 }
 201
 202 /*
 203  * Put the DEC21142 to sleep
 204  */
 205 static void __devinit pci_fixup_dec21142(struct pci_dev *dev)
 206 {
 207         pci_write_config_dword(dev, 0x40, 0x80000000);
 208 }
 209
 210 /*
 211  * The CY82C693 needs some rather major fixups to ensure that it does
 212  * the right thing.  Idea from the Alpha people, with a few additions.
 213  *
 214  * We ensure that the IDE base registers are set to 1f0/3f4 for the
 215  * primary bus, and 170/374 for the secondary bus.  Also, hide them
 216  * from the PCI subsystem view as well so we won't try to perform
 217  * our own auto-configuration on them.
 218  *
 219  * In addition, we ensure that the PCI IDE interrupts are routed to
 220  * IRQ 14 and IRQ 15 respectively.
 221  *
 222  * The above gets us to a point where the IDE on this device is
 223  * functional.  However, The CY82C693U _does not work_ in bus
 224  * master mode without locking the PCI bus solid.
 225  */
 226 static void __devinit pci_fixup_cy82c693(struct pci_dev *dev)
 227 {
 228         if ((dev->class >> 8) == PCI_CLASS_STORAGE_IDE) {
 229                 u32 base0, base1;
 230
 231                 if (dev->class & 0x80) {        /* primary */
 232                         base0 = 0x1f0;
 233                         base1 = 0x3f4;
 234                 } else {                        /* secondary */
 235                         base0 = 0x170;
 236                         base1 = 0x374;
 237                 }
 238
 239                 pci_write_config_dword(dev, PCI_BASE_ADDRESS_0,
 240                                        base0 | PCI_BASE_ADDRESS_SPACE_IO);
 241                 pci_write_config_dword(dev, PCI_BASE_ADDRESS_1,
 242                                        base1 | PCI_BASE_ADDRESS_SPACE_IO);
 243
 244                 dev->resource[0].start = 0;
 245                 dev->resource[0].end   = 0;
 246                 dev->resource[0].flags = 0;
 247
 248                 dev->resource[1].start = 0;
 249                 dev->resource[1].end   = 0;
 250                 dev->resource[1].flags = 0;
 251         } else if (PCI_FUNC(dev->devfn) == 0) {
 252                 /*
 253                  * Setup IDE IRQ routing.
 254                  */
 255                 pci_write_config_byte(dev, 0x4b, 14);
 256                 pci_write_config_byte(dev, 0x4c, 15);
 257
 258                 /*
 259                  * Disable FREQACK handshake, enable USB.
 260                  */
 261                 pci_write_config_byte(dev, 0x4d, 0x41);
 262
 263                 /*
 264                  * Enable PCI retry, and PCI post-write buffer.
 265                  */
 266                 pci_write_config_byte(dev, 0x44, 0x17);
 267
 268                 /*
 269                  * Enable ISA master and DMA post write buffering.
 270                  */
 271                 pci_write_config_byte(dev, 0x45, 0x03);
 272         }
 273 }
 274
 275 struct pci_fixup pcibios_fixups[] = {
 276         {
 277                 PCI_FIXUP_HEADER,
 278                 PCI_VENDOR_ID_CONTAQ,   PCI_DEVICE_ID_CONTAQ_82C693,
 279                 pci_fixup_cy82c693
 280         }, {
 281                 PCI_FIXUP_HEADER,
 282                 PCI_VENDOR_ID_DEC,      PCI_DEVICE_ID_DEC_21142,
 283                 pci_fixup_dec21142
 284         }, {
 285                 PCI_FIXUP_HEADER,
 286                 PCI_VENDOR_ID_DEC,      PCI_DEVICE_ID_DEC_21285,
 287                 pci_fixup_dec21285
 288         }, {
 289                 PCI_FIXUP_HEADER,
 290                 PCI_VENDOR_ID_WINBOND,  PCI_DEVICE_ID_WINBOND_83C553,
 291                 pci_fixup_83c553
 292         }, {
 293                 PCI_FIXUP_HEADER,
 294                 PCI_VENDOR_ID_WINBOND2, PCI_DEVICE_ID_WINBOND2_89C940F,
 295                 pci_fixup_unassign
 296         }, {
 297                 PCI_FIXUP_HEADER,
 298                 PCI_ANY_ID,             PCI_ANY_ID,
 299                 pci_fixup_ide_bases
 300         }, {
 301                 PCI_FIXUP_HEADER,
 302                 PCI_VENDOR_ID_INTEL,    PCI_DEVICE_ID_INTEL_IXP4XX,
 303                 pci_fixup_prpmc1100
 304         }, { 0 }
 305 };
 306
 307 void __devinit pcibios_update_irq(struct pci_dev *dev, int irq)
 308 {
 309         if (debug_pci)
 310                 printk("PCI: Assigning IRQ %02d to %s\n", irq, pci_name(dev));
 311         pci_write_config_byte(dev, PCI_INTERRUPT_LINE, irq);
 312 }
 313
 314 /*
 315  * If the bus contains any of these devices, then we must not turn on
 316  * parity checking of any kind.  Currently this is CyberPro 20x0 only.
 317  */
 318 static inline int pdev_bad_for_parity(struct pci_dev *dev)
 319 {
 320         return (dev->vendor == PCI_VENDOR_ID_INTERG &&
 321                 (dev->device == PCI_DEVICE_ID_INTERG_2000 ||
 322                  dev->device == PCI_DEVICE_ID_INTERG_2010));
 323 }
 324
 325 /*
 326  * Adjust the device resources from bus-centric to Linux-centric.
 327  */
 328 static void __devinit
 329 pdev_fixup_device_resources(struct pci_sys_data *root, struct pci_dev *dev)
 330 {
 331         unsigned long offset;
 332         int i;
 333
 334         for (i = 0; i < PCI_NUM_RESOURCES; i++) {
 335                 if (dev->resource[i].start == 0)
 336                         continue;
 337                 if (dev->resource[i].flags & IORESOURCE_MEM)
 338                         offset = root->mem_offset;
 339                 else
 340                         offset = root->io_offset;
 341
 342                 dev->resource[i].start += offset;
 343                 dev->resource[i].end   += offset;
 344         }
 345 }
 346
 347 static void __devinit
 348 pbus_assign_bus_resources(struct pci_bus *bus, struct pci_sys_data *root)
 349 {
 350         struct pci_dev *dev = bus->self;
 351         int i;
 352
 353         if (!dev) {
 354                 /*
 355                  * Assign root bus resources.
 356                  */
 357                 for (i = 0; i < 3; i++)
 358                         bus->resource[i] = root->resource[i];
 359         }
 360 }
 361
 362 /*
 363  * pcibios_fixup_bus - Called after each bus is probed,
 364  * but before its children are examined.
 365  */
 366 void __devinit pcibios_fixup_bus(struct pci_bus *bus)
 367 {
 368         struct pci_sys_data *root = bus->sysdata;
 369         struct pci_dev *dev;
 370         u16 features = PCI_COMMAND_SERR | PCI_COMMAND_PARITY | PCI_COMMAND_FAST_BACK;
 371
 372         pbus_assign_bus_resources(bus, root);
 373
 374         /*
 375          * Walk the devices on this bus, working out what we can
 376          * and can't support.
 377          */
 378         list_for_each_entry(dev, &bus->devices, bus_list) {
 379                 u16 status;
 380
 381                 pdev_fixup_device_resources(root, dev);
 382
 383                 pci_read_config_word(dev, PCI_STATUS, &status);
 384
 385                 /*
 386                  * If any device on this bus does not support fast back
 387                  * to back transfers, then the bus as a whole is not able
 388                  * to support them.  Having fast back to back transfers
 389                  * on saves us one PCI cycle per transaction.
 390                  */
 391                 if (!(status & PCI_STATUS_FAST_BACK))
 392                         features &= ~PCI_COMMAND_FAST_BACK;
 393
 394                 if (pdev_bad_for_parity(dev))
 395                         features &= ~(PCI_COMMAND_SERR | PCI_COMMAND_PARITY);
 396
 397                 switch (dev->class >> 8) {
 398 #if defined(CONFIG_ISA) || defined(CONFIG_EISA)
 399                 case PCI_CLASS_BRIDGE_ISA:
 400                 case PCI_CLASS_BRIDGE_EISA:
 401                         /*
 402                          * If this device is an ISA bridge, set isa_bridge
 403                          * to point at this device.  We will then go looking
 404                          * for things like keyboard, etc.
 405                          */
 406                         isa_bridge = dev;
 407                         break;
 408 #endif
 409                 case PCI_CLASS_BRIDGE_PCI:
 410                         pci_read_config_word(dev, PCI_BRIDGE_CONTROL, &status);
 411                         status |= PCI_BRIDGE_CTL_PARITY|PCI_BRIDGE_CTL_MASTER_ABORT;
 412                         status &= ~(PCI_BRIDGE_CTL_BUS_RESET|PCI_BRIDGE_CTL_FAST_BACK);
 413                         pci_write_config_word(dev, PCI_BRIDGE_CONTROL, status);
 414                         break;
 415
 416                 case PCI_CLASS_BRIDGE_CARDBUS:
 417                         pci_read_config_word(dev, PCI_CB_BRIDGE_CONTROL, &status);
 418                         status |= PCI_CB_BRIDGE_CTL_PARITY|PCI_CB_BRIDGE_CTL_MASTER_ABORT;
 419                         pci_write_config_word(dev, PCI_CB_BRIDGE_CONTROL, status);
 420                         break;
 421                 }
 422         }
 423
 424         /*
 425          * Now walk the devices again, this time setting them up.
 426          */
 427         list_for_each_entry(dev, &bus->devices, bus_list) {
 428                 u16 cmd;
 429
 430                 pci_read_config_word(dev, PCI_COMMAND, &cmd);
 431                 cmd |= features;
 432                 pci_write_config_word(dev, PCI_COMMAND, cmd);
 433
 434                 pci_write_config_byte(dev, PCI_CACHE_LINE_SIZE,
 435                                       L1_CACHE_BYTES >> 2);
 436         }
 437
 438         /*
 439          * Propagate the flags to the PCI bridge.
 440          */
 441         if (bus->self && bus->self->hdr_type == PCI_HEADER_TYPE_BRIDGE) {
 442                 if (features & PCI_COMMAND_FAST_BACK)
 443                         bus->bridge_ctl |= PCI_BRIDGE_CTL_FAST_BACK;
 444                 if (features & PCI_COMMAND_PARITY)
 445                         bus->bridge_ctl |= PCI_BRIDGE_CTL_PARITY;
 446         }
 447
 448         /*
 449          * Report what we did for this bus
 450          */
 451         printk(KERN_INFO "PCI: bus%d: Fast back to back transfers %sabled\n",
 452                 bus->number, (features & PCI_COMMAND_FAST_BACK) ? "en" : "dis");
 453 }
 454
 455 /*
 456  * Convert from Linux-centric to bus-centric addresses for bridge devices.
 457  */
 458 void __devinit
 459 pcibios_resource_to_bus(struct pci_dev *dev, struct pci_bus_region *region,
 460                          struct resource *res)
 461 {
 462         struct pci_sys_data *root = dev->sysdata;
 463         unsigned long offset = 0;
 464
 465         if (res->flags & IORESOURCE_IO)
 466                 offset = root->io_offset;
 467         if (res->flags & IORESOURCE_MEM)
 468                 offset = root->mem_offset;
 469
 470         region->start = res->start - offset;
 471         region->end   = res->end - offset;
 472 }
 473
 474 #ifdef CONFIG_HOTPLUG
 475 EXPORT_SYMBOL(pcibios_fixup_bus);
 476 EXPORT_SYMBOL(pcibios_resource_to_bus);
 477 #endif
 478
 479 /*
 480  * This is the standard PCI-PCI bridge swizzling algorithm:
 481  *
 482  *   Dev: 0  1  2  3
 483  *    A   A  B  C  D
 484  *    B   B  C  D  A
 485  *    C   C  D  A  B
 486  *    D   D  A  B  C
 487  *        ^^^^^^^^^^ irq pin on bridge
 488  */
 489 u8 __devinit pci_std_swizzle(struct pci_dev *dev, u8 *pinp)
 490 {
 491         int pin = *pinp - 1;
 492
 493         while (dev->bus->self) {
 494                 pin = (pin + PCI_SLOT(dev->devfn)) & 3;
 495                 /*
 496                  * move up the chain of bridges,
 497                  * swizzling as we go.
 498                  */
 499                 dev = dev->bus->self;
 500         }
 501         *pinp = pin + 1;
 502
 503         return PCI_SLOT(dev->devfn);
 504 }
 505
 506 /*
 507  * Swizzle the device pin each time we cross a bridge.
 508  * This might update pin and returns the slot number.
 509  */
 510 static u8 __devinit pcibios_swizzle(struct pci_dev *dev, u8 *pin)
 511 {
 512         struct pci_sys_data *sys = dev->sysdata;
 513         int slot = 0, oldpin = *pin;
 514
 515         if (sys->swizzle)
 516                 slot = sys->swizzle(dev, pin);
 517
 518         if (debug_pci)
 519                 printk("PCI: %s swizzling pin %d => pin %d slot %d\n",
 520                         pci_name(dev), oldpin, *pin, slot);
 521
 522         return slot;
 523 }
 524
 525 /*
 526  * Map a slot/pin to an IRQ.
 527  */
 528 static int pcibios_map_irq(struct pci_dev *dev, u8 slot, u8 pin)
 529 {
 530         struct pci_sys_data *sys = dev->sysdata;
 531         int irq = -1;
 532
 533         if (sys->map_irq)
 534                 irq = sys->map_irq(dev, slot, pin);
 535
 536         if (debug_pci)
 537                 printk("PCI: %s mapping slot %d pin %d => irq %d\n",
 538                         pci_name(dev), slot, pin, irq);
 539
 540         return irq;
 541 }
 542
 543 static void __init pcibios_init_hw(struct hw_pci *hw)
 544 {
 545         struct pci_sys_data *sys = NULL;
 546         int ret;
 547         int nr, busnr;
 548
 549         for (nr = busnr = 0; nr < hw->nr_controllers; nr++) {
 550                 sys = kmalloc(sizeof(struct pci_sys_data), GFP_KERNEL);
 551                 if (!sys)
 552                         panic("PCI: unable to allocate sys data!");
 553
 554                 memset(sys, 0, sizeof(struct pci_sys_data));
 555
 556                 sys->hw      = hw;
 557                 sys->busnr   = busnr;
 558                 sys->swizzle = hw->swizzle;
 559                 sys->map_irq = hw->map_irq;
 560                 sys->resource[0] = &ioport_resource;
 561                 sys->resource[1] = &iomem_resource;
 562
 563                 ret = hw->setup(nr, sys);
 564
 565                 if (ret > 0) {
 566                         sys->bus = hw->scan(nr, sys);
 567
 568                         if (!sys->bus)
 569                                 panic("PCI: unable to scan bus!");
 570
 571                         busnr = sys->bus->subordinate + 1;
 572
 573                         list_add(&sys->node, &hw->buses);
 574                 } else {
 575                         kfree(sys);
 576                         if (ret < 0)
 577                                 break;
 578                 }
 579         }
 580 }
 581
 582 void __init pci_common_init(struct hw_pci *hw)
 583 {
 584         struct pci_sys_data *sys;
 585
 586         INIT_LIST_HEAD(&hw->buses);
 587
 588         if (hw->preinit)
 589                 hw->preinit();
 590         pcibios_init_hw(hw);
 591         if (hw->postinit)
 592                 hw->postinit();
 593
 594         pci_fixup_irqs(pcibios_swizzle, pcibios_map_irq);
 595
 596         list_for_each_entry(sys, &hw->buses, node) {
 597                 struct pci_bus *bus = sys->bus;
 598
 599                 /*
 600                  * Size the bridge windows.
 601                  */
 602                 pci_bus_size_bridges(bus);
 603
 604                 /*
 605                  * Assign resources.
 606                  */
 607                 pci_bus_assign_resources(bus);
 608
 609                 /*
 610                  * Tell drivers about devices found.
 611                  */
 612                 pci_bus_add_devices(bus);
 613         }
 614 }
 615
 616 char * __init pcibios_setup(char *str)
 617 {
 618         if (!strcmp(str, "debug")) {
 619                 debug_pci = 1;
 620                 return NULL;
 621         }
 622         return str;
 623 }
 624
 625 /*
 626  * From arch/i386/kernel/pci-i386.c:
 627  *
 628  * We need to avoid collisions with `mirrored' VGA ports
 629  * and other strange ISA hardware, so we always want the
 630  * addresses to be allocated in the 0x000-0x0ff region
 631  * modulo 0x400.
 632  *
 633  * Why? Because some silly external IO cards only decode
 634  * the low 10 bits of the IO address. The 0x00-0xff region
 635  * is reserved for motherboard devices that decode all 16
 636  * bits, so it's ok to allocate at, say, 0x2800-0x28ff,
 637  * but we want to try to avoid allocating at 0x2900-0x2bff
 638  * which might be mirrored at 0x0100-0x03ff..
 639  */
 640 void pcibios_align_resource(void *data, struct resource *res,
 641                             unsigned long size, unsigned long align)
 642 {
 643         unsigned long start = res->start;
 644
 645         if (res->flags & IORESOURCE_IO && start & 0x300)
 646                 start = (start + 0x3ff) & ~0x3ff;
 647
 648         res->start = (start + align - 1) & ~(align - 1);
 649 }
 650
 651 /**
 652  * pcibios_enable_device - Enable I/O and memory.
 653  * @dev: PCI device to be enabled
 654  */
 655 int pcibios_enable_device(struct pci_dev *dev, int mask)
 656 {
 657         u16 cmd, old_cmd;
 658         int idx;
 659         struct resource *r;
 660
 661         pci_read_config_word(dev, PCI_COMMAND, &cmd);
 662         old_cmd = cmd;
 663         for (idx = 0; idx < 6; idx++) {
 664                 /* Only set up the requested stuff */
 665                 if (!(mask & (1 << idx)))
 666                         continue;
 667
 668                 r = dev->resource + idx;
 669                 if (!r->start && r->end) {
 670                         printk(KERN_ERR "PCI: Device %s not available because"
 671                                " of resource collisions\n", pci_name(dev));
 672                         return -EINVAL;
 673                 }
 674                 if (r->flags & IORESOURCE_IO)
 675                         cmd |= PCI_COMMAND_IO;
 676                 if (r->flags & IORESOURCE_MEM)
 677                         cmd |= PCI_COMMAND_MEMORY;
 678         }
 679
 680         /*
 681          * Bridges (eg, cardbus bridges) need to be fully enabled
 682          */
 683         if ((dev->class >> 16) == PCI_BASE_CLASS_BRIDGE)
 684                 cmd |= PCI_COMMAND_IO | PCI_COMMAND_MEMORY;
 685
 686         if (cmd != old_cmd) {
 687                 printk("PCI: enabling device %s (%04x -> %04x)\n",
 688                        pci_name(dev), old_cmd, cmd);
 689                 pci_write_config_word(dev, PCI_COMMAND, cmd);
 690         }
 691         return 0;
 692 }
 693
 694 int pci_mmap_page_range(struct pci_dev *dev, struct vm_area_struct *vma,
 695                         enum pci_mmap_state mmap_state, int write_combine)
 696 {
 697         struct pci_sys_data *root = dev->sysdata;
 698         unsigned long phys;
 699
 700         if (mmap_state == pci_mmap_io) {
 701                 return -EINVAL;
 702         } else {
 703                 phys = root->mem_offset + (vma->vm_pgoff << PAGE_SHIFT);
 704         }
 705
 706         /*
 707          * Mark this as IO
 708          */
 709         vma->vm_flags |= VM_SHM | VM_LOCKED | VM_IO;
 710         vma->vm_page_prot = pgprot_noncached(vma->vm_page_prot);
 711
 712         if (remap_page_range(vma, vma->vm_start, phys,
 713                              vma->vm_end - vma->vm_start,
 714                              vma->vm_page_prot))
 715                 return -EAGAIN;
 716
 717         return 0;
 718 }