arch/arm/mach-omap/gpio.c

   1 /*
   2  *  linux/arch/arm/mach-omap/gpio.c
   3  *
   4  * Support functions for OMAP GPIO
   5  *
   6  * Copyright (C) 2003 Nokia Corporation
   7  * Written by Juha Yrjölä <juha.yrjola@nokia.com>
   8  *
   9  * This program is free software; you can redistribute it and/or modify
  10  * it under the terms of the GNU General Public License version 2 as
  11  * published by the Free Software Foundation.
  12  */
  13
  14 #include <linux/config.h>
  15 #include <linux/init.h>
  16 #include <linux/module.h>
  17 #include <linux/sched.h>
  18 #include <linux/interrupt.h>
  19 #include <linux/ptrace.h>
  20
  21 #include <asm/hardware.h>
  22 #include <asm/irq.h>
  23 #include <asm/arch/irqs.h>
  24 #include <asm/arch/gpio.h>
  25 #include <asm/arch/pm.h>
  26 #include <asm/mach/irq.h>
  27
  28 #include <asm/io.h>
  29
  30 /*
  31  * OMAP1510 GPIO registers
  32  */
  33 #define OMAP1510_GPIO_BASE              0xfffce000
  34 #define OMAP1510_GPIO_DATA_INPUT        0x00
  35 #define OMAP1510_GPIO_DATA_OUTPUT       0x04
  36 #define OMAP1510_GPIO_DIR_CONTROL       0x08
  37 #define OMAP1510_GPIO_INT_CONTROL       0x0c
  38 #define OMAP1510_GPIO_INT_MASK          0x10
  39 #define OMAP1510_GPIO_INT_STATUS        0x14
  40 #define OMAP1510_GPIO_PIN_CONTROL       0x18
  41
  42 #define OMAP1510_IH_GPIO_BASE           64
  43
  44 /*
  45  * OMAP1610 specific GPIO registers
  46  */
  47 #define OMAP1610_GPIO1_BASE             0xfffbe400
  48 #define OMAP1610_GPIO2_BASE             0xfffbec00
  49 #define OMAP1610_GPIO3_BASE             0xfffbb400
  50 #define OMAP1610_GPIO4_BASE             0xfffbbc00
  51 #define OMAP1610_GPIO_REVISION          0x0000
  52 #define OMAP1610_GPIO_SYSCONFIG         0x0010
  53 #define OMAP1610_GPIO_SYSSTATUS         0x0014
  54 #define OMAP1610_GPIO_IRQSTATUS1        0x0018
  55 #define OMAP1610_GPIO_IRQENABLE1        0x001c
  56 #define OMAP1610_GPIO_DATAIN            0x002c
  57 #define OMAP1610_GPIO_DATAOUT           0x0030
  58 #define OMAP1610_GPIO_DIRECTION         0x0034
  59 #define OMAP1610_GPIO_EDGE_CTRL1        0x0038
  60 #define OMAP1610_GPIO_EDGE_CTRL2        0x003c
  61 #define OMAP1610_GPIO_CLEAR_IRQENABLE1  0x009c
  62 #define OMAP1610_GPIO_CLEAR_DATAOUT     0x00b0
  63 #define OMAP1610_GPIO_SET_IRQENABLE1    0x00dc
  64 #define OMAP1610_GPIO_SET_DATAOUT       0x00f0
  65
  66 /*
  67  * OMAP730 specific GPIO registers
  68  */
  69 #define OMAP730_GPIO1_BASE              0xfffbc000
  70 #define OMAP730_GPIO2_BASE              0xfffbc800
  71 #define OMAP730_GPIO3_BASE              0xfffbd000
  72 #define OMAP730_GPIO4_BASE              0xfffbd800
  73 #define OMAP730_GPIO5_BASE              0xfffbe000
  74 #define OMAP730_GPIO6_BASE              0xfffbe800
  75 #define OMAP730_GPIO_DATA_INPUT         0x00
  76 #define OMAP730_GPIO_DATA_OUTPUT        0x04
  77 #define OMAP730_GPIO_DIR_CONTROL        0x08
  78 #define OMAP730_GPIO_INT_CONTROL        0x0c
  79 #define OMAP730_GPIO_INT_MASK           0x10
  80 #define OMAP730_GPIO_INT_STATUS         0x14
  81
  82 #define OMAP_MPUIO_MASK         (~OMAP_MAX_GPIO_LINES & 0xff)
  83
  84 struct gpio_bank {
  85         u32 base;
  86         u16 irq;
  87         u16 virtual_irq_start;
  88         u8 method;
  89         u32 reserved_map;
  90         spinlock_t lock;
  91 };
  92
  93 #define METHOD_MPUIO            0
  94 #define METHOD_GPIO_1510        1
  95 #define METHOD_GPIO_1610        2
  96 #define METHOD_GPIO_730         3
  97
  98 #if defined(CONFIG_ARCH_OMAP1610) || defined(CONFIG_ARCH_OMAP5912)
  99 static struct gpio_bank gpio_bank_1610[5] = {
 100         { OMAP_MPUIO_BASE,     INT_MPUIO,           IH_MPUIO_BASE,     METHOD_MPUIO},
 101         { OMAP1610_GPIO1_BASE, INT_GPIO_BANK1,      IH_GPIO_BASE,      METHOD_GPIO_1610 },
 102         { OMAP1610_GPIO2_BASE, INT_1610_GPIO_BANK2, IH_GPIO_BASE + 16, METHOD_GPIO_1610 },
 103         { OMAP1610_GPIO3_BASE, INT_1610_GPIO_BANK3, IH_GPIO_BASE + 32, METHOD_GPIO_1610 },
 104         { OMAP1610_GPIO4_BASE, INT_1610_GPIO_BANK4, IH_GPIO_BASE + 48, METHOD_GPIO_1610 },
 105 };
 106 #endif
 107
 108 #ifdef CONFIG_ARCH_OMAP1510
 109 static struct gpio_bank gpio_bank_1510[2] = {
 110         { OMAP_MPUIO_BASE,    INT_MPUIO,      IH_MPUIO_BASE, METHOD_MPUIO },
 111         { OMAP1510_GPIO_BASE, INT_GPIO_BANK1, IH_GPIO_BASE,  METHOD_GPIO_1510 }
 112 };
 113 #endif
 114
 115 #ifdef CONFIG_ARCH_OMAP730
 116 static struct gpio_bank gpio_bank_730[7] = {
 117         { OMAP_MPUIO_BASE,     INT_MPUIO,           IH_MPUIO_BASE,      METHOD_MPUIO },
 118         { OMAP730_GPIO1_BASE,  INT_GPIO_BANK1,      IH_GPIO_BASE,       METHOD_GPIO_730 },
 119         { OMAP730_GPIO2_BASE,  INT_730_GPIO_BANK2,  IH_GPIO_BASE + 32,  METHOD_GPIO_730 },
 120         { OMAP730_GPIO3_BASE,  INT_730_GPIO_BANK3,  IH_GPIO_BASE + 64,  METHOD_GPIO_730 },
 121         { OMAP730_GPIO4_BASE,  INT_730_GPIO_BANK4,  IH_GPIO_BASE + 96,  METHOD_GPIO_730 },
 122         { OMAP730_GPIO5_BASE,  INT_730_GPIO_BANK5,  IH_GPIO_BASE + 128, METHOD_GPIO_730 },
 123         { OMAP730_GPIO6_BASE,  INT_730_GPIO_BANK6,  IH_GPIO_BASE + 160, METHOD_GPIO_730 },
 124 };
 125 #endif
 126
 127 static struct gpio_bank *gpio_bank;
 128 static int gpio_bank_count;
 129
 130 static inline struct gpio_bank *get_gpio_bank(int gpio)
 131 {
 132 #ifdef CONFIG_ARCH_OMAP1510
 133         if (cpu_is_omap1510()) {
 134                 if (OMAP_GPIO_IS_MPUIO(gpio))
 135                         return &gpio_bank[0];
 136                 return &gpio_bank[1];
 137         }
 138 #endif
 139 #if defined(CONFIG_ARCH_OMAP1610) || defined(CONFIG_ARCH_OMAP5912)
 140         if (cpu_is_omap1610() || cpu_is_omap5912()) {
 141                 if (OMAP_GPIO_IS_MPUIO(gpio))
 142                         return &gpio_bank[0];
 143                 return &gpio_bank[1 + (gpio >> 4)];
 144         }
 145 #endif
 146 #ifdef CONFIG_ARCH_OMAP730
 147         if (cpu_is_omap730()) {
 148                 if (OMAP_GPIO_IS_MPUIO(gpio))
 149                         return &gpio_bank[0];
 150                 return &gpio_bank[1 + (gpio >> 5)];
 151         }
 152 #endif
 153 }
 154
 155 static inline int get_gpio_index(int gpio)
 156 {
 157         if (cpu_is_omap730())
 158                 return gpio & 0x1f;
 159         else
 160                 return gpio & 0x0f;
 161 }
 162
 163 static inline int gpio_valid(int gpio)
 164 {
 165         if (gpio < 0)
 166                 return -1;
 167         if (OMAP_GPIO_IS_MPUIO(gpio)) {
 168                 if ((gpio & OMAP_MPUIO_MASK) > 16)
 169                         return -1;
 170                 return 0;
 171         }
 172 #ifdef CONFIG_ARCH_OMAP1510
 173         if (cpu_is_omap1510() && gpio < 16)
 174                 return 0;
 175 #endif
 176 #if defined(CONFIG_ARCH_OMAP1610) || defined(CONFIG_ARCH_OMAP5912)
 177         if ((cpu_is_omap1610() || cpu_is_omap5912()) && gpio < 64)
 178                 return 0;
 179 #endif
 180 #ifdef CONFIG_ARCH_OMAP730
 181         if (cpu_is_omap730() && gpio < 192)
 182                 return 0;
 183 #endif
 184         return -1;
 185 }
 186
 187 static int check_gpio(int gpio)
 188 {
 189         if (unlikely(gpio_valid(gpio)) < 0) {
 190                 printk(KERN_ERR "omap-gpio: invalid GPIO %d\n", gpio);
 191                 dump_stack();
 192                 return -1;
 193         }
 194         return 0;
 195 }
 196
 197 static void _set_gpio_direction(struct gpio_bank *bank, int gpio, int is_input)
 198 {
 199         u32 reg = bank->base;
 200         u32 l;
 201
 202         switch (bank->method) {
 203         case METHOD_MPUIO:
 204                 reg += OMAP_MPUIO_IO_CNTL;
 205                 break;
 206         case METHOD_GPIO_1510:
 207                 reg += OMAP1510_GPIO_DIR_CONTROL;
 208                 break;
 209         case METHOD_GPIO_1610:
 210                 reg += OMAP1610_GPIO_DIRECTION;
 211                 break;
 212         case METHOD_GPIO_730:
 213                 reg += OMAP730_GPIO_DIR_CONTROL;
 214                 break;
 215         }
 216         l = omap_readl(reg);
 217         if (is_input)
 218                 l |= 1 << gpio;
 219         else
 220                 l &= ~(1 << gpio);
 221         omap_writel(l, reg);
 222 }
 223
 224 void omap_set_gpio_direction(int gpio, int is_input)
 225 {
 226         struct gpio_bank *bank;
 227
 228         if (check_gpio(gpio) < 0)
 229                 return;
 230         bank = get_gpio_bank(gpio);
 231         spin_lock(&bank->lock);
 232         _set_gpio_direction(bank, get_gpio_index(gpio), is_input);
 233         spin_unlock(&bank->lock);
 234 }
 235
 236 static void _set_gpio_dataout(struct gpio_bank *bank, int gpio, int enable)
 237 {
 238         u32 reg = bank->base;
 239         u32 l = 0;
 240
 241         switch (bank->method) {
 242         case METHOD_MPUIO:
 243                 reg += OMAP_MPUIO_OUTPUT_REG;
 244                 l = omap_readl(reg);
 245                 if (enable)
 246                         l |= 1 << gpio;
 247                 else
 248                         l &= ~(1 << gpio);
 249                 break;
 250         case METHOD_GPIO_1510:
 251                 reg += OMAP1510_GPIO_DATA_OUTPUT;
 252                 l = omap_readl(reg);
 253                 if (enable)
 254                         l |= 1 << gpio;
 255                 else
 256                         l &= ~(1 << gpio);
 257                 break;
 258         case METHOD_GPIO_1610:
 259                 if (enable)
 260                         reg += OMAP1610_GPIO_SET_DATAOUT;
 261                 else
 262                         reg += OMAP1610_GPIO_CLEAR_DATAOUT;
 263                 l = 1 << gpio;
 264                 break;
 265         case METHOD_GPIO_730:
 266                 reg += OMAP730_GPIO_DATA_OUTPUT;
 267                 l = omap_readl(reg);
 268                 if (enable)
 269                         l |= 1 << gpio;
 270                 else
 271                         l &= ~(1 << gpio);
 272                 break;
 273         default:
 274                 BUG();
 275                 return;
 276         }
 277         omap_writel(l, reg);
 278 }
 279
 280 void omap_set_gpio_dataout(int gpio, int enable)
 281 {
 282         struct gpio_bank *bank;
 283
 284         if (check_gpio(gpio) < 0)
 285                 return;
 286         bank = get_gpio_bank(gpio);
 287         spin_lock(&bank->lock);
 288         _set_gpio_dataout(bank, get_gpio_index(gpio), enable);
 289         spin_unlock(&bank->lock);
 290 }
 291
 292 int omap_get_gpio_datain(int gpio)
 293 {
 294         struct gpio_bank *bank;
 295         u32 reg;
 296
 297         if (check_gpio(gpio) < 0)
 298                 return -1;
 299         bank = get_gpio_bank(gpio);
 300         reg = bank->base;
 301         switch (bank->method) {
 302         case METHOD_MPUIO:
 303                 reg += OMAP_MPUIO_INPUT_LATCH;
 304                 break;
 305         case METHOD_GPIO_1510:
 306                 reg += OMAP1510_GPIO_DATA_INPUT;
 307                 break;
 308         case METHOD_GPIO_1610:
 309                 reg += OMAP1610_GPIO_DATAIN;
 310                 break;
 311         default:
 312                 BUG();
 313                 return -1;
 314         }
 315         return (omap_readl(reg) & (1 << get_gpio_index(gpio))) != 0;
 316 }
 317
 318 static void _set_gpio_edge_ctrl(struct gpio_bank *bank, int gpio, int edge)
 319 {
 320         u32 reg = bank->base;
 321         u32 l;
 322
 323         switch (bank->method) {
 324         case METHOD_MPUIO:
 325                 reg += OMAP_MPUIO_GPIO_INT_EDGE_REG;
 326                 l = omap_readl(reg);
 327                 if (edge == OMAP_GPIO_RISING_EDGE)
 328                         l |= 1 << gpio;
 329                 else
 330                         l &= ~(1 << gpio);
 331                 omap_writel(l, reg);
 332                 break;
 333         case METHOD_GPIO_1510:
 334                 reg += OMAP1510_GPIO_INT_CONTROL;
 335                 l = omap_readl(reg);
 336                 if (edge == OMAP_GPIO_RISING_EDGE)
 337                         l |= 1 << gpio;
 338                 else
 339                         l &= ~(1 << gpio);
 340                 omap_writel(l, reg);
 341                 break;
 342         case METHOD_GPIO_1610:
 343                 edge &= 0x03;
 344                 if (gpio & 0x08)
 345                         reg += OMAP1610_GPIO_EDGE_CTRL2;
 346                 else
 347                         reg += OMAP1610_GPIO_EDGE_CTRL1;
 348                 gpio &= 0x07;
 349                 l = omap_readl(reg);
 350                 l &= ~(3 << (gpio << 1));
 351                 l |= edge << (gpio << 1);
 352                 omap_writel(l, reg);
 353                 break;
 354         case METHOD_GPIO_730:
 355                 reg += OMAP730_GPIO_INT_CONTROL;
 356                 l = omap_readl(reg);
 357                 if (edge == OMAP_GPIO_RISING_EDGE)
 358                         l |= 1 << gpio;
 359                 else
 360                         l &= ~(1 << gpio);
 361                 omap_writel(l, reg);
 362                 break;
 363         default:
 364                 BUG();
 365                 return;
 366         }
 367 }
 368
 369 void omap_set_gpio_edge_ctrl(int gpio, int edge)
 370 {
 371         struct gpio_bank *bank;
 372
 373         if (check_gpio(gpio) < 0)
 374                 return;
 375         bank = get_gpio_bank(gpio);
 376         spin_lock(&bank->lock);
 377         _set_gpio_edge_ctrl(bank, get_gpio_index(gpio), edge);
 378         spin_unlock(&bank->lock);
 379 }
 380
 381
 382 static int _get_gpio_edge_ctrl(struct gpio_bank *bank, int gpio)
 383 {
 384         u32 reg = bank->base, l;
 385
 386         switch (bank->method) {
 387         case METHOD_MPUIO:
 388                 l = omap_readl(reg + OMAP_MPUIO_GPIO_INT_EDGE_REG);
 389                 return (l & (1 << gpio)) ?
 390                         OMAP_GPIO_RISING_EDGE : OMAP_GPIO_FALLING_EDGE;
 391         case METHOD_GPIO_1510:
 392                 l = omap_readl(reg + OMAP1510_GPIO_INT_CONTROL);
 393                 return (l & (1 << gpio)) ?
 394                         OMAP_GPIO_RISING_EDGE : OMAP_GPIO_FALLING_EDGE;
 395         case METHOD_GPIO_1610:
 396                 if (gpio & 0x08)
 397                         reg += OMAP1610_GPIO_EDGE_CTRL2;
 398                 else
 399                         reg += OMAP1610_GPIO_EDGE_CTRL1;
 400                 return (omap_readl(reg) >> ((gpio & 0x07) << 1)) & 0x03;
 401         case METHOD_GPIO_730:
 402                 l = omap_readl(reg + OMAP730_GPIO_INT_CONTROL);
 403                 return (l & (1 << gpio)) ?
 404                         OMAP_GPIO_RISING_EDGE : OMAP_GPIO_FALLING_EDGE;
 405         default:
 406                 BUG();
 407                 return -1;
 408         }
 409 }
 410
 411 static void _clear_gpio_irqstatus(struct gpio_bank *bank, int gpio)
 412 {
 413         u32 reg = bank->base;
 414
 415         switch (bank->method) {
 416         case METHOD_MPUIO:
 417                 /* MPUIO irqstatus cannot be cleared one bit at a time,
 418                  * so do nothing here */
 419                 return;
 420         case METHOD_GPIO_1510:
 421                 reg += OMAP1510_GPIO_INT_STATUS;
 422                 break;
 423         case METHOD_GPIO_1610:
 424                 reg += OMAP1610_GPIO_IRQSTATUS1;
 425                 break;
 426         case METHOD_GPIO_730:
 427                 reg += OMAP730_GPIO_INT_STATUS;
 428                 break;
 429         default:
 430                 BUG();
 431                 return;
 432         }
 433         omap_writel(1 << get_gpio_index(gpio), reg);
 434 }
 435
 436 static void _set_gpio_irqenable(struct gpio_bank *bank, int gpio, int enable)
 437 {
 438         u32 reg = bank->base;
 439         u32 l;
 440
 441         switch (bank->method) {
 442         case METHOD_MPUIO:
 443                 reg += OMAP_MPUIO_GPIO_MASKIT;
 444                 l = omap_readl(reg);
 445                 if (enable)
 446                         l &= ~(1 << gpio);
 447                 else
 448                         l |= 1 << gpio;
 449                 break;
 450         case METHOD_GPIO_1510:
 451                 reg += OMAP1510_GPIO_INT_MASK;
 452                 l = omap_readl(reg);
 453                 if (enable)
 454                         l &= ~(1 << gpio);
 455                 else
 456                         l |= 1 << gpio;
 457                 break;
 458         case METHOD_GPIO_1610:
 459                 if (enable) {
 460                         reg += OMAP1610_GPIO_SET_IRQENABLE1;
 461                         _clear_gpio_irqstatus(bank, gpio);
 462                 } else
 463                         reg += OMAP1610_GPIO_CLEAR_IRQENABLE1;
 464                 l = 1 << gpio;
 465                 break;
 466         case METHOD_GPIO_730:
 467                 reg += OMAP730_GPIO_INT_MASK;
 468                 l = omap_readl(reg);
 469                 if (enable)
 470                         l &= ~(1 << gpio);
 471                 else
 472                         l |= 1 << gpio;
 473                 break;
 474         default:
 475                 BUG();
 476                 return;
 477         }
 478         omap_writel(l, reg);
 479 }
 480
 481 int omap_request_gpio(int gpio)
 482 {
 483         struct gpio_bank *bank;
 484
 485         if (check_gpio(gpio) < 0)
 486                 return -EINVAL;
 487
 488         bank = get_gpio_bank(gpio);
 489         spin_lock(&bank->lock);
 490         if (unlikely(bank->reserved_map & (1 << get_gpio_index(gpio)))) {
 491                 printk(KERN_ERR "omap-gpio: GPIO %d is already reserved!\n", gpio);
 492                 dump_stack();
 493                 spin_unlock(&bank->lock);
 494                 return -1;
 495         }
 496         bank->reserved_map |= (1 << get_gpio_index(gpio));
 497 #ifdef CONFIG_ARCH_OMAP1510
 498         if (bank->method == METHOD_GPIO_1510) {
 499                 u32 reg;
 500
 501                 /* Claim the pin for the ARM */
 502                 reg = bank->base + OMAP1510_GPIO_PIN_CONTROL;
 503                 omap_writel(omap_readl(reg) | (1 << get_gpio_index(gpio)), reg);
 504         }
 505 #endif
 506         spin_unlock(&bank->lock);
 507
 508         return 0;
 509 }
 510
 511 void omap_free_gpio(int gpio)
 512 {
 513         struct gpio_bank *bank;
 514
 515         if (check_gpio(gpio) < 0)
 516                 return;
 517         bank = get_gpio_bank(gpio);
 518         spin_lock(&bank->lock);
 519         if (unlikely(!(bank->reserved_map & (1 << get_gpio_index(gpio))))) {
 520                 printk(KERN_ERR "omap-gpio: GPIO %d wasn't reserved!\n", gpio);
 521                 dump_stack();
 522                 spin_unlock(&bank->lock);
 523                 return;
 524         }
 525         bank->reserved_map &= ~(1 << get_gpio_index(gpio));
 526         _set_gpio_direction(bank, get_gpio_index(gpio), 1);
 527         _set_gpio_irqenable(bank, get_gpio_index(gpio), 0);
 528         spin_unlock(&bank->lock);
 529 }
 530
 531 static void gpio_irq_handler(unsigned int irq, struct irqdesc *desc,
 532                              struct pt_regs *regs)
 533 {
 534         u32 isr_reg = 0;
 535         struct gpio_bank *bank = (struct gpio_bank *) desc->data;
 536
 537         /*
 538          * Acknowledge the parent IRQ.
 539          */
 540         desc->chip->ack(irq);
 541
 542         /* Since the level 1 GPIO interrupt cascade (IRQ14) is configured as
 543          * edge-sensitive, we need to unmask it here in order to avoid missing
 544          * any additional GPIO interrupts that might occur after the last time
 545          * we check for pending GPIO interrupts here.
 546          * We are relying on the fact that this interrupt handler was installed
 547          * with the SA_INTERRUPT flag so that interrupts are disabled at the
 548          * CPU while it is executing.
 549          */
 550         desc->chip->unmask(irq);
 551
 552         if (bank->method == METHOD_MPUIO)
 553                 isr_reg = bank->base + OMAP_MPUIO_GPIO_INT;
 554 #ifdef CONFIG_ARCH_OMAP1510
 555         if (bank->method == METHOD_GPIO_1510)
 556                 isr_reg = bank->base + OMAP1510_GPIO_INT_STATUS;
 557 #endif
 558 #if defined(CONFIG_ARCH_OMAP1610) || defined(CONFIG_ARCH_OMAP5912)
 559         if (bank->method == METHOD_GPIO_1610)
 560                 isr_reg = bank->base + OMAP1610_GPIO_IRQSTATUS1;
 561 #endif
 562 #ifdef CONFIG_ARCH_OMAP730
 563         if (bank->method == METHOD_GPIO_730)
 564                 isr_reg = bank->base + OMAP730_GPIO_INT_STATUS;
 565 #endif
 566         for (;;) {
 567                 u32 isr = omap_readl(isr_reg);
 568                 unsigned int gpio_irq;
 569
 570                 if (!isr)
 571                         break;
 572                 gpio_irq = bank->virtual_irq_start;
 573
 574                 for (; isr != 0; isr >>= 1, gpio_irq++) {
 575                         if (isr & 1) {
 576                                 struct irqdesc *d = irq_desc + gpio_irq;
 577                                 d->handle(gpio_irq, d, regs);
 578                         }
 579                 }
 580         }
 581 }
 582
 583 static void gpio_ack_irq(unsigned int irq)
 584 {
 585         unsigned int gpio = irq - IH_GPIO_BASE;
 586         struct gpio_bank *bank = get_gpio_bank(gpio);
 587
 588 #ifdef CONFIG_ARCH_OMAP1510
 589         if (bank->method == METHOD_GPIO_1510)
 590                 omap_writew(1 << gpio, bank->base + OMAP1510_GPIO_INT_STATUS);
 591 #endif
 592 #if defined(CONFIG_ARCH_OMAP1610) || defined(CONFIG_ARCH_OMAP5912)
 593         if (bank->method == METHOD_GPIO_1610)
 594                 omap_writew(1 << gpio, bank->base + OMAP1610_GPIO_IRQSTATUS1);
 595 #endif
 596 #ifdef CONFIG_ARCH_OMAP730
 597         if (bank->method == METHOD_GPIO_730)
 598                 omap_writel(1 << gpio, bank->base + OMAP730_GPIO_INT_STATUS);
 599 #endif
 600 }
 601
 602 static void gpio_mask_irq(unsigned int irq)
 603 {
 604         unsigned int gpio = irq - IH_GPIO_BASE;
 605         struct gpio_bank *bank = get_gpio_bank(gpio);
 606
 607         _set_gpio_irqenable(bank, get_gpio_index(gpio), 0);
 608 }
 609
 610 static void gpio_unmask_irq(unsigned int irq)
 611 {
 612         unsigned int gpio = irq - IH_GPIO_BASE;
 613         struct gpio_bank *bank = get_gpio_bank(gpio);
 614
 615         if (_get_gpio_edge_ctrl(bank, get_gpio_index(gpio)) == OMAP_GPIO_NO_EDGE) {
 616                 printk(KERN_ERR "OMAP GPIO %d: trying to enable GPIO IRQ while no edge is set\n",
 617                        gpio);
 618                 _set_gpio_edge_ctrl(bank, get_gpio_index(gpio), OMAP_GPIO_RISING_EDGE);
 619         }
 620         _set_gpio_irqenable(bank, get_gpio_index(gpio), 1);
 621 }
 622
 623 static void mpuio_ack_irq(unsigned int irq)
 624 {
 625         /* The ISR is reset automatically, so do nothing here. */
 626 }
 627
 628 static void mpuio_mask_irq(unsigned int irq)
 629 {
 630         unsigned int gpio = OMAP_MPUIO(irq - IH_MPUIO_BASE);
 631         struct gpio_bank *bank = get_gpio_bank(gpio);
 632
 633         _set_gpio_irqenable(bank, gpio, 0);
 634 }
 635
 636 static void mpuio_unmask_irq(unsigned int irq)
 637 {
 638         unsigned int gpio = OMAP_MPUIO(irq - IH_MPUIO_BASE);
 639         struct gpio_bank *bank = get_gpio_bank(gpio);
 640
 641         _set_gpio_irqenable(bank, gpio, 1);
 642 }
 643
 644 static struct irqchip gpio_irq_chip = {
 645         .ack    = gpio_ack_irq,
 646         .mask   = gpio_mask_irq,
 647         .unmask = gpio_unmask_irq,
 648 };
 649
 650 static struct irqchip mpuio_irq_chip = {
 651         .ack    = mpuio_ack_irq,
 652         .mask   = mpuio_mask_irq,
 653         .unmask = mpuio_unmask_irq
 654 };
 655
 656 static int initialized = 0;
 657
 658 static int __init _omap_gpio_init(void)
 659 {
 660         int i;
 661         struct gpio_bank *bank;
 662
 663         initialized = 1;
 664
 665 #ifdef CONFIG_ARCH_OMAP1510
 666         if (cpu_is_omap1510()) {
 667                 printk(KERN_INFO "OMAP1510 GPIO hardware\n");
 668                 gpio_bank_count = 2;
 669                 gpio_bank = gpio_bank_1510;
 670         }
 671 #endif
 672 #if defined(CONFIG_ARCH_OMAP1610) || defined(CONFIG_ARCH_OMAP5912)
 673         if (cpu_is_omap1610() || cpu_is_omap5912()) {
 674                 int rev;
 675
 676                 gpio_bank_count = 5;
 677                 gpio_bank = gpio_bank_1610;
 678                 rev = omap_readw(gpio_bank[1].base + OMAP1610_GPIO_REVISION);
 679                 printk(KERN_INFO "OMAP GPIO hardware version %d.%d\n",
 680                        (rev >> 4) & 0x0f, rev & 0x0f);
 681         }
 682 #endif
 683 #ifdef CONFIG_ARCH_OMAP730
 684         if (cpu_is_omap730()) {
 685                 printk(KERN_INFO "OMAP730 GPIO hardware\n");
 686                 gpio_bank_count = 7;
 687                 gpio_bank = gpio_bank_730;
 688         }
 689 #endif
 690         for (i = 0; i < gpio_bank_count; i++) {
 691                 int j, gpio_count = 16;
 692
 693                 bank = &gpio_bank[i];
 694                 bank->reserved_map = 0;
 695                 spin_lock_init(&bank->lock);
 696                 if (bank->method == METHOD_MPUIO) {
 697                         omap_writew(0xFFFF, OMAP_MPUIO_BASE + OMAP_MPUIO_GPIO_MASKIT);
 698                 }
 699 #ifdef CONFIG_ARCH_OMAP1510
 700                 if (bank->method == METHOD_GPIO_1510) {
 701                         omap_writew(0xffff, bank->base + OMAP1510_GPIO_INT_MASK);
 702                         omap_writew(0x0000, bank->base + OMAP1510_GPIO_INT_STATUS);
 703                 }
 704 #endif
 705 #if defined(CONFIG_ARCH_OMAP1610) || defined(CONFIG_ARCH_OMAP5912)
 706                 if (bank->method == METHOD_GPIO_1610) {
 707                         omap_writew(0x0000, bank->base + OMAP1610_GPIO_IRQENABLE1);
 708                         omap_writew(0xffff, bank->base + OMAP1610_GPIO_IRQSTATUS1);
 709                 }
 710 #endif
 711 #ifdef CONFIG_ARCH_OMAP730
 712                 if (bank->method == METHOD_GPIO_730) {
 713                         omap_writel(0xffffffff, bank->base + OMAP730_GPIO_INT_MASK);
 714                         omap_writel(0x00000000, bank->base + OMAP730_GPIO_INT_STATUS);
 715
 716                         gpio_count = 32; /* 730 has 32-bit GPIOs */
 717                 }
 718 #endif
 719                 for (j = bank->virtual_irq_start;
 720                      j < bank->virtual_irq_start + gpio_count; j++) {
 721                         if (bank->method == METHOD_MPUIO)
 722                                 set_irq_chip(j, &mpuio_irq_chip);
 723                         else
 724                                 set_irq_chip(j, &gpio_irq_chip);
 725                         set_irq_handler(j, do_level_IRQ);
 726                         set_irq_flags(j, IRQF_VALID);
 727                 }
 728                 set_irq_chained_handler(bank->irq, gpio_irq_handler);
 729                 set_irq_data(bank->irq, bank);
 730         }
 731
 732         /* Enable system clock for GPIO module.
 733          * The CAM_CLK_CTRL_REG *is* really the right place. */
 734         if (cpu_is_omap1610())
 735                 omap_writel(omap_readl(ULPD_CAM_CLK_CTRL_REG) | 0x04, ULPD_CAM_CLK_CTRL_REG);
 736
 737         return 0;
 738 }
 739
 740 /*
 741  * This may get called early from board specific init
 742  */
 743 int omap_gpio_init(void)
 744 {
 745         if (!initialized)
 746                 return _omap_gpio_init();
 747         else
 748                 return 0;
 749 }
 750
 751 EXPORT_SYMBOL(omap_gpio_init);
 752 EXPORT_SYMBOL(omap_request_gpio);
 753 EXPORT_SYMBOL(omap_free_gpio);
 754
 755 arch_initcall(omap_gpio_init);