arch/i386/kernel/smp-xen.c

   1 /*
   2  *      Intel SMP support routines.
   3  *
   4  *      (c) 1995 Alan Cox, Building #3 <alan@redhat.com>
   5  *      (c) 1998-99, 2000 Ingo Molnar <mingo@redhat.com>
   6  *
   7  *      This code is released under the GNU General Public License version 2 or
   8  *      later.
   9  */
  10
  11 #include <linux/init.h>
  12
  13 #include <linux/mm.h>
  14 #include <linux/delay.h>
  15 #include <linux/spinlock.h>
  16 #include <linux/smp_lock.h>
  17 #include <linux/kernel_stat.h>
  18 #include <linux/mc146818rtc.h>
  19 #include <linux/cache.h>
  20 #include <linux/interrupt.h>
  21 #include <linux/cpu.h>
  22 #include <linux/module.h>
  23
  24 #include <asm/mtrr.h>
  25 #include <asm/tlbflush.h>
  26 #include <asm/desc.h>
  27 #if 0
  28 #include <mach_apic.h>
  29 #endif
  30 #include <xen/evtchn.h>
  31
  32 /*
  33  *      Some notes on x86 processor bugs affecting SMP operation:
  34  *
  35  *      Pentium, Pentium Pro, II, III (and all CPUs) have bugs.
  36  *      The Linux implications for SMP are handled as follows:
  37  *
  38  *      Pentium III / [Xeon]
  39  *              None of the E1AP-E3AP errata are visible to the user.
  40  *
  41  *      E1AP.   see PII A1AP
  42  *      E2AP.   see PII A2AP
  43  *      E3AP.   see PII A3AP
  44  *
  45  *      Pentium II / [Xeon]
  46  *              None of the A1AP-A3AP errata are visible to the user.
  47  *
  48  *      A1AP.   see PPro 1AP
  49  *      A2AP.   see PPro 2AP
  50  *      A3AP.   see PPro 7AP
  51  *
  52  *      Pentium Pro
  53  *              None of 1AP-9AP errata are visible to the normal user,
  54  *      except occasional delivery of 'spurious interrupt' as trap #15.
  55  *      This is very rare and a non-problem.
  56  *
  57  *      1AP.    Linux maps APIC as non-cacheable
  58  *      2AP.    worked around in hardware
  59  *      3AP.    fixed in C0 and above steppings microcode update.
  60  *              Linux does not use excessive STARTUP_IPIs.
  61  *      4AP.    worked around in hardware
  62  *      5AP.    symmetric IO mode (normal Linux operation) not affected.
  63  *              'noapic' mode has vector 0xf filled out properly.
  64  *      6AP.    'noapic' mode might be affected - fixed in later steppings
  65  *      7AP.    We do not assume writes to the LVT deassering IRQs
  66  *      8AP.    We do not enable low power mode (deep sleep) during MP bootup
  67  *      9AP.    We do not use mixed mode
  68  *
  69  *      Pentium
  70  *              There is a marginal case where REP MOVS on 100MHz SMP
  71  *      machines with B stepping processors can fail. XXX should provide
  72  *      an L1cache=Writethrough or L1cache=off option.
  73  *
  74  *              B stepping CPUs may hang. There are hardware work arounds
  75  *      for this. We warn about it in case your board doesn't have the work
  76  *      arounds. Basically thats so I can tell anyone with a B stepping
  77  *      CPU and SMP problems "tough".
  78  *
  79  *      Specific items [From Pentium Processor Specification Update]
  80  *
  81  *      1AP.    Linux doesn't use remote read
  82  *      2AP.    Linux doesn't trust APIC errors
  83  *      3AP.    We work around this
  84  *      4AP.    Linux never generated 3 interrupts of the same priority
  85  *              to cause a lost local interrupt.
  86  *      5AP.    Remote read is never used
  87  *      6AP.    not affected - worked around in hardware
  88  *      7AP.    not affected - worked around in hardware
  89  *      8AP.    worked around in hardware - we get explicit CS errors if not
  90  *      9AP.    only 'noapic' mode affected. Might generate spurious
  91  *              interrupts, we log only the first one and count the
  92  *              rest silently.
  93  *      10AP.   not affected - worked around in hardware
  94  *      11AP.   Linux reads the APIC between writes to avoid this, as per
  95  *              the documentation. Make sure you preserve this as it affects
  96  *              the C stepping chips too.
  97  *      12AP.   not affected - worked around in hardware
  98  *      13AP.   not affected - worked around in hardware
  99  *      14AP.   we always deassert INIT during bootup
 100  *      15AP.   not affected - worked around in hardware
 101  *      16AP.   not affected - worked around in hardware
 102  *      17AP.   not affected - worked around in hardware
 103  *      18AP.   not affected - worked around in hardware
 104  *      19AP.   not affected - worked around in BIOS
 105  *
 106  *      If this sounds worrying believe me these bugs are either ___RARE___,
 107  *      or are signal timing bugs worked around in hardware and there's
 108  *      about nothing of note with C stepping upwards.
 109  */
 110
 111 DEFINE_PER_CPU(struct tlb_state, cpu_tlbstate) ____cacheline_aligned = { &init_mm, 0, };
 112
 113 /*
 114  * the following functions deal with sending IPIs between CPUs.
 115  *
 116  * We use 'broadcast', CPU->CPU IPIs and self-IPIs too.
 117  */
 118
 119 static inline int __prepare_ICR (unsigned int shortcut, int vector)
 120 {
 121         unsigned int icr = shortcut | APIC_DEST_LOGICAL;
 122
 123         switch (vector) {
 124         default:
 125                 icr |= APIC_DM_FIXED | vector;
 126                 break;
 127         case NMI_VECTOR:
 128                 icr |= APIC_DM_NMI;
 129                 break;
 130         }
 131         return icr;
 132 }
 133
 134 static inline int __prepare_ICR2 (unsigned int mask)
 135 {
 136         return SET_APIC_DEST_FIELD(mask);
 137 }
 138
 139 DECLARE_PER_CPU(int, ipi_to_irq[NR_IPIS]);
 140
 141 static inline void __send_IPI_one(unsigned int cpu, int vector)
 142 {
 143         int irq = per_cpu(ipi_to_irq, cpu)[vector];
 144         BUG_ON(irq < 0);
 145         notify_remote_via_irq(irq);
 146 }
 147
 148 void __send_IPI_shortcut(unsigned int shortcut, int vector)
 149 {
 150         int cpu;
 151
 152         switch (shortcut) {
 153         case APIC_DEST_SELF:
 154                 __send_IPI_one(smp_processor_id(), vector);
 155                 break;
 156         case APIC_DEST_ALLBUT:
 157                 for (cpu = 0; cpu < NR_CPUS; ++cpu) {
 158                         if (cpu == smp_processor_id())
 159                                 continue;
 160                         if (cpu_isset(cpu, cpu_online_map)) {
 161                                 __send_IPI_one(cpu, vector);
 162                         }
 163                 }
 164                 break;
 165         default:
 166                 printk("XXXXXX __send_IPI_shortcut %08x vector %d\n", shortcut,
 167                        vector);
 168                 break;
 169         }
 170 }
 171
 172 void fastcall send_IPI_self(int vector)
 173 {
 174         __send_IPI_shortcut(APIC_DEST_SELF, vector);
 175 }
 176
 177 /*
 178  * This is only used on smaller machines.
 179  */
 180 void send_IPI_mask_bitmask(cpumask_t cpumask, int vector)
 181 {
 182         unsigned long mask = cpus_addr(cpumask)[0];
 183         unsigned long flags;
 184         unsigned int cpu;
 185
 186         local_irq_save(flags);
 187         WARN_ON(mask & ~cpus_addr(cpu_online_map)[0]);
 188
 189         for (cpu = 0; cpu < NR_CPUS; ++cpu) {
 190                 if (cpu_isset(cpu, cpumask)) {
 191                         __send_IPI_one(cpu, vector);
 192                 }
 193         }
 194
 195         local_irq_restore(flags);
 196 }
 197
 198 void send_IPI_mask_sequence(cpumask_t mask, int vector)
 199 {
 200
 201         send_IPI_mask_bitmask(mask, vector);
 202 }
 203
 204 #include <mach_ipi.h> /* must come after the send_IPI functions above for inlining */
 205
 206 #if 0 /* XEN */
 207 /*
 208  *      Smarter SMP flushing macros.
 209  *              c/o Linus Torvalds.
 210  *
 211  *      These mean you can really definitely utterly forget about
 212  *      writing to user space from interrupts. (Its not allowed anyway).
 213  *
 214  *      Optimizations Manfred Spraul <manfred@colorfullife.com>
 215  */
 216
 217 static cpumask_t flush_cpumask;
 218 static struct mm_struct * flush_mm;
 219 static unsigned long flush_va;
 220 static DEFINE_SPINLOCK(tlbstate_lock);
 221 #define FLUSH_ALL       0xffffffff
 222
 223 /*
 224  * We cannot call mmdrop() because we are in interrupt context,
 225  * instead update mm->cpu_vm_mask.
 226  *
 227  * We need to reload %cr3 since the page tables may be going
 228  * away from under us..
 229  */
 230 static inline void leave_mm (unsigned long cpu)
 231 {
 232         if (per_cpu(cpu_tlbstate, cpu).state == TLBSTATE_OK)
 233                 BUG();
 234         cpu_clear(cpu, per_cpu(cpu_tlbstate, cpu).active_mm->cpu_vm_mask);
 235         load_cr3(swapper_pg_dir);
 236 }
 237
 238 /*
 239  *
 240  * The flush IPI assumes that a thread switch happens in this order:
 241  * [cpu0: the cpu that switches]
 242  * 1) switch_mm() either 1a) or 1b)
 243  * 1a) thread switch to a different mm
 244  * 1a1) cpu_clear(cpu, old_mm->cpu_vm_mask);
 245  *      Stop ipi delivery for the old mm. This is not synchronized with
 246  *      the other cpus, but smp_invalidate_interrupt ignore flush ipis
 247  *      for the wrong mm, and in the worst case we perform a superflous
 248  *      tlb flush.
 249  * 1a2) set cpu_tlbstate to TLBSTATE_OK
 250  *      Now the smp_invalidate_interrupt won't call leave_mm if cpu0
 251  *      was in lazy tlb mode.
 252  * 1a3) update cpu_tlbstate[].active_mm
 253  *      Now cpu0 accepts tlb flushes for the new mm.
 254  * 1a4) cpu_set(cpu, new_mm->cpu_vm_mask);
 255  *      Now the other cpus will send tlb flush ipis.
 256  * 1a4) change cr3.
 257  * 1b) thread switch without mm change
 258  *      cpu_tlbstate[].active_mm is correct, cpu0 already handles
 259  *      flush ipis.
 260  * 1b1) set cpu_tlbstate to TLBSTATE_OK
 261  * 1b2) test_and_set the cpu bit in cpu_vm_mask.
 262  *      Atomically set the bit [other cpus will start sending flush ipis],
 263  *      and test the bit.
 264  * 1b3) if the bit was 0: leave_mm was called, flush the tlb.
 265  * 2) switch %%esp, ie current
 266  *
 267  * The interrupt must handle 2 special cases:
 268  * - cr3 is changed before %%esp, ie. it cannot use current->{active_,}mm.
 269  * - the cpu performs speculative tlb reads, i.e. even if the cpu only
 270  *   runs in kernel space, the cpu could load tlb entries for user space
 271  *   pages.
 272  *
 273  * The good news is that cpu_tlbstate is local to each cpu, no
 274  * write/read ordering problems.
 275  */
 276
 277 /*
 278  * TLB flush IPI:
 279  *
 280  * 1) Flush the tlb entries if the cpu uses the mm that's being flushed.
 281  * 2) Leave the mm if we are in the lazy tlb mode.
 282  */
 283
 284 irqreturn_t smp_invalidate_interrupt(int irq, void *dev_id,
 285                                      struct pt_regs *regs)
 286 {
 287         unsigned long cpu;
 288
 289         cpu = get_cpu();
 290         if (current->active_mm)
 291                 load_user_cs_desc(cpu, current->active_mm);
 292
 293         if (!cpu_isset(cpu, flush_cpumask))
 294                 goto out;
 295                 /*
 296                  * This was a BUG() but until someone can quote me the
 297                  * line from the intel manual that guarantees an IPI to
 298                  * multiple CPUs is retried _only_ on the erroring CPUs
 299                  * its staying as a return
 300                  *
 301                  * BUG();
 302                  */
 303
 304         if (flush_mm == per_cpu(cpu_tlbstate, cpu).active_mm) {
 305                 if (per_cpu(cpu_tlbstate, cpu).state == TLBSTATE_OK) {
 306                         if (flush_va == FLUSH_ALL)
 307                                 local_flush_tlb();
 308                         else
 309                                 __flush_tlb_one(flush_va);
 310                 } else
 311                         leave_mm(cpu);
 312         }
 313         smp_mb__before_clear_bit();
 314         cpu_clear(cpu, flush_cpumask);
 315         smp_mb__after_clear_bit();
 316 out:
 317         put_cpu_no_resched();
 318
 319         return IRQ_HANDLED;
 320 }
 321
 322 static void flush_tlb_others(cpumask_t cpumask, struct mm_struct *mm,
 323                                                 unsigned long va)
 324 {
 325         /*
 326          * A couple of (to be removed) sanity checks:
 327          *
 328          * - current CPU must not be in mask
 329          * - mask must exist :)
 330          */
 331         BUG_ON(cpus_empty(cpumask));
 332         BUG_ON(cpu_isset(smp_processor_id(), cpumask));
 333         BUG_ON(!mm);
 334
 335         /* If a CPU which we ran on has gone down, OK. */
 336         cpus_and(cpumask, cpumask, cpu_online_map);
 337         if (cpus_empty(cpumask))
 338                 return;
 339
 340         /*
 341          * i'm not happy about this global shared spinlock in the
 342          * MM hot path, but we'll see how contended it is.
 343          * Temporarily this turns IRQs off, so that lockups are
 344          * detected by the NMI watchdog.
 345          */
 346         spin_lock(&tlbstate_lock);
 347
 348         flush_mm = mm;
 349         flush_va = va;
 350 #if NR_CPUS <= BITS_PER_LONG
 351         atomic_set_mask(cpumask, &flush_cpumask);
 352 #else
 353         {
 354                 int k;
 355                 unsigned long *flush_mask = (unsigned long *)&flush_cpumask;
 356                 unsigned long *cpu_mask = (unsigned long *)&cpumask;
 357                 for (k = 0; k < BITS_TO_LONGS(NR_CPUS); ++k)
 358                         atomic_set_mask(cpu_mask[k], &flush_mask[k]);
 359         }
 360 #endif
 361         /*
 362          * We have to send the IPI only to
 363          * CPUs affected.
 364          */
 365         send_IPI_mask(cpumask, INVALIDATE_TLB_VECTOR);
 366
 367         while (!cpus_empty(flush_cpumask))
 368                 /* nothing. lockup detection does not belong here */
 369                 mb();
 370
 371         flush_mm = NULL;
 372         flush_va = 0;
 373         spin_unlock(&tlbstate_lock);
 374 }
 375
 376 void flush_tlb_current_task(void)
 377 {
 378         struct mm_struct *mm = current->mm;
 379         cpumask_t cpu_mask;
 380
 381         preempt_disable();
 382         cpu_mask = mm->cpu_vm_mask;
 383         cpu_clear(smp_processor_id(), cpu_mask);
 384
 385         local_flush_tlb();
 386         if (!cpus_empty(cpu_mask))
 387                 flush_tlb_others(cpu_mask, mm, FLUSH_ALL);
 388         preempt_enable();
 389 }
 390
 391 void flush_tlb_mm (struct mm_struct * mm)
 392 {
 393         cpumask_t cpu_mask;
 394
 395         preempt_disable();
 396         cpu_mask = mm->cpu_vm_mask;
 397         cpu_clear(smp_processor_id(), cpu_mask);
 398
 399         if (current->active_mm == mm) {
 400                 if (current->mm)
 401                         local_flush_tlb();
 402                 else
 403                         leave_mm(smp_processor_id());
 404         }
 405         if (!cpus_empty(cpu_mask))
 406                 flush_tlb_others(cpu_mask, mm, FLUSH_ALL);
 407
 408         preempt_enable();
 409 }
 410
 411 void flush_tlb_page(struct vm_area_struct * vma, unsigned long va)
 412 {
 413         struct mm_struct *mm = vma->vm_mm;
 414         cpumask_t cpu_mask;
 415
 416         preempt_disable();
 417         cpu_mask = mm->cpu_vm_mask;
 418         cpu_clear(smp_processor_id(), cpu_mask);
 419
 420         if (current->active_mm == mm) {
 421                 if(current->mm)
 422                         __flush_tlb_one(va);
 423                  else
 424                         leave_mm(smp_processor_id());
 425         }
 426
 427         if (!cpus_empty(cpu_mask))
 428                 flush_tlb_others(cpu_mask, mm, va);
 429
 430         preempt_enable();
 431 }
 432 EXPORT_SYMBOL(flush_tlb_page);
 433
 434 static void do_flush_tlb_all(void* info)
 435 {
 436         unsigned long cpu = smp_processor_id();
 437
 438         __flush_tlb_all();
 439         if (per_cpu(cpu_tlbstate, cpu).state == TLBSTATE_LAZY)
 440                 leave_mm(cpu);
 441 }
 442
 443 void flush_tlb_all(void)
 444 {
 445         on_each_cpu(do_flush_tlb_all, NULL, 1, 1);
 446 }
 447
 448 #else
 449
 450 irqreturn_t smp_invalidate_interrupt(int irq, void *dev_id,
 451                                      struct pt_regs *regs)
 452 { return 0; }
 453 void flush_tlb_current_task(void)
 454 { xen_tlb_flush_mask(&current->mm->cpu_vm_mask); }
 455 void flush_tlb_mm(struct mm_struct * mm)
 456 { xen_tlb_flush_mask(&mm->cpu_vm_mask); }
 457 void flush_tlb_page(struct vm_area_struct *vma, unsigned long va)
 458 { xen_invlpg_mask(&vma->vm_mm->cpu_vm_mask, va); }
 459 EXPORT_SYMBOL(flush_tlb_page);
 460 void flush_tlb_all(void)
 461 { xen_tlb_flush_all(); }
 462
 463 #endif /* XEN */
 464
 465 /*
 466  * this function sends a 'reschedule' IPI to another CPU.
 467  * it goes straight through and wastes no time serializing
 468  * anything. Worst case is that we lose a reschedule ...
 469  */
 470 void smp_send_reschedule(int cpu)
 471 {
 472         WARN_ON(cpu_is_offline(cpu));
 473         send_IPI_mask(cpumask_of_cpu(cpu), RESCHEDULE_VECTOR);
 474 }
 475
 476 /*
 477  * Structure and data for smp_call_function(). This is designed to minimise
 478  * static memory requirements. It also looks cleaner.
 479  */
 480 static DEFINE_SPINLOCK(call_lock);
 481
 482 struct call_data_struct {
 483         void (*func) (void *info);
 484         void *info;
 485         atomic_t started;
 486         atomic_t finished;
 487         int wait;
 488 };
 489
 490 void lock_ipi_call_lock(void)
 491 {
 492         spin_lock_irq(&call_lock);
 493 }
 494
 495 void unlock_ipi_call_lock(void)
 496 {
 497         spin_unlock_irq(&call_lock);
 498 }
 499
 500 static struct call_data_struct *call_data;
 501
 502 /**
 503  * smp_call_function(): Run a function on all other CPUs.
 504  * @func: The function to run. This must be fast and non-blocking.
 505  * @info: An arbitrary pointer to pass to the function.
 506  * @nonatomic: currently unused.
 507  * @wait: If true, wait (atomically) until function has completed on other CPUs.
 508  *
 509  * Returns 0 on success, else a negative status code. Does not return until
 510  * remote CPUs are nearly ready to execute <<func>> or are or have executed.
 511  *
 512  * You must not call this function with disabled interrupts or from a
 513  * hardware interrupt handler or from a bottom half handler.
 514  */
 515 int smp_call_function (void (*func) (void *info), void *info, int nonatomic,
 516                         int wait)
 517 {
 518         struct call_data_struct data;
 519         int cpus;
 520
 521         /* Holding any lock stops cpus from going down. */
 522         spin_lock(&call_lock);
 523         cpus = num_online_cpus() - 1;
 524         if (!cpus) {
 525                 spin_unlock(&call_lock);
 526                 return 0;
 527         }
 528
 529         /* Can deadlock when called with interrupts disabled */
 530         WARN_ON(irqs_disabled());
 531
 532         data.func = func;
 533         data.info = info;
 534         atomic_set(&data.started, 0);
 535         data.wait = wait;
 536         if (wait)
 537                 atomic_set(&data.finished, 0);
 538
 539         call_data = &data;
 540         mb();
 541
 542         /* Send a message to all other CPUs and wait for them to respond */
 543         send_IPI_allbutself(CALL_FUNCTION_VECTOR);
 544
 545         /* Wait for response */
 546         while (atomic_read(&data.started) != cpus)
 547                 barrier();
 548
 549         if (wait)
 550                 while (atomic_read(&data.finished) != cpus)
 551                         barrier();
 552         spin_unlock(&call_lock);
 553
 554         return 0;
 555 }
 556 EXPORT_SYMBOL(smp_call_function);
 557
 558 static void stop_this_cpu (void * dummy)
 559 {
 560         /*
 561          * Remove this CPU:
 562          */
 563         cpu_clear(smp_processor_id(), cpu_online_map);
 564         local_irq_disable();
 565 #if 0
 566         disable_local_APIC();
 567 #endif
 568         if (cpu_data[smp_processor_id()].hlt_works_ok)
 569                 for(;;) halt();
 570         for (;;);
 571 }
 572
 573 /*
 574  * this function calls the 'stop' function on all other CPUs in the system.
 575  */
 576
 577 void smp_send_stop(void)
 578 {
 579         smp_call_function(stop_this_cpu, NULL, 1, 0);
 580
 581         local_irq_disable();
 582 #if 0
 583         disable_local_APIC();
 584 #endif
 585         local_irq_enable();
 586 }
 587
 588 /*
 589  * Reschedule call back. Nothing to do,
 590  * all the work is done automatically when
 591  * we return from the interrupt.
 592  */
 593 irqreturn_t smp_reschedule_interrupt(int irq, void *dev_id,
 594                                      struct pt_regs *regs)
 595 {
 596         return IRQ_HANDLED;
 597 }
 598
 599 #include <linux/kallsyms.h>
 600 irqreturn_t smp_call_function_interrupt(int irq, void *dev_id,
 601                                         struct pt_regs *regs)
 602 {
 603         void (*func) (void *info) = call_data->func;
 604         void *info = call_data->info;
 605         int wait = call_data->wait;
 606
 607         /*
 608          * Notify initiating CPU that I've grabbed the data and am
 609          * about to execute the function
 610          */
 611         mb();
 612         atomic_inc(&call_data->started);
 613         /*
 614          * At this point the info structure may be out of scope unless wait==1
 615          */
 616         irq_enter();
 617         (*func)(info);
 618         irq_exit();
 619
 620         if (wait) {
 621                 mb();
 622                 atomic_inc(&call_data->finished);
 623         }
 624
 625         return IRQ_HANDLED;
 626 }
 627