arch/i386/kernel/smp-xen.c

   1 /*
   2  *      Intel SMP support routines.
   3  *
   4  *      (c) 1995 Alan Cox, Building #3 <alan@redhat.com>
   5  *      (c) 1998-99, 2000 Ingo Molnar <mingo@redhat.com>
   6  *
   7  *      This code is released under the GNU General Public License version 2 or
   8  *      later.
   9  */
  10
  11 #include <linux/init.h>
  12
  13 #include <linux/mm.h>
  14 #include <linux/delay.h>
  15 #include <linux/spinlock.h>
  16 #include <linux/smp_lock.h>
  17 #include <linux/kernel_stat.h>
  18 #include <linux/mc146818rtc.h>
  19 #include <linux/cache.h>
  20 #include <linux/interrupt.h>
  21 #include <linux/cpu.h>
  22 #include <linux/module.h>
  23
  24 #include <asm/mtrr.h>
  25 #include <asm/tlbflush.h>
  26 #include <asm/desc.h>
  27 #if 0
  28 #include <mach_apic.h>
  29 #endif
  30 #include <xen/evtchn.h>
  31
  32 /*
  33  *      Some notes on x86 processor bugs affecting SMP operation:
  34  *
  35  *      Pentium, Pentium Pro, II, III (and all CPUs) have bugs.
  36  *      The Linux implications for SMP are handled as follows:
  37  *
  38  *      Pentium III / [Xeon]
  39  *              None of the E1AP-E3AP errata are visible to the user.
  40  *
  41  *      E1AP.   see PII A1AP
  42  *      E2AP.   see PII A2AP
  43  *      E3AP.   see PII A3AP
  44  *
  45  *      Pentium II / [Xeon]
  46  *              None of the A1AP-A3AP errata are visible to the user.
  47  *
  48  *      A1AP.   see PPro 1AP
  49  *      A2AP.   see PPro 2AP
  50  *      A3AP.   see PPro 7AP
  51  *
  52  *      Pentium Pro
  53  *              None of 1AP-9AP errata are visible to the normal user,
  54  *      except occasional delivery of 'spurious interrupt' as trap #15.
  55  *      This is very rare and a non-problem.
  56  *
  57  *      1AP.    Linux maps APIC as non-cacheable
  58  *      2AP.    worked around in hardware
  59  *      3AP.    fixed in C0 and above steppings microcode update.
  60  *              Linux does not use excessive STARTUP_IPIs.
  61  *      4AP.    worked around in hardware
  62  *      5AP.    symmetric IO mode (normal Linux operation) not affected.
  63  *              'noapic' mode has vector 0xf filled out properly.
  64  *      6AP.    'noapic' mode might be affected - fixed in later steppings
  65  *      7AP.    We do not assume writes to the LVT deassering IRQs
  66  *      8AP.    We do not enable low power mode (deep sleep) during MP bootup
  67  *      9AP.    We do not use mixed mode
  68  *
  69  *      Pentium
  70  *              There is a marginal case where REP MOVS on 100MHz SMP
  71  *      machines with B stepping processors can fail. XXX should provide
  72  *      an L1cache=Writethrough or L1cache=off option.
  73  *
  74  *              B stepping CPUs may hang. There are hardware work arounds
  75  *      for this. We warn about it in case your board doesn't have the work
  76  *      arounds. Basically thats so I can tell anyone with a B stepping
  77  *      CPU and SMP problems "tough".
  78  *
  79  *      Specific items [From Pentium Processor Specification Update]
  80  *
  81  *      1AP.    Linux doesn't use remote read
  82  *      2AP.    Linux doesn't trust APIC errors
  83  *      3AP.    We work around this
  84  *      4AP.    Linux never generated 3 interrupts of the same priority
  85  *              to cause a lost local interrupt.
  86  *      5AP.    Remote read is never used
  87  *      6AP.    not affected - worked around in hardware
  88  *      7AP.    not affected - worked around in hardware
  89  *      8AP.    worked around in hardware - we get explicit CS errors if not
  90  *      9AP.    only 'noapic' mode affected. Might generate spurious
  91  *              interrupts, we log only the first one and count the
  92  *              rest silently.
  93  *      10AP.   not affected - worked around in hardware
  94  *      11AP.   Linux reads the APIC between writes to avoid this, as per
  95  *              the documentation. Make sure you preserve this as it affects
  96  *              the C stepping chips too.
  97  *      12AP.   not affected - worked around in hardware
  98  *      13AP.   not affected - worked around in hardware
  99  *      14AP.   we always deassert INIT during bootup
 100  *      15AP.   not affected - worked around in hardware
 101  *      16AP.   not affected - worked around in hardware
 102  *      17AP.   not affected - worked around in hardware
 103  *      18AP.   not affected - worked around in hardware
 104  *      19AP.   not affected - worked around in BIOS
 105  *
 106  *      If this sounds worrying believe me these bugs are either ___RARE___,
 107  *      or are signal timing bugs worked around in hardware and there's
 108  *      about nothing of note with C stepping upwards.
 109  */
 110
 111 DEFINE_PER_CPU(struct tlb_state, cpu_tlbstate) ____cacheline_aligned = { &init_mm, 0, };
 112
 113 /*
 114  * the following functions deal with sending IPIs between CPUs.
 115  *
 116  * We use 'broadcast', CPU->CPU IPIs and self-IPIs too.
 117  */
 118
 119 static inline int __prepare_ICR (unsigned int shortcut, int vector)
 120 {
 121         return APIC_DM_FIXED | shortcut | vector | APIC_DEST_LOGICAL;
 122 }
 123
 124 static inline int __prepare_ICR2 (unsigned int mask)
 125 {
 126         return SET_APIC_DEST_FIELD(mask);
 127 }
 128
 129 DECLARE_PER_CPU(int, ipi_to_irq[NR_IPIS]);
 130
 131 static inline void __send_IPI_one(unsigned int cpu, int vector)
 132 {
 133         int irq = per_cpu(ipi_to_irq, cpu)[vector];
 134         BUG_ON(irq < 0);
 135         notify_remote_via_irq(irq);
 136 }
 137
 138 void __send_IPI_shortcut(unsigned int shortcut, int vector)
 139 {
 140         int cpu;
 141
 142         switch (shortcut) {
 143         case APIC_DEST_SELF:
 144                 __send_IPI_one(smp_processor_id(), vector);
 145                 break;
 146         case APIC_DEST_ALLBUT:
 147                 for (cpu = 0; cpu < NR_CPUS; ++cpu) {
 148                         if (cpu == smp_processor_id())
 149                                 continue;
 150                         if (cpu_isset(cpu, cpu_online_map)) {
 151                                 __send_IPI_one(cpu, vector);
 152                         }
 153                 }
 154                 break;
 155         default:
 156                 printk("XXXXXX __send_IPI_shortcut %08x vector %d\n", shortcut,
 157                        vector);
 158                 break;
 159         }
 160 }
 161
 162 void fastcall send_IPI_self(int vector)
 163 {
 164         __send_IPI_shortcut(APIC_DEST_SELF, vector);
 165 }
 166
 167 /*
 168  * This is only used on smaller machines.
 169  */
 170 void send_IPI_mask_bitmask(cpumask_t mask, int vector)
 171 {
 172         unsigned long flags;
 173         unsigned int cpu;
 174
 175         local_irq_save(flags);
 176         WARN_ON(cpus_addr(mask)[0] & ~cpus_addr(cpu_online_map)[0]);
 177
 178         for (cpu = 0; cpu < NR_CPUS; ++cpu) {
 179                 if (cpu_isset(cpu, mask)) {
 180                         __send_IPI_one(cpu, vector);
 181                 }
 182         }
 183
 184         local_irq_restore(flags);
 185 }
 186
 187 void send_IPI_mask_sequence(cpumask_t mask, int vector)
 188 {
 189
 190         send_IPI_mask_bitmask(mask, vector);
 191 }
 192
 193 #include <mach_ipi.h> /* must come after the send_IPI functions above for inlining */
 194
 195 #if 0 /* XEN */
 196 /*
 197  *      Smarter SMP flushing macros.
 198  *              c/o Linus Torvalds.
 199  *
 200  *      These mean you can really definitely utterly forget about
 201  *      writing to user space from interrupts. (Its not allowed anyway).
 202  *
 203  *      Optimizations Manfred Spraul <manfred@colorfullife.com>
 204  */
 205
 206 static cpumask_t flush_cpumask;
 207 static struct mm_struct * flush_mm;
 208 static unsigned long flush_va;
 209 static DEFINE_SPINLOCK(tlbstate_lock);
 210 #define FLUSH_ALL       0xffffffff
 211
 212 /*
 213  * We cannot call mmdrop() because we are in interrupt context,
 214  * instead update mm->cpu_vm_mask.
 215  *
 216  * We need to reload %cr3 since the page tables may be going
 217  * away from under us..
 218  */
 219 static inline void leave_mm (unsigned long cpu)
 220 {
 221         if (per_cpu(cpu_tlbstate, cpu).state == TLBSTATE_OK)
 222                 BUG();
 223         cpu_clear(cpu, per_cpu(cpu_tlbstate, cpu).active_mm->cpu_vm_mask);
 224         load_cr3(swapper_pg_dir);
 225 }
 226
 227 /*
 228  *
 229  * The flush IPI assumes that a thread switch happens in this order:
 230  * [cpu0: the cpu that switches]
 231  * 1) switch_mm() either 1a) or 1b)
 232  * 1a) thread switch to a different mm
 233  * 1a1) cpu_clear(cpu, old_mm->cpu_vm_mask);
 234  *      Stop ipi delivery for the old mm. This is not synchronized with
 235  *      the other cpus, but smp_invalidate_interrupt ignore flush ipis
 236  *      for the wrong mm, and in the worst case we perform a superflous
 237  *      tlb flush.
 238  * 1a2) set cpu_tlbstate to TLBSTATE_OK
 239  *      Now the smp_invalidate_interrupt won't call leave_mm if cpu0
 240  *      was in lazy tlb mode.
 241  * 1a3) update cpu_tlbstate[].active_mm
 242  *      Now cpu0 accepts tlb flushes for the new mm.
 243  * 1a4) cpu_set(cpu, new_mm->cpu_vm_mask);
 244  *      Now the other cpus will send tlb flush ipis.
 245  * 1a4) change cr3.
 246  * 1b) thread switch without mm change
 247  *      cpu_tlbstate[].active_mm is correct, cpu0 already handles
 248  *      flush ipis.
 249  * 1b1) set cpu_tlbstate to TLBSTATE_OK
 250  * 1b2) test_and_set the cpu bit in cpu_vm_mask.
 251  *      Atomically set the bit [other cpus will start sending flush ipis],
 252  *      and test the bit.
 253  * 1b3) if the bit was 0: leave_mm was called, flush the tlb.
 254  * 2) switch %%esp, ie current
 255  *
 256  * The interrupt must handle 2 special cases:
 257  * - cr3 is changed before %%esp, ie. it cannot use current->{active_,}mm.
 258  * - the cpu performs speculative tlb reads, i.e. even if the cpu only
 259  *   runs in kernel space, the cpu could load tlb entries for user space
 260  *   pages.
 261  *
 262  * The good news is that cpu_tlbstate is local to each cpu, no
 263  * write/read ordering problems.
 264  */
 265
 266 /*
 267  * TLB flush IPI:
 268  *
 269  * 1) Flush the tlb entries if the cpu uses the mm that's being flushed.
 270  * 2) Leave the mm if we are in the lazy tlb mode.
 271  */
 272
 273 irqreturn_t smp_invalidate_interrupt(int irq, void *dev_id,
 274                                      struct pt_regs *regs)
 275 {
 276         unsigned long cpu;
 277
 278         cpu = get_cpu();
 279         if (current->active_mm)
 280                 load_user_cs_desc(cpu, current->active_mm);
 281
 282         if (!cpu_isset(cpu, flush_cpumask))
 283                 goto out;
 284                 /*
 285                  * This was a BUG() but until someone can quote me the
 286                  * line from the intel manual that guarantees an IPI to
 287                  * multiple CPUs is retried _only_ on the erroring CPUs
 288                  * its staying as a return
 289                  *
 290                  * BUG();
 291                  */
 292
 293         if (flush_mm == per_cpu(cpu_tlbstate, cpu).active_mm) {
 294                 if (per_cpu(cpu_tlbstate, cpu).state == TLBSTATE_OK) {
 295                         if (flush_va == FLUSH_ALL)
 296                                 local_flush_tlb();
 297                         else
 298                                 __flush_tlb_one(flush_va);
 299                 } else
 300                         leave_mm(cpu);
 301         }
 302         smp_mb__before_clear_bit();
 303         cpu_clear(cpu, flush_cpumask);
 304         smp_mb__after_clear_bit();
 305 out:
 306         put_cpu_no_resched();
 307
 308         return IRQ_HANDLED;
 309 }
 310
 311 static void flush_tlb_others(cpumask_t cpumask, struct mm_struct *mm,
 312                                                 unsigned long va)
 313 {
 314         /*
 315          * A couple of (to be removed) sanity checks:
 316          *
 317          * - current CPU must not be in mask
 318          * - mask must exist :)
 319          */
 320         BUG_ON(cpus_empty(cpumask));
 321         BUG_ON(cpu_isset(smp_processor_id(), cpumask));
 322         BUG_ON(!mm);
 323
 324         /* If a CPU which we ran on has gone down, OK. */
 325         cpus_and(cpumask, cpumask, cpu_online_map);
 326         if (cpus_empty(cpumask))
 327                 return;
 328
 329         /*
 330          * i'm not happy about this global shared spinlock in the
 331          * MM hot path, but we'll see how contended it is.
 332          * Temporarily this turns IRQs off, so that lockups are
 333          * detected by the NMI watchdog.
 334          */
 335         spin_lock(&tlbstate_lock);
 336
 337         flush_mm = mm;
 338         flush_va = va;
 339 #if NR_CPUS <= BITS_PER_LONG
 340         atomic_set_mask(cpumask, &flush_cpumask);
 341 #else
 342         {
 343                 int k;
 344                 unsigned long *flush_mask = (unsigned long *)&flush_cpumask;
 345                 unsigned long *cpu_mask = (unsigned long *)&cpumask;
 346                 for (k = 0; k < BITS_TO_LONGS(NR_CPUS); ++k)
 347                         atomic_set_mask(cpu_mask[k], &flush_mask[k]);
 348         }
 349 #endif
 350         /*
 351          * We have to send the IPI only to
 352          * CPUs affected.
 353          */
 354         send_IPI_mask(cpumask, INVALIDATE_TLB_VECTOR);
 355
 356         while (!cpus_empty(flush_cpumask))
 357                 /* nothing. lockup detection does not belong here */
 358                 mb();
 359
 360         flush_mm = NULL;
 361         flush_va = 0;
 362         spin_unlock(&tlbstate_lock);
 363 }
 364
 365 void flush_tlb_current_task(void)
 366 {
 367         struct mm_struct *mm = current->mm;
 368         cpumask_t cpu_mask;
 369
 370         preempt_disable();
 371         cpu_mask = mm->cpu_vm_mask;
 372         cpu_clear(smp_processor_id(), cpu_mask);
 373
 374         local_flush_tlb();
 375         if (!cpus_empty(cpu_mask))
 376                 flush_tlb_others(cpu_mask, mm, FLUSH_ALL);
 377         preempt_enable();
 378 }
 379
 380 void flush_tlb_mm (struct mm_struct * mm)
 381 {
 382         cpumask_t cpu_mask;
 383
 384         preempt_disable();
 385         cpu_mask = mm->cpu_vm_mask;
 386         cpu_clear(smp_processor_id(), cpu_mask);
 387
 388         if (current->active_mm == mm) {
 389                 if (current->mm)
 390                         local_flush_tlb();
 391                 else
 392                         leave_mm(smp_processor_id());
 393         }
 394         if (!cpus_empty(cpu_mask))
 395                 flush_tlb_others(cpu_mask, mm, FLUSH_ALL);
 396
 397         preempt_enable();
 398 }
 399
 400 void flush_tlb_page(struct vm_area_struct * vma, unsigned long va)
 401 {
 402         struct mm_struct *mm = vma->vm_mm;
 403         cpumask_t cpu_mask;
 404
 405         preempt_disable();
 406         cpu_mask = mm->cpu_vm_mask;
 407         cpu_clear(smp_processor_id(), cpu_mask);
 408
 409         if (current->active_mm == mm) {
 410                 if(current->mm)
 411                         __flush_tlb_one(va);
 412                 else
 413                         leave_mm(smp_processor_id());
 414         }
 415
 416         if (!cpus_empty(cpu_mask))
 417                 flush_tlb_others(cpu_mask, mm, va);
 418
 419         preempt_enable();
 420 }
 421 EXPORT_SYMBOL(flush_tlb_page);
 422
 423 static void do_flush_tlb_all(void* info)
 424 {
 425         unsigned long cpu = smp_processor_id();
 426
 427         __flush_tlb_all();
 428         if (per_cpu(cpu_tlbstate, cpu).state == TLBSTATE_LAZY)
 429                 leave_mm(cpu);
 430 }
 431
 432 void flush_tlb_all(void)
 433 {
 434         on_each_cpu(do_flush_tlb_all, NULL, 1, 1);
 435 }
 436
 437 #else
 438
 439 irqreturn_t smp_invalidate_interrupt(int irq, void *dev_id,
 440                                      struct pt_regs *regs)
 441 { return 0; }
 442 void flush_tlb_current_task(void)
 443 { xen_tlb_flush_mask(&current->mm->cpu_vm_mask); }
 444 void flush_tlb_mm(struct mm_struct * mm)
 445 { xen_tlb_flush_mask(&mm->cpu_vm_mask); }
 446 void flush_tlb_page(struct vm_area_struct *vma, unsigned long va)
 447 { xen_invlpg_mask(&vma->vm_mm->cpu_vm_mask, va); }
 448 EXPORT_SYMBOL(flush_tlb_page);
 449 void flush_tlb_all(void)
 450 { xen_tlb_flush_all(); }
 451
 452 #endif /* XEN */
 453
 454 /*
 455  * this function sends a 'reschedule' IPI to another CPU.
 456  * it goes straight through and wastes no time serializing
 457  * anything. Worst case is that we lose a reschedule ...
 458  */
 459 void smp_send_reschedule(int cpu)
 460 {
 461         WARN_ON(cpu_is_offline(cpu));
 462         send_IPI_mask(cpumask_of_cpu(cpu), RESCHEDULE_VECTOR);
 463 }
 464
 465 /*
 466  * Structure and data for smp_call_function(). This is designed to minimise
 467  * static memory requirements. It also looks cleaner.
 468  */
 469 static DEFINE_SPINLOCK(call_lock);
 470
 471 struct call_data_struct {
 472         void (*func) (void *info);
 473         void *info;
 474         atomic_t started;
 475         atomic_t finished;
 476         int wait;
 477 };
 478
 479 void lock_ipi_call_lock(void)
 480 {
 481         spin_lock_irq(&call_lock);
 482 }
 483
 484 void unlock_ipi_call_lock(void)
 485 {
 486         spin_unlock_irq(&call_lock);
 487 }
 488
 489 static struct call_data_struct *call_data;
 490
 491 /**
 492  * smp_call_function(): Run a function on all other CPUs.
 493  * @func: The function to run. This must be fast and non-blocking.
 494  * @info: An arbitrary pointer to pass to the function.
 495  * @nonatomic: currently unused.
 496  * @wait: If true, wait (atomically) until function has completed on other CPUs.
 497  *
 498  * Returns 0 on success, else a negative status code. Does not return until
 499  * remote CPUs are nearly ready to execute <<func>> or are or have executed.
 500  *
 501  * You must not call this function with disabled interrupts or from a
 502  * hardware interrupt handler or from a bottom half handler.
 503  */
 504 int smp_call_function (void (*func) (void *info), void *info, int nonatomic,
 505                         int wait)
 506 {
 507         struct call_data_struct data;
 508         int cpus;
 509
 510         /* Holding any lock stops cpus from going down. */
 511         spin_lock(&call_lock);
 512         cpus = num_online_cpus() - 1;
 513         if (!cpus) {
 514                 spin_unlock(&call_lock);
 515                 return 0;
 516         }
 517
 518         /* Can deadlock when called with interrupts disabled */
 519         WARN_ON(irqs_disabled());
 520
 521         data.func = func;
 522         data.info = info;
 523         atomic_set(&data.started, 0);
 524         data.wait = wait;
 525         if (wait)
 526                 atomic_set(&data.finished, 0);
 527
 528         call_data = &data;
 529         mb();
 530
 531         /* Send a message to all other CPUs and wait for them to respond */
 532         send_IPI_allbutself(CALL_FUNCTION_VECTOR);
 533
 534         /* Wait for response */
 535         while (atomic_read(&data.started) != cpus)
 536                 barrier();
 537
 538         if (wait)
 539                 while (atomic_read(&data.finished) != cpus)
 540                         barrier();
 541         spin_unlock(&call_lock);
 542
 543         return 0;
 544 }
 545 EXPORT_SYMBOL(smp_call_function);
 546
 547 static void stop_this_cpu (void * dummy)
 548 {
 549         /*
 550          * Remove this CPU:
 551          */
 552         cpu_clear(smp_processor_id(), cpu_online_map);
 553         local_irq_disable();
 554 #if 0
 555         disable_local_APIC();
 556 #endif
 557         if (cpu_data[smp_processor_id()].hlt_works_ok)
 558                 for(;;) halt();
 559         for (;;);
 560 }
 561
 562 /*
 563  * this function calls the 'stop' function on all other CPUs in the system.
 564  */
 565
 566 void smp_send_stop(void)
 567 {
 568         smp_call_function(stop_this_cpu, NULL, 1, 0);
 569
 570         local_irq_disable();
 571 #if 0
 572         disable_local_APIC();
 573 #endif
 574         local_irq_enable();
 575 }
 576
 577 /*
 578  * Reschedule call back. Nothing to do,
 579  * all the work is done automatically when
 580  * we return from the interrupt.
 581  */
 582 irqreturn_t smp_reschedule_interrupt(int irq, void *dev_id,
 583                                      struct pt_regs *regs)
 584 {
 585
 586         return IRQ_HANDLED;
 587 }
 588
 589 #include <linux/kallsyms.h>
 590 irqreturn_t smp_call_function_interrupt(int irq, void *dev_id,
 591                                         struct pt_regs *regs)
 592 {
 593         void (*func) (void *info) = call_data->func;
 594         void *info = call_data->info;
 595         int wait = call_data->wait;
 596
 597         /*
 598          * Notify initiating CPU that I've grabbed the data and am
 599          * about to execute the function
 600          */
 601         mb();
 602         atomic_inc(&call_data->started);
 603         /*
 604          * At this point the info structure may be out of scope unless wait==1
 605          */
 606         irq_enter();
 607         (*func)(info);
 608         irq_exit();
 609
 610         if (wait) {
 611                 mb();
 612                 atomic_inc(&call_data->finished);
 613         }
 614
 615         return IRQ_HANDLED;
 616 }
 617