arch/ia64/kernel/cyclone.c

   1 #include <linux/module.h>
   2 #include <linux/smp.h>
   3 #include <linux/time.h>
   4 #include <linux/errno.h>
   5 #include <asm/io.h>
   6
   7 /* IBM Summit (EXA) Cyclone counter code*/
   8 #define CYCLONE_CBAR_ADDR 0xFEB00CD0
   9 #define CYCLONE_PMCC_OFFSET 0x51A0
  10 #define CYCLONE_MPMC_OFFSET 0x51D0
  11 #define CYCLONE_MPCS_OFFSET 0x51A8
  12 #define CYCLONE_TIMER_FREQ 100000000
  13
  14 int use_cyclone;
  15 void __init cyclone_setup(void)
  16 {
  17         use_cyclone = 1;
  18 }
  19
  20
  21 struct time_interpolator cyclone_interpolator = {
  22         .source =       TIME_SOURCE_MMIO32,
  23         .shift =        32,
  24         .frequency =    CYCLONE_TIMER_FREQ,
  25         .drift =        -100,
  26 };
  27
  28 int __init init_cyclone_clock(void)
  29 {
  30         u64* reg;
  31         u64 base;       /* saved cyclone base address */
  32         u64 offset;     /* offset from pageaddr to cyclone_timer register */
  33         int i;
  34         u32* volatile cyclone_timer;    /* Cyclone MPMC0 register */
  35
  36         if (!use_cyclone)
  37                 return -ENODEV;
  38
  39         printk(KERN_INFO "Summit chipset: Starting Cyclone Counter.\n");
  40
  41         /* find base address */
  42         offset = (CYCLONE_CBAR_ADDR);
  43         reg = (u64*)ioremap_nocache(offset, sizeof(u64));
  44         if(!reg){
  45                 printk(KERN_ERR "Summit chipset: Could not find valid CBAR register.\n");
  46                 use_cyclone = 0;
  47                 return -ENODEV;
  48         }
  49         base = readq(reg);
  50         if(!base){
  51                 printk(KERN_ERR "Summit chipset: Could not find valid CBAR value.\n");
  52                 use_cyclone = 0;
  53                 return -ENODEV;
  54         }
  55         iounmap(reg);
  56
  57         /* setup PMCC */
  58         offset = (base + CYCLONE_PMCC_OFFSET);
  59         reg = (u64*)ioremap_nocache(offset, sizeof(u64));
  60         if(!reg){
  61                 printk(KERN_ERR "Summit chipset: Could not find valid PMCC register.\n");
  62                 use_cyclone = 0;
  63                 return -ENODEV;
  64         }
  65         writel(0x00000001,reg);
  66         iounmap(reg);
  67
  68         /* setup MPCS */
  69         offset = (base + CYCLONE_MPCS_OFFSET);
  70         reg = (u64*)ioremap_nocache(offset, sizeof(u64));
  71         if(!reg){
  72                 printk(KERN_ERR "Summit chipset: Could not find valid MPCS register.\n");
  73                 use_cyclone = 0;
  74                 return -ENODEV;
  75         }
  76         writel(0x00000001,reg);
  77         iounmap(reg);
  78
  79         /* map in cyclone_timer */
  80         offset = (base + CYCLONE_MPMC_OFFSET);
  81         cyclone_timer = (u32*)ioremap_nocache(offset, sizeof(u32));
  82         if(!cyclone_timer){
  83                 printk(KERN_ERR "Summit chipset: Could not find valid MPMC register.\n");
  84                 use_cyclone = 0;
  85                 return -ENODEV;
  86         }
  87
  88         /*quick test to make sure its ticking*/
  89         for(i=0; i<3; i++){
  90                 u32 old = readl(cyclone_timer);
  91                 int stall = 100;
  92                 while(stall--) barrier();
  93                 if(readl(cyclone_timer) == old){
  94                         printk(KERN_ERR "Summit chipset: Counter not counting! DISABLED\n");
  95                         iounmap(cyclone_timer);
  96                         cyclone_timer = 0;
  97                         use_cyclone = 0;
  98                         return -ENODEV;
  99                 }
 100         }
 101         /* initialize last tick */
 102         cyclone_interpolator.addr = cyclone_timer;
 103         register_time_interpolator(&cyclone_interpolator);
 104
 105         return 0;
 106 }
 107
 108 __initcall(init_cyclone_clock);