arch/ia64/kernel/perfmon_mckinley.h

   1 /*
   2  * This file contains the McKinley PMU register description tables
   3  * and pmc checker used by perfmon.c.
   4  *
   5  * Copyright (C) 2002-2003  Hewlett Packard Co
   6  *               Stephane Eranian <eranian@hpl.hp.com>
   7  */
   8
   9 #define RDEP(x) (1UL<<(x))
  10
  11 #ifndef CONFIG_MCKINLEY
  12 #error "This file is only valid when CONFIG_MCKINLEY is defined"
  13 #endif
  14
  15 static int pfm_mck_pmc_check(struct task_struct *task, pfm_context_t *ctx, unsigned int cnum, unsigned long *val, struct pt_regs *regs);
  16 static int pfm_write_ibr_dbr(int mode, pfm_context_t *ctx, void *arg, int count, struct pt_regs *regs);
  17
  18 static pfm_reg_desc_t pfm_mck_pmc_desc[PMU_MAX_PMCS]={
  19 /* pmc0  */ { PFM_REG_CONTROL , 0, 0x1UL, -1UL, NULL, NULL, {0UL,0UL, 0UL, 0UL}, {0UL,0UL, 0UL, 0UL}},
  20 /* pmc1  */ { PFM_REG_CONTROL , 0, 0x0UL, -1UL, NULL, NULL, {0UL,0UL, 0UL, 0UL}, {0UL,0UL, 0UL, 0UL}},
  21 /* pmc2  */ { PFM_REG_CONTROL , 0, 0x0UL, -1UL, NULL, NULL, {0UL,0UL, 0UL, 0UL}, {0UL,0UL, 0UL, 0UL}},
  22 /* pmc3  */ { PFM_REG_CONTROL , 0, 0x0UL, -1UL, NULL, NULL, {0UL,0UL, 0UL, 0UL}, {0UL,0UL, 0UL, 0UL}},
  23 /* pmc4  */ { PFM_REG_COUNTING, 6, 0x0000000000800000UL, 0xfffff7fUL, NULL, pfm_mck_pmc_check, {RDEP(4),0UL, 0UL, 0UL}, {0UL,0UL, 0UL, 0UL}},
  24 /* pmc5  */ { PFM_REG_COUNTING, 6, 0x0UL, 0xfffff7fUL, NULL,  pfm_mck_pmc_check, {RDEP(5),0UL, 0UL, 0UL}, {0UL,0UL, 0UL, 0UL}},
  25 /* pmc6  */ { PFM_REG_COUNTING, 6, 0x0UL, 0xfffff7fUL, NULL,  pfm_mck_pmc_check, {RDEP(6),0UL, 0UL, 0UL}, {0UL,0UL, 0UL, 0UL}},
  26 /* pmc7  */ { PFM_REG_COUNTING, 6, 0x0UL, 0xfffff7fUL, NULL,  pfm_mck_pmc_check, {RDEP(7),0UL, 0UL, 0UL}, {0UL,0UL, 0UL, 0UL}},
  27 /* pmc8  */ { PFM_REG_CONFIG  , 0, 0xffffffff3fffffffUL, 0xffffffff3ffffffbUL, NULL, pfm_mck_pmc_check, {0UL,0UL, 0UL, 0UL}, {0UL,0UL, 0UL, 0UL}},
  28 /* pmc9  */ { PFM_REG_CONFIG  , 0, 0xffffffff3ffffffcUL, 0xffffffff3ffffffbUL, NULL, pfm_mck_pmc_check, {0UL,0UL, 0UL, 0UL}, {0UL,0UL, 0UL, 0UL}},
  29 /* pmc10 */ { PFM_REG_MONITOR , 4, 0x0UL, 0xffffUL, NULL, pfm_mck_pmc_check, {RDEP(0)|RDEP(1),0UL, 0UL, 0UL}, {0UL,0UL, 0UL, 0UL}},
  30 /* pmc11 */ { PFM_REG_MONITOR , 6, 0x0UL, 0x30f01cf, NULL,  pfm_mck_pmc_check, {RDEP(2)|RDEP(3)|RDEP(17),0UL, 0UL, 0UL}, {0UL,0UL, 0UL, 0UL}},
  31 /* pmc12 */ { PFM_REG_MONITOR , 6, 0x0UL, 0xffffUL, NULL,  pfm_mck_pmc_check, {RDEP(8)|RDEP(9)|RDEP(10)|RDEP(11)|RDEP(12)|RDEP(13)|RDEP(14)|RDEP(15)|RDEP(16),0UL, 0UL, 0UL}, {0UL,0UL, 0UL, 0UL}},
  32 /* pmc13 */ { PFM_REG_CONFIG  , 0, 0x00002078fefefefeUL, 0x1e00018181818UL, NULL, pfm_mck_pmc_check, {0UL,0UL, 0UL, 0UL}, {0UL,0UL, 0UL, 0UL}},
  33 /* pmc14 */ { PFM_REG_CONFIG  , 0, 0x0db60db60db60db6UL, 0x2492UL, NULL, pfm_mck_pmc_check, {0UL,0UL, 0UL, 0UL}, {0UL,0UL, 0UL, 0UL}},
  34 /* pmc15 */ { PFM_REG_CONFIG  , 0, 0x00000000fffffff0UL, 0xfUL, NULL, pfm_mck_pmc_check, {0UL,0UL, 0UL, 0UL}, {0UL,0UL, 0UL, 0UL}},
  35             { PFM_REG_END     , 0, 0x0UL, -1UL, NULL, NULL, {0,}, {0,}}, /* end marker */
  36 };
  37
  38 static pfm_reg_desc_t pfm_mck_pmd_desc[PMU_MAX_PMDS]={
  39 /* pmd0  */ { PFM_REG_BUFFER  , 0, 0x0UL, -1UL, NULL, NULL, {RDEP(1),0UL, 0UL, 0UL}, {RDEP(10),0UL, 0UL, 0UL}},
  40 /* pmd1  */ { PFM_REG_BUFFER  , 0, 0x0UL, -1UL, NULL, NULL, {RDEP(0),0UL, 0UL, 0UL}, {RDEP(10),0UL, 0UL, 0UL}},
  41 /* pmd2  */ { PFM_REG_BUFFER  , 0, 0x0UL, -1UL, NULL, NULL, {RDEP(3)|RDEP(17),0UL, 0UL, 0UL}, {RDEP(11),0UL, 0UL, 0UL}},
  42 /* pmd3  */ { PFM_REG_BUFFER  , 0, 0x0UL, -1UL, NULL, NULL, {RDEP(2)|RDEP(17),0UL, 0UL, 0UL}, {RDEP(11),0UL, 0UL, 0UL}},
  43 /* pmd4  */ { PFM_REG_COUNTING, 0, 0x0UL, -1UL, NULL, NULL, {0UL,0UL, 0UL, 0UL}, {RDEP(4),0UL, 0UL, 0UL}},
  44 /* pmd5  */ { PFM_REG_COUNTING, 0, 0x0UL, -1UL, NULL, NULL, {0UL,0UL, 0UL, 0UL}, {RDEP(5),0UL, 0UL, 0UL}},
  45 /* pmd6  */ { PFM_REG_COUNTING, 0, 0x0UL, -1UL, NULL, NULL, {0UL,0UL, 0UL, 0UL}, {RDEP(6),0UL, 0UL, 0UL}},
  46 /* pmd7  */ { PFM_REG_COUNTING, 0, 0x0UL, -1UL, NULL, NULL, {0UL,0UL, 0UL, 0UL}, {RDEP(7),0UL, 0UL, 0UL}},
  47 /* pmd8  */ { PFM_REG_BUFFER  , 0, 0x0UL, -1UL, NULL, NULL, {RDEP(9)|RDEP(10)|RDEP(11)|RDEP(12)|RDEP(13)|RDEP(14)|RDEP(15)|RDEP(16),0UL, 0UL, 0UL}, {RDEP(12),0UL, 0UL, 0UL}},
  48 /* pmd9  */ { PFM_REG_BUFFER  , 0, 0x0UL, -1UL, NULL, NULL, {RDEP(8)|RDEP(10)|RDEP(11)|RDEP(12)|RDEP(13)|RDEP(14)|RDEP(15)|RDEP(16),0UL, 0UL, 0UL}, {RDEP(12),0UL, 0UL, 0UL}},
  49 /* pmd10 */ { PFM_REG_BUFFER  , 0, 0x0UL, -1UL, NULL, NULL, {RDEP(8)|RDEP(9)|RDEP(11)|RDEP(12)|RDEP(13)|RDEP(14)|RDEP(15)|RDEP(16),0UL, 0UL, 0UL}, {RDEP(12),0UL, 0UL, 0UL}},
  50 /* pmd11 */ { PFM_REG_BUFFER  , 0, 0x0UL, -1UL, NULL, NULL, {RDEP(8)|RDEP(9)|RDEP(10)|RDEP(12)|RDEP(13)|RDEP(14)|RDEP(15)|RDEP(16),0UL, 0UL, 0UL}, {RDEP(12),0UL, 0UL, 0UL}},
  51 /* pmd12 */ { PFM_REG_BUFFER  , 0, 0x0UL, -1UL, NULL, NULL, {RDEP(8)|RDEP(9)|RDEP(10)|RDEP(11)|RDEP(13)|RDEP(14)|RDEP(15)|RDEP(16),0UL, 0UL, 0UL}, {RDEP(12),0UL, 0UL, 0UL}},
  52 /* pmd13 */ { PFM_REG_BUFFER  , 0, 0x0UL, -1UL, NULL, NULL, {RDEP(8)|RDEP(9)|RDEP(10)|RDEP(11)|RDEP(12)|RDEP(14)|RDEP(15)|RDEP(16),0UL, 0UL, 0UL}, {RDEP(12),0UL, 0UL, 0UL}},
  53 /* pmd14 */ { PFM_REG_BUFFER  , 0, 0x0UL, -1UL, NULL, NULL, {RDEP(8)|RDEP(9)|RDEP(10)|RDEP(11)|RDEP(12)|RDEP(13)|RDEP(15)|RDEP(16),0UL, 0UL, 0UL}, {RDEP(12),0UL, 0UL, 0UL}},
  54 /* pmd15 */ { PFM_REG_BUFFER  , 0, 0x0UL, -1UL, NULL, NULL, {RDEP(8)|RDEP(9)|RDEP(10)|RDEP(11)|RDEP(12)|RDEP(13)|RDEP(14)|RDEP(16),0UL, 0UL, 0UL}, {RDEP(12),0UL, 0UL, 0UL}},
  55 /* pmd16 */ { PFM_REG_BUFFER  , 0, 0x0UL, -1UL, NULL, NULL, {RDEP(8)|RDEP(9)|RDEP(10)|RDEP(11)|RDEP(12)|RDEP(13)|RDEP(14)|RDEP(15),0UL, 0UL, 0UL}, {RDEP(12),0UL, 0UL, 0UL}},
  56 /* pmd17 */ { PFM_REG_BUFFER  , 0, 0x0UL, -1UL, NULL, NULL, {RDEP(2)|RDEP(3),0UL, 0UL, 0UL}, {RDEP(11),0UL, 0UL, 0UL}},
  57             { PFM_REG_END     , 0, 0x0UL, -1UL, NULL, NULL, {0,}, {0,}}, /* end marker */
  58 };
  59
  60 /*
  61  * impl_pmcs, impl_pmds are computed at runtime to minimize errors!
  62  */
  63 static pmu_config_t pmu_conf={
  64         .pmu_name      = "Itanium 2",
  65         .pmu_family    = 0x1f,
  66         .enabled       = 0,
  67         .ovfl_val      = (1UL << 47) - 1,
  68         .pmd_desc      = pfm_mck_pmd_desc,
  69         .pmc_desc      = pfm_mck_pmc_desc,
  70         .num_ibrs       = 8,
  71         .num_dbrs       = 8,
  72         .use_rr_dbregs = 1 /* debug register are use for range retrictions */
  73 };
  74
  75 /*
  76  * PMC reserved fields must have their power-up values preserved
  77  */
  78 static int
  79 pfm_mck_reserved(unsigned int cnum, unsigned long *val, struct pt_regs *regs)
  80 {
  81         unsigned long tmp1, tmp2, ival = *val;
  82
  83         /* remove reserved areas from user value */
  84         tmp1 = ival & PMC_RSVD_MASK(cnum);
  85
  86         /* get reserved fields values */
  87         tmp2 = PMC_DFL_VAL(cnum) & ~PMC_RSVD_MASK(cnum);
  88
  89         *val = tmp1 | tmp2;
  90
  91         DPRINT(("pmc[%d]=0x%lx, mask=0x%lx, reset=0x%lx, val=0x%lx\n",
  92                   cnum, ival, PMC_RSVD_MASK(cnum), PMC_DFL_VAL(cnum), *val));
  93         return 0;
  94 }
  95
  96 /*
  97  * task can be NULL if the context is unloaded
  98  */
  99 static int
 100 pfm_mck_pmc_check(struct task_struct *task, pfm_context_t *ctx, unsigned int cnum, unsigned long *val, struct pt_regs *regs)
 101 {
 102         int ret = 0, check_case1 = 0;
 103         unsigned long val8 = 0, val14 = 0, val13 = 0;
 104         int is_loaded;
 105
 106         /* first preserve the reserved fields */
 107         pfm_mck_reserved(cnum, val, regs);
 108
 109         /* sanitfy check */
 110         if (ctx == NULL) return -EINVAL;
 111
 112         is_loaded = ctx->ctx_state == PFM_CTX_LOADED || ctx->ctx_state == PFM_CTX_MASKED;
 113
 114         /*
 115          * we must clear the debug registers if pmc13 has a value which enable
 116          * memory pipeline event constraints. In this case we need to clear the
 117          * the debug registers if they have not yet been accessed. This is required
 118          * to avoid picking stale state.
 119          * PMC13 is "active" if:
 120          *      one of the pmc13.cfg_dbrpXX field is different from 0x3
 121          * AND
 122          *      at the corresponding pmc13.ena_dbrpXX is set.
 123          *
 124          * For now, we just check on cfg_dbrXX != 0x3.
 125          */
 126         DPRINT(("cnum=%u val=0x%lx, using_dbreg=%d loaded=%d\n", cnum, *val, ctx->ctx_fl_using_dbreg, is_loaded));
 127
 128         if (cnum == 13 && is_loaded && ((*val & 0x18181818UL) != 0x18181818UL) && ctx->ctx_fl_using_dbreg == 0) {
 129
 130                 DPRINT(("pmc[%d]=0x%lx has active pmc13 settings, clearing dbr\n", cnum, *val));
 131
 132                 /* don't mix debug with perfmon */
 133                 if (task && (task->thread.flags & IA64_THREAD_DBG_VALID) != 0) return -EINVAL;
 134
 135                 /*
 136                  * a count of 0 will mark the debug registers as in use and also
 137                  * ensure that they are properly cleared.
 138                  */
 139                 ret = pfm_write_ibr_dbr(PFM_DATA_RR, ctx, NULL, 0, regs);
 140                 if (ret) return ret;
 141         }
 142         /*
 143          * we must clear the (instruction) debug registers if any pmc14.ibrpX bit is enabled
 144          * before they are (fl_using_dbreg==0) to avoid picking up stale information.
 145          */
 146         if (cnum == 14 && is_loaded && ((*val & 0x2222UL) != 0x2222UL) && ctx->ctx_fl_using_dbreg == 0) {
 147
 148                 DPRINT(("pmc[%d]=0x%lx has active pmc14 settings, clearing ibr\n", cnum, *val));
 149
 150                 /* don't mix debug with perfmon */
 151                 if (task && (task->thread.flags & IA64_THREAD_DBG_VALID) != 0) return -EINVAL;
 152
 153                 /*
 154                  * a count of 0 will mark the debug registers as in use and also
 155                  * ensure that they are properly cleared.
 156                  */
 157                 ret = pfm_write_ibr_dbr(PFM_CODE_RR, ctx, NULL, 0, regs);
 158                 if (ret) return ret;
 159
 160         }
 161
 162         switch(cnum) {
 163                 case  4: *val |= 1UL << 23; /* force power enable bit */
 164                          break;
 165                 case  8: val8 = *val;
 166                          val13 = ctx->ctx_pmcs[13];
 167                          val14 = ctx->ctx_pmcs[14];
 168                          check_case1 = 1;
 169                          break;
 170                 case 13: val8  = ctx->ctx_pmcs[8];
 171                          val13 = *val;
 172                          val14 = ctx->ctx_pmcs[14];
 173                          check_case1 = 1;
 174                          break;
 175                 case 14: val8  = ctx->ctx_pmcs[8];
 176                          val13 = ctx->ctx_pmcs[13];
 177                          val14 = *val;
 178                          check_case1 = 1;
 179                          break;
 180         }
 181         /* check illegal configuration which can produce inconsistencies in tagging
 182          * i-side events in L1D and L2 caches
 183          */
 184         if (check_case1) {
 185                 ret =   ((val13 >> 45) & 0xf) == 0
 186                    && ((val8 & 0x1) == 0)
 187                    && ((((val14>>1) & 0x3) == 0x2 || ((val14>>1) & 0x3) == 0x0)
 188                        ||(((val14>>4) & 0x3) == 0x2 || ((val14>>4) & 0x3) == 0x0));
 189
 190                 if (ret) DPRINT((KERN_DEBUG "perfmon: failure check_case1\n"));
 191         }
 192
 193         return ret ? -EINVAL : 0;
 194 }