arch/mips/kernel/traps.c

   1 /*
   2  * This file is subject to the terms and conditions of the GNU General Public
   3  * License.  See the file "COPYING" in the main directory of this archive
   4  * for more details.
   5  *
   6  * Copyright (C) 1994 - 1999, 2000, 01 Ralf Baechle
   7  * Copyright (C) 1995, 1996 Paul M. Antoine
   8  * Copyright (C) 1998 Ulf Carlsson
   9  * Copyright (C) 1999 Silicon Graphics, Inc.
  10  * Kevin D. Kissell, kevink@mips.com and Carsten Langgaard, carstenl@mips.com
  11  * Copyright (C) 2000, 01 MIPS Technologies, Inc.
  12  * Copyright (C) 2002, 2003, 2004  Maciej W. Rozycki
  13  */
  14 #include <linux/config.h>
  15 #include <linux/init.h>
  16 #include <linux/mm.h>
  17 #include <linux/module.h>
  18 #include <linux/sched.h>
  19 #include <linux/smp.h>
  20 #include <linux/smp_lock.h>
  21 #include <linux/spinlock.h>
  22 #include <linux/kallsyms.h>
  23
  24 #include <asm/bootinfo.h>
  25 #include <asm/branch.h>
  26 #include <asm/break.h>
  27 #include <asm/cpu.h>
  28 #include <asm/fpu.h>
  29 #include <asm/module.h>
  30 #include <asm/pgtable.h>
  31 #include <asm/ptrace.h>
  32 #include <asm/sections.h>
  33 #include <asm/system.h>
  34 #include <asm/tlbdebug.h>
  35 #include <asm/traps.h>
  36 #include <asm/uaccess.h>
  37 #include <asm/mmu_context.h>
  38 #include <asm/watch.h>
  39 #include <asm/types.h>
  40
  41 extern asmlinkage void handle_mod(void);
  42 extern asmlinkage void handle_tlbl(void);
  43 extern asmlinkage void handle_tlbs(void);
  44 extern asmlinkage void __xtlb_mod(void);
  45 extern asmlinkage void __xtlb_tlbl(void);
  46 extern asmlinkage void __xtlb_tlbs(void);
  47 extern asmlinkage void handle_adel(void);
  48 extern asmlinkage void handle_ades(void);
  49 extern asmlinkage void handle_ibe(void);
  50 extern asmlinkage void handle_dbe(void);
  51 extern asmlinkage void handle_sys(void);
  52 extern asmlinkage void handle_bp(void);
  53 extern asmlinkage void handle_ri(void);
  54 extern asmlinkage void handle_cpu(void);
  55 extern asmlinkage void handle_ov(void);
  56 extern asmlinkage void handle_tr(void);
  57 extern asmlinkage void handle_fpe(void);
  58 extern asmlinkage void handle_mdmx(void);
  59 extern asmlinkage void handle_watch(void);
  60 extern asmlinkage void handle_mcheck(void);
  61 extern asmlinkage void handle_reserved(void);
  62
  63 extern int fpu_emulator_cop1Handler(int xcptno, struct pt_regs *xcp,
  64         struct mips_fpu_soft_struct *ctx);
  65
  66 void (*board_be_init)(void);
  67 int (*board_be_handler)(struct pt_regs *regs, int is_fixup);
  68
  69 /*
  70  * These constant is for searching for possible module text segments.
  71  * MODULE_RANGE is a guess of how much space is likely to be vmalloced.
  72  */
  73 #define MODULE_RANGE (8*1024*1024)
  74
  75 /*
  76  * This routine abuses get_user()/put_user() to reference pointers
  77  * with at least a bit of error checking ...
  78  */
  79 void show_stack(struct task_struct *task, unsigned long *sp)
  80 {
  81         const int field = 2 * sizeof(unsigned long);
  82         long stackdata;
  83         int i;
  84
  85         sp = sp ? sp : (unsigned long *) &sp;
  86
  87         printk("Stack :");
  88         i = 0;
  89         while ((unsigned long) sp & (PAGE_SIZE - 1)) {
  90                 if (i && ((i % (64 / field)) == 0))
  91                         printk("\n       ");
  92                 if (i > 39) {
  93                         printk(" ...");
  94                         break;
  95                 }
  96
  97                 if (__get_user(stackdata, sp++)) {
  98                         printk(" (Bad stack address)");
  99                         break;
 100                 }
 101
 102                 printk(" %0*lx", field, stackdata);
 103                 i++;
 104         }
 105         printk("\n");
 106 }
 107
 108 void show_trace(struct task_struct *task, unsigned long *stack)
 109 {
 110         const int field = 2 * sizeof(unsigned long);
 111         unsigned long addr;
 112
 113         if (!stack)
 114                 stack = (unsigned long*)&stack;
 115
 116         printk("Call Trace:");
 117 #ifdef CONFIG_KALLSYMS
 118         printk("\n");
 119 #endif
 120         while (!kstack_end(stack)) {
 121                 addr = *stack++;
 122                 if (__kernel_text_address(addr)) {
 123                         printk(" [<%0*lx>] ", field, addr);
 124                         print_symbol("%s\n", addr);
 125                 }
 126         }
 127         printk("\n");
 128 }
 129
 130 /*
 131  * The architecture-independent dump_stack generator
 132  */
 133 void dump_stack(void)
 134 {
 135         unsigned long stack;
 136
 137         show_trace(current, &stack);
 138 }
 139
 140 EXPORT_SYMBOL(dump_stack);
 141
 142 void show_code(unsigned int *pc)
 143 {
 144         long i;
 145
 146         printk("\nCode:");
 147
 148         for(i = -3 ; i < 6 ; i++) {
 149                 unsigned int insn;
 150                 if (__get_user(insn, pc + i)) {
 151                         printk(" (Bad address in epc)\n");
 152                         break;
 153                 }
 154                 printk("%c%08x%c", (i?' ':'<'), insn, (i?' ':'>'));
 155         }
 156 }
 157
 158 void show_regs(struct pt_regs *regs)
 159 {
 160         const int field = 2 * sizeof(unsigned long);
 161         unsigned int cause = regs->cp0_cause;
 162         int i;
 163
 164         printk("Cpu %d\n", smp_processor_id());
 165
 166         /*
 167          * Saved main processor registers
 168          */
 169         for (i = 0; i < 32; ) {
 170                 if ((i % 4) == 0)
 171                         printk("$%2d   :", i);
 172                 if (i == 0)
 173                         printk(" %0*lx", field, 0UL);
 174                 else if (i == 26 || i == 27)
 175                         printk(" %*s", field, "");
 176                 else
 177                         printk(" %0*lx", field, regs->regs[i]);
 178
 179                 i++;
 180                 if ((i % 4) == 0)
 181                         printk("\n");
 182         }
 183
 184         printk("Hi    : %0*lx\n", field, regs->hi);
 185         printk("Lo    : %0*lx\n", field, regs->lo);
 186
 187         /*
 188          * Saved cp0 registers
 189          */
 190         printk("epc   : %0*lx ", field, regs->cp0_epc);
 191         print_symbol("%s ", regs->cp0_epc);
 192         printk("    %s\n", print_tainted());
 193         printk("ra    : %0*lx ", field, regs->regs[31]);
 194         print_symbol("%s\n", regs->regs[31]);
 195
 196         printk("Status: %08x    ", (uint32_t) regs->cp0_status);
 197
 198         if (regs->cp0_status & ST0_KX)
 199                 printk("KX ");
 200         if (regs->cp0_status & ST0_SX)
 201                 printk("SX ");
 202         if (regs->cp0_status & ST0_UX)
 203                 printk("UX ");
 204         switch (regs->cp0_status & ST0_KSU) {
 205         case KSU_USER:
 206                 printk("USER ");
 207                 break;
 208         case KSU_SUPERVISOR:
 209                 printk("SUPERVISOR ");
 210                 break;
 211         case KSU_KERNEL:
 212                 printk("KERNEL ");
 213                 break;
 214         default:
 215                 printk("BAD_MODE ");
 216                 break;
 217         }
 218         if (regs->cp0_status & ST0_ERL)
 219                 printk("ERL ");
 220         if (regs->cp0_status & ST0_EXL)
 221                 printk("EXL ");
 222         if (regs->cp0_status & ST0_IE)
 223                 printk("IE ");
 224         printk("\n");
 225
 226         printk("Cause : %08x\n", cause);
 227
 228         cause = (cause & CAUSEF_EXCCODE) >> CAUSEB_EXCCODE;
 229         if (1 <= cause && cause <= 5)
 230                 printk("BadVA : %0*lx\n", field, regs->cp0_badvaddr);
 231
 232         printk("PrId  : %08x\n", read_c0_prid());
 233 }
 234
 235 void show_registers(struct pt_regs *regs)
 236 {
 237         show_regs(regs);
 238         print_modules();
 239         printk("Process %s (pid: %d, threadinfo=%p, task=%p)\n",
 240                 current->comm, current->pid, current_thread_info(), current);
 241         show_stack(current, (long *) regs->regs[29]);
 242         show_trace(current, (long *) regs->regs[29]);
 243         show_code((unsigned int *) regs->cp0_epc);
 244         printk("\n");
 245 }
 246
 247 static spinlock_t die_lock = SPIN_LOCK_UNLOCKED;
 248
 249 NORET_TYPE void __die(const char * str, struct pt_regs * regs,
 250         const char * file, const char * func, unsigned long line)
 251 {
 252         static int die_counter;
 253
 254         console_verbose();
 255         spin_lock_irq(&die_lock);
 256         printk("%s", str);
 257         if (file && func)
 258                 printk(" in %s:%s, line %ld", file, func, line);
 259         printk("[#%d]:\n", ++die_counter);
 260         show_registers(regs);
 261         spin_unlock_irq(&die_lock);
 262         do_exit(SIGSEGV);
 263 }
 264
 265 void __die_if_kernel(const char * str, struct pt_regs * regs,
 266                      const char * file, const char * func, unsigned long line)
 267 {
 268         if (!user_mode(regs))
 269                 __die(str, regs, file, func, line);
 270 }
 271
 272 extern const struct exception_table_entry __start___dbe_table[];
 273 extern const struct exception_table_entry __stop___dbe_table[];
 274
 275 void __declare_dbe_table(void)
 276 {
 277         __asm__ __volatile__(
 278         ".section\t__dbe_table,\"a\"\n\t"
 279         ".previous"
 280         );
 281 }
 282
 283 /* Given an address, look for it in the exception tables. */
 284 static const struct exception_table_entry *search_dbe_tables(unsigned long addr)
 285 {
 286         const struct exception_table_entry *e;
 287
 288         e = search_extable(__start___dbe_table, __stop___dbe_table - 1, addr);
 289         if (!e)
 290                 e = search_module_dbetables(addr);
 291         return e;
 292 }
 293
 294 asmlinkage void do_be(struct pt_regs *regs)
 295 {
 296         const int field = 2 * sizeof(unsigned long);
 297         const struct exception_table_entry *fixup = NULL;
 298         int data = regs->cp0_cause & 4;
 299         int action = MIPS_BE_FATAL;
 300
 301         /* XXX For now.  Fixme, this searches the wrong table ...  */
 302         if (data && !user_mode(regs))
 303                 fixup = search_dbe_tables(exception_epc(regs));
 304
 305         if (fixup)
 306                 action = MIPS_BE_FIXUP;
 307
 308         if (board_be_handler)
 309                 action = board_be_handler(regs, fixup != 0);
 310
 311         switch (action) {
 312         case MIPS_BE_DISCARD:
 313                 return;
 314         case MIPS_BE_FIXUP:
 315                 if (fixup) {
 316                         regs->cp0_epc = fixup->nextinsn;
 317                         return;
 318                 }
 319                 break;
 320         default:
 321                 break;
 322         }
 323
 324         /*
 325          * Assume it would be too dangerous to continue ...
 326          */
 327         printk(KERN_ALERT "%s bus error, epc == %0*lx, ra == %0*lx\n",
 328                data ? "Data" : "Instruction",
 329                field, regs->cp0_epc, field, regs->regs[31]);
 330         die_if_kernel("Oops", regs);
 331         force_sig(SIGBUS, current);
 332 }
 333
 334 static inline int get_insn_opcode(struct pt_regs *regs, unsigned int *opcode)
 335 {
 336         unsigned int *epc;
 337
 338         epc = (unsigned int *) regs->cp0_epc +
 339               ((regs->cp0_cause & CAUSEF_BD) != 0);
 340         if (!get_user(*opcode, epc))
 341                 return 0;
 342
 343         force_sig(SIGSEGV, current);
 344         return 1;
 345 }
 346
 347 /*
 348  * ll/sc emulation
 349  */
 350
 351 #define OPCODE 0xfc000000
 352 #define BASE   0x03e00000
 353 #define RT     0x001f0000
 354 #define OFFSET 0x0000ffff
 355 #define LL     0xc0000000
 356 #define SC     0xe0000000
 357
 358 /*
 359  * The ll_bit is cleared by r*_switch.S
 360  */
 361
 362 unsigned long ll_bit;
 363
 364 static struct task_struct *ll_task = NULL;
 365
 366 static inline void simulate_ll(struct pt_regs *regs, unsigned int opcode)
 367 {
 368         unsigned long value, *vaddr;
 369         long offset;
 370         int signal = 0;
 371
 372         /*
 373          * analyse the ll instruction that just caused a ri exception
 374          * and put the referenced address to addr.
 375          */
 376
 377         /* sign extend offset */
 378         offset = opcode & OFFSET;
 379         offset <<= 16;
 380         offset >>= 16;
 381
 382         vaddr = (unsigned long *)((long)(regs->regs[(opcode & BASE) >> 21]) + offset);
 383
 384         if ((unsigned long)vaddr & 3) {
 385                 signal = SIGBUS;
 386                 goto sig;
 387         }
 388         if (get_user(value, vaddr)) {
 389                 signal = SIGSEGV;
 390                 goto sig;
 391         }
 392
 393         if (ll_task == NULL || ll_task == current) {
 394                 ll_bit = 1;
 395         } else {
 396                 ll_bit = 0;
 397         }
 398         ll_task = current;
 399
 400         regs->regs[(opcode & RT) >> 16] = value;
 401
 402         compute_return_epc(regs);
 403         return;
 404
 405 sig:
 406         force_sig(signal, current);
 407 }
 408
 409 static inline void simulate_sc(struct pt_regs *regs, unsigned int opcode)
 410 {
 411         unsigned long *vaddr, reg;
 412         long offset;
 413         int signal = 0;
 414
 415         /*
 416          * analyse the sc instruction that just caused a ri exception
 417          * and put the referenced address to addr.
 418          */
 419
 420         /* sign extend offset */
 421         offset = opcode & OFFSET;
 422         offset <<= 16;
 423         offset >>= 16;
 424
 425         vaddr = (unsigned long *)((long)(regs->regs[(opcode & BASE) >> 21]) + offset);
 426         reg = (opcode & RT) >> 16;
 427
 428         if ((unsigned long)vaddr & 3) {
 429                 signal = SIGBUS;
 430                 goto sig;
 431         }
 432         if (ll_bit == 0 || ll_task != current) {
 433                 regs->regs[reg] = 0;
 434                 compute_return_epc(regs);
 435                 return;
 436         }
 437
 438         if (put_user(regs->regs[reg], vaddr)) {
 439                 signal = SIGSEGV;
 440                 goto sig;
 441         }
 442
 443         regs->regs[reg] = 1;
 444
 445         compute_return_epc(regs);
 446         return;
 447
 448 sig:
 449         force_sig(signal, current);
 450 }
 451
 452 /*
 453  * ll uses the opcode of lwc0 and sc uses the opcode of swc0.  That is both
 454  * opcodes are supposed to result in coprocessor unusable exceptions if
 455  * executed on ll/sc-less processors.  That's the theory.  In practice a
 456  * few processors such as NEC's VR4100 throw reserved instruction exceptions
 457  * instead, so we're doing the emulation thing in both exception handlers.
 458  */
 459 static inline int simulate_llsc(struct pt_regs *regs)
 460 {
 461         unsigned int opcode;
 462
 463         if (unlikely(get_insn_opcode(regs, &opcode)))
 464                 return -EFAULT;
 465
 466         if ((opcode & OPCODE) == LL) {
 467                 simulate_ll(regs, opcode);
 468                 return 0;
 469         }
 470         if ((opcode & OPCODE) == SC) {
 471                 simulate_sc(regs, opcode);
 472                 return 0;
 473         }
 474
 475         return -EFAULT;                 /* Strange things going on ... */
 476 }
 477
 478 asmlinkage void do_ov(struct pt_regs *regs)
 479 {
 480         siginfo_t info;
 481
 482         info.si_code = FPE_INTOVF;
 483         info.si_signo = SIGFPE;
 484         info.si_errno = 0;
 485         info.si_addr = (void *)regs->cp0_epc;
 486         force_sig_info(SIGFPE, &info, current);
 487 }
 488
 489 /*
 490  * XXX Delayed fp exceptions when doing a lazy ctx switch XXX
 491  */
 492 asmlinkage void do_fpe(struct pt_regs *regs, unsigned long fcr31)
 493 {
 494         if (fcr31 & FPU_CSR_UNI_X) {
 495                 int sig;
 496
 497                 /*
 498                  * Unimplemented operation exception.  If we've got the full
 499                  * software emulator on-board, let's use it...
 500                  *
 501                  * Force FPU to dump state into task/thread context.  We're
 502                  * moving a lot of data here for what is probably a single
 503                  * instruction, but the alternative is to pre-decode the FP
 504                  * register operands before invoking the emulator, which seems
 505                  * a bit extreme for what should be an infrequent event.
 506                  */
 507                 save_fp(current);
 508
 509                 /* Run the emulator */
 510                 sig = fpu_emulator_cop1Handler (0, regs,
 511                         &current->thread.fpu.soft);
 512
 513                 /*
 514                  * We can't allow the emulated instruction to leave any of
 515                  * the cause bit set in $fcr31.
 516                  */
 517                 current->thread.fpu.soft.fcr31 &= ~FPU_CSR_ALL_X;
 518
 519                 /* Restore the hardware register state */
 520                 restore_fp(current);
 521
 522                 /* If something went wrong, signal */
 523                 if (sig)
 524                         force_sig(sig, current);
 525
 526                 return;
 527         }
 528
 529         force_sig(SIGFPE, current);
 530 }
 531
 532 asmlinkage void do_bp(struct pt_regs *regs)
 533 {
 534         unsigned int opcode, bcode;
 535         siginfo_t info;
 536
 537         die_if_kernel("Break instruction in kernel code", regs);
 538
 539         if (get_insn_opcode(regs, &opcode))
 540                 return;
 541
 542         /*
 543          * There is the ancient bug in the MIPS assemblers that the break
 544          * code starts left to bit 16 instead to bit 6 in the opcode.
 545          * Gas is bug-compatible, but not always, grrr...
 546          * We handle both cases with a simple heuristics.  --macro
 547          */
 548         bcode = ((opcode >> 6) & ((1 << 20) - 1));
 549         if (bcode < (1 << 10))
 550                 bcode <<= 10;
 551
 552         /*
 553          * (A short test says that IRIX 5.3 sends SIGTRAP for all break
 554          * insns, even for break codes that indicate arithmetic failures.
 555          * Weird ...)
 556          * But should we continue the brokenness???  --macro
 557          */
 558         switch (bcode) {
 559         case BRK_OVERFLOW << 10:
 560         case BRK_DIVZERO << 10:
 561                 if (bcode == (BRK_DIVZERO << 10))
 562                         info.si_code = FPE_INTDIV;
 563                 else
 564                         info.si_code = FPE_INTOVF;
 565                 info.si_signo = SIGFPE;
 566                 info.si_errno = 0;
 567                 info.si_addr = (void *)regs->cp0_epc;
 568                 force_sig_info(SIGFPE, &info, current);
 569                 break;
 570         default:
 571                 force_sig(SIGTRAP, current);
 572         }
 573 }
 574
 575 asmlinkage void do_tr(struct pt_regs *regs)
 576 {
 577         unsigned int opcode, tcode = 0;
 578         siginfo_t info;
 579
 580         die_if_kernel("Trap instruction in kernel code", regs);
 581
 582         if (get_insn_opcode(regs, &opcode))
 583                 return;
 584
 585         /* Immediate versions don't provide a code.  */
 586         if (!(opcode & OPCODE))
 587                 tcode = ((opcode >> 6) & ((1 << 10) - 1));
 588
 589         /*
 590          * (A short test says that IRIX 5.3 sends SIGTRAP for all trap
 591          * insns, even for trap codes that indicate arithmetic failures.
 592          * Weird ...)
 593          * But should we continue the brokenness???  --macro
 594          */
 595         switch (tcode) {
 596         case BRK_OVERFLOW:
 597         case BRK_DIVZERO:
 598                 if (tcode == BRK_DIVZERO)
 599                         info.si_code = FPE_INTDIV;
 600                 else
 601                         info.si_code = FPE_INTOVF;
 602                 info.si_signo = SIGFPE;
 603                 info.si_errno = 0;
 604                 info.si_addr = (void *)regs->cp0_epc;
 605                 force_sig_info(SIGFPE, &info, current);
 606                 break;
 607         default:
 608                 force_sig(SIGTRAP, current);
 609         }
 610 }
 611
 612 asmlinkage void do_ri(struct pt_regs *regs)
 613 {
 614         die_if_kernel("Reserved instruction in kernel code", regs);
 615
 616         if (!cpu_has_llsc)
 617                 if (!simulate_llsc(regs))
 618                         return;
 619
 620         force_sig(SIGILL, current);
 621 }
 622
 623 asmlinkage void do_cpu(struct pt_regs *regs)
 624 {
 625         unsigned int cpid;
 626
 627         die_if_kernel("do_cpu invoked from kernel context!", regs);
 628
 629         cpid = (regs->cp0_cause >> CAUSEB_CE) & 3;
 630
 631         switch (cpid) {
 632         case 0:
 633                 if (cpu_has_llsc)
 634                         break;
 635
 636                 if (!simulate_llsc(regs))
 637                         return;
 638                 break;
 639
 640         case 1:
 641                 own_fpu();
 642                 if (current->used_math) {       /* Using the FPU again.  */
 643                         restore_fp(current);
 644                 } else {                        /* First time FPU user.  */
 645                         init_fpu();
 646                         current->used_math = 1;
 647                 }
 648
 649                 if (!cpu_has_fpu) {
 650                         int sig = fpu_emulator_cop1Handler(0, regs,
 651                                                 &current->thread.fpu.soft);
 652                         if (sig)
 653                                 force_sig(sig, current);
 654                 }
 655
 656                 return;
 657
 658         case 2:
 659         case 3:
 660                 break;
 661         }
 662
 663         force_sig(SIGILL, current);
 664 }
 665
 666 asmlinkage void do_mdmx(struct pt_regs *regs)
 667 {
 668         force_sig(SIGILL, current);
 669 }
 670
 671 asmlinkage void do_watch(struct pt_regs *regs)
 672 {
 673         /*
 674          * We use the watch exception where available to detect stack
 675          * overflows.
 676          */
 677         dump_tlb_all();
 678         show_regs(regs);
 679         panic("Caught WATCH exception - probably caused by stack overflow.");
 680 }
 681
 682 asmlinkage void do_mcheck(struct pt_regs *regs)
 683 {
 684         show_regs(regs);
 685         dump_tlb_all();
 686         /*
 687          * Some chips may have other causes of machine check (e.g. SB1
 688          * graduation timer)
 689          */
 690         panic("Caught Machine Check exception - %scaused by multiple "
 691               "matching entries in the TLB.",
 692               (regs->cp0_status & ST0_TS) ? "" : "not ");
 693 }
 694
 695 asmlinkage void do_reserved(struct pt_regs *regs)
 696 {
 697         /*
 698          * Game over - no way to handle this if it ever occurs.  Most probably
 699          * caused by a new unknown cpu type or after another deadly
 700          * hard/software error.
 701          */
 702         show_regs(regs);
 703         panic("Caught reserved exception %ld - should not happen.",
 704               (regs->cp0_cause & 0x7f) >> 2);
 705 }
 706
 707 /*
 708  * Some MIPS CPUs can enable/disable for cache parity detection, but do
 709  * it different ways.
 710  */
 711 static inline void parity_protection_init(void)
 712 {
 713         switch (current_cpu_data.cputype) {
 714         case CPU_24K:
 715                 /* 24K cache parity not currently implemented in FPGA */
 716                 printk(KERN_INFO "Disable cache parity protection for "
 717                        "MIPS 24K CPU.\n");
 718                 write_c0_ecc(read_c0_ecc() & ~0x80000000);
 719                 break;
 720         case CPU_5KC:
 721                 /* Set the PE bit (bit 31) in the c0_ecc register. */
 722                 printk(KERN_INFO "Enable cache parity protection for "
 723                        "MIPS 5KC/24K CPUs.\n");
 724                 write_c0_ecc(read_c0_ecc() | 0x80000000);
 725                 break;
 726         case CPU_20KC:
 727         case CPU_25KF:
 728                 /* Clear the DE bit (bit 16) in the c0_status register. */
 729                 printk(KERN_INFO "Enable cache parity protection for "
 730                        "MIPS 20KC/25KF CPUs.\n");
 731                 clear_c0_status(ST0_DE);
 732                 break;
 733         default:
 734                 break;
 735         }
 736 }
 737
 738 asmlinkage void cache_parity_error(void)
 739 {
 740         const int field = 2 * sizeof(unsigned long);
 741         unsigned int reg_val;
 742
 743         /* For the moment, report the problem and hang. */
 744         printk("Cache error exception:\n");
 745         printk("cp0_errorepc == %0*lx\n", field, read_c0_errorepc());
 746         reg_val = read_c0_cacheerr();
 747         printk("c0_cacheerr == %08x\n", reg_val);
 748
 749         printk("Decoded c0_cacheerr: %s cache fault in %s reference.\n",
 750                reg_val & (1<<30) ? "secondary" : "primary",
 751                reg_val & (1<<31) ? "data" : "insn");
 752         printk("Error bits: %s%s%s%s%s%s%s\n",
 753                reg_val & (1<<29) ? "ED " : "",
 754                reg_val & (1<<28) ? "ET " : "",
 755                reg_val & (1<<26) ? "EE " : "",
 756                reg_val & (1<<25) ? "EB " : "",
 757                reg_val & (1<<24) ? "EI " : "",
 758                reg_val & (1<<23) ? "E1 " : "",
 759                reg_val & (1<<22) ? "E0 " : "");
 760         printk("IDX: 0x%08x\n", reg_val & ((1<<22)-1));
 761
 762 #if defined(CONFIG_CPU_MIPS32) || defined (CONFIG_CPU_MIPS64)
 763         if (reg_val & (1<<22))
 764                 printk("DErrAddr0: 0x%0*lx\n", field, read_c0_derraddr0());
 765
 766         if (reg_val & (1<<23))
 767                 printk("DErrAddr1: 0x%0*lx\n", field, read_c0_derraddr1());
 768 #endif
 769
 770         panic("Can't handle the cache error!");
 771 }
 772
 773 /*
 774  * SDBBP EJTAG debug exception handler.
 775  * We skip the instruction and return to the next instruction.
 776  */
 777 void ejtag_exception_handler(struct pt_regs *regs)
 778 {
 779         const int field = 2 * sizeof(unsigned long);
 780         unsigned long depc, old_epc;
 781         unsigned int debug;
 782
 783         printk("SDBBP EJTAG debug exception - not handled yet, just ignored!\n");
 784         depc = read_c0_depc();
 785         debug = read_c0_debug();
 786         printk("c0_depc = %0*lx, DEBUG = %08x\n", field, depc, debug);
 787         if (debug & 0x80000000) {
 788                 /*
 789                  * In branch delay slot.
 790                  * We cheat a little bit here and use EPC to calculate the
 791                  * debug return address (DEPC). EPC is restored after the
 792                  * calculation.
 793                  */
 794                 old_epc = regs->cp0_epc;
 795                 regs->cp0_epc = depc;
 796                 __compute_return_epc(regs);
 797                 depc = regs->cp0_epc;
 798                 regs->cp0_epc = old_epc;
 799         } else
 800                 depc += 4;
 801         write_c0_depc(depc);
 802
 803 #if 0
 804         printk("\n\n----- Enable EJTAG single stepping ----\n\n");
 805         write_c0_debug(debug | 0x100);
 806 #endif
 807 }
 808
 809 /*
 810  * NMI exception handler.
 811  */
 812 void nmi_exception_handler(struct pt_regs *regs)
 813 {
 814         printk("NMI taken!!!!\n");
 815         die("NMI", regs);
 816         while(1) ;
 817 }
 818
 819 unsigned long exception_handlers[32];
 820
 821 /*
 822  * As a side effect of the way this is implemented we're limited
 823  * to interrupt handlers in the address range from
 824  * KSEG0 <= x < KSEG0 + 256mb on the Nevada.  Oh well ...
 825  */
 826 void *set_except_vector(int n, void *addr)
 827 {
 828         unsigned long handler = (unsigned long) addr;
 829         unsigned long old_handler = exception_handlers[n];
 830
 831         exception_handlers[n] = handler;
 832         if (n == 0 && cpu_has_divec) {
 833                 *(volatile u32 *)(CAC_BASE + 0x200) = 0x08000000 |
 834                                                  (0x03ffffff & (handler >> 2));
 835                 flush_icache_range(CAC_BASE + 0x200, CAC_BASE + 0x204);
 836         }
 837         return (void *)old_handler;
 838 }
 839
 840 /*
 841  * This is used by native signal handling
 842  */
 843 asmlinkage int (*save_fp_context)(struct sigcontext *sc);
 844 asmlinkage int (*restore_fp_context)(struct sigcontext *sc);
 845
 846 extern asmlinkage int _save_fp_context(struct sigcontext *sc);
 847 extern asmlinkage int _restore_fp_context(struct sigcontext *sc);
 848
 849 extern asmlinkage int fpu_emulator_save_context(struct sigcontext *sc);
 850 extern asmlinkage int fpu_emulator_restore_context(struct sigcontext *sc);
 851
 852 static inline void signal_init(void)
 853 {
 854         if (cpu_has_fpu) {
 855                 save_fp_context = _save_fp_context;
 856                 restore_fp_context = _restore_fp_context;
 857         } else {
 858                 save_fp_context = fpu_emulator_save_context;
 859                 restore_fp_context = fpu_emulator_restore_context;
 860         }
 861 }
 862
 863 #ifdef CONFIG_MIPS32_COMPAT
 864
 865 /*
 866  * This is used by 32-bit signal stuff on the 64-bit kernel
 867  */
 868 asmlinkage int (*save_fp_context32)(struct sigcontext32 *sc);
 869 asmlinkage int (*restore_fp_context32)(struct sigcontext32 *sc);
 870
 871 extern asmlinkage int _save_fp_context32(struct sigcontext32 *sc);
 872 extern asmlinkage int _restore_fp_context32(struct sigcontext32 *sc);
 873
 874 extern asmlinkage int fpu_emulator_save_context32(struct sigcontext32 *sc);
 875 extern asmlinkage int fpu_emulator_restore_context32(struct sigcontext32 *sc);
 876
 877 static inline void signal32_init(void)
 878 {
 879         if (cpu_has_fpu) {
 880                 save_fp_context32 = _save_fp_context32;
 881                 restore_fp_context32 = _restore_fp_context32;
 882         } else {
 883                 save_fp_context32 = fpu_emulator_save_context32;
 884                 restore_fp_context32 = fpu_emulator_restore_context32;
 885         }
 886 }
 887 #endif
 888
 889 extern void cpu_cache_init(void);
 890 extern void tlb_init(void);
 891
 892 void __init per_cpu_trap_init(void)
 893 {
 894         unsigned int cpu = smp_processor_id();
 895
 896         /* Some firmware leaves the BEV flag set, clear it.  */
 897         clear_c0_status(ST0_CU1|ST0_CU2|ST0_CU3|ST0_BEV);
 898 #ifdef CONFIG_MIPS64
 899         set_c0_status(ST0_CU0|ST0_FR|ST0_KX|ST0_SX|ST0_UX);
 900 #endif
 901
 902         if (current_cpu_data.isa_level == MIPS_CPU_ISA_IV)
 903                 set_c0_status(ST0_XX);
 904
 905         /*
 906          * Some MIPS CPUs have a dedicated interrupt vector which reduces the
 907          * interrupt processing overhead.  Use it where available.
 908          */
 909         if (cpu_has_divec)
 910                 set_c0_cause(CAUSEF_IV);
 911
 912         cpu_data[cpu].asid_cache = ASID_FIRST_VERSION;
 913         TLBMISS_HANDLER_SETUP();
 914
 915         atomic_inc(&init_mm.mm_count);
 916         current->active_mm = &init_mm;
 917         BUG_ON(current->mm);
 918         enter_lazy_tlb(&init_mm, current);
 919
 920         cpu_cache_init();
 921         tlb_init();
 922 }
 923
 924 void __init trap_init(void)
 925 {
 926         extern char except_vec3_generic, except_vec3_r4000;
 927         extern char except_vec_ejtag_debug;
 928         extern char except_vec4;
 929         unsigned long i;
 930
 931         per_cpu_trap_init();
 932
 933         /*
 934          * Copy the generic exception handlers to their final destination.
 935          * This will be overriden later as suitable for a particular
 936          * configuration.
 937          */
 938         memcpy((void *)(CAC_BASE + 0x180), &except_vec3_generic, 0x80);
 939
 940         /*
 941          * Setup default vectors
 942          */
 943         for (i = 0; i <= 31; i++)
 944                 set_except_vector(i, handle_reserved);
 945
 946         /*
 947          * Copy the EJTAG debug exception vector handler code to it's final
 948          * destination.
 949          */
 950         if (cpu_has_ejtag)
 951                 memcpy((void *)(CAC_BASE + 0x300), &except_vec_ejtag_debug, 0x80);
 952
 953         /*
 954          * Only some CPUs have the watch exceptions.
 955          */
 956         if (cpu_has_watch)
 957                 set_except_vector(23, handle_watch);
 958
 959         /*
 960          * Some MIPS CPUs have a dedicated interrupt vector which reduces the
 961          * interrupt processing overhead.  Use it where available.
 962          */
 963         if (cpu_has_divec)
 964                 memcpy((void *)(CAC_BASE + 0x200), &except_vec4, 0x8);
 965
 966         /*
 967          * Some CPUs can enable/disable for cache parity detection, but does
 968          * it different ways.
 969          */
 970         parity_protection_init();
 971
 972         /*
 973          * The Data Bus Errors / Instruction Bus Errors are signaled
 974          * by external hardware.  Therefore these two exceptions
 975          * may have board specific handlers.
 976          */
 977         if (board_be_init)
 978                 board_be_init();
 979
 980 #ifdef CONFIG_MIPS32
 981         set_except_vector(1, handle_mod);
 982         set_except_vector(2, handle_tlbl);
 983         set_except_vector(3, handle_tlbs);
 984 #endif
 985 #ifdef CONFIG_MIPS64
 986         set_except_vector(1, __xtlb_mod);
 987         set_except_vector(2, __xtlb_tlbl);
 988         set_except_vector(3, __xtlb_tlbs);
 989 #endif
 990         set_except_vector(4, handle_adel);
 991         set_except_vector(5, handle_ades);
 992
 993         set_except_vector(6, handle_ibe);
 994         set_except_vector(7, handle_dbe);
 995
 996         set_except_vector(8, handle_sys);
 997         set_except_vector(9, handle_bp);
 998         set_except_vector(10, handle_ri);
 999         set_except_vector(11, handle_cpu);
1000         set_except_vector(12, handle_ov);
1001         set_except_vector(13, handle_tr);
1002         set_except_vector(22, handle_mdmx);
1003
1004         if (cpu_has_fpu && !cpu_has_nofpuex)
1005                 set_except_vector(15, handle_fpe);
1006
1007         if (cpu_has_mcheck)
1008                 set_except_vector(24, handle_mcheck);
1009
1010         if (cpu_has_vce)
1011                 memcpy((void *)(CAC_BASE + 0x180), &except_vec3_r4000, 0x80);
1012         else if (cpu_has_4kex)
1013                 memcpy((void *)(CAC_BASE + 0x180), &except_vec3_generic, 0x80);
1014         else
1015                 memcpy((void *)(CAC_BASE + 0x080), &except_vec3_generic, 0x80);
1016
1017         if (current_cpu_data.cputype == CPU_R6000 ||
1018             current_cpu_data.cputype == CPU_R6000A) {
1019                 /*
1020                  * The R6000 is the only R-series CPU that features a machine
1021                  * check exception (similar to the R4000 cache error) and
1022                  * unaligned ldc1/sdc1 exception.  The handlers have not been
1023                  * written yet.  Well, anyway there is no R6000 machine on the
1024                  * current list of targets for Linux/MIPS.
1025                  * (Duh, crap, there is someone with a tripple R6k machine)
1026                  */
1027                 //set_except_vector(14, handle_mc);
1028                 //set_except_vector(15, handle_ndc);
1029         }
1030
1031         signal_init();
1032 #ifdef CONFIG_MIPS32_COMPAT
1033         signal32_init();
1034 #endif
1035
1036         flush_icache_range(CAC_BASE, CAC_BASE + 0x400);
1037 }