arch/mips/momentum/jaguar_atx/setup.c

   1 /*
   2  * BRIEF MODULE DESCRIPTION
   3  * Momentum Computer Jaguar-ATX board dependent boot routines
   4  *
   5  * Copyright (C) 1996, 1997, 2001  Ralf Baechle
   6  * Copyright (C) 2000 RidgeRun, Inc.
   7  * Copyright (C) 2001 Red Hat, Inc.
   8  * Copyright (C) 2002 Momentum Computer
   9  *
  10  * Author: Matthew Dharm, Momentum Computer
  11  *   mdharm@momenco.com
  12  *
  13  * Louis Hamilton, Red Hat, Inc.
  14  *   hamilton@redhat.com  [MIPS64 modifications]
  15  *
  16  * Author: RidgeRun, Inc.
  17  *   glonnon@ridgerun.com, skranz@ridgerun.com, stevej@ridgerun.com
  18  *
  19  * Copyright 2001 MontaVista Software Inc.
  20  * Author: jsun@mvista.com or jsun@junsun.net
  21  *
  22  *  This program is free software; you can redistribute  it and/or modify it
  23  *  under  the terms of  the GNU General  Public License as published by the
  24  *  Free Software Foundation;  either version 2 of the  License, or (at your
  25  *  option) any later version.
  26  *
  27  *  THIS  SOFTWARE  IS PROVIDED   ``AS  IS'' AND   ANY  EXPRESS OR IMPLIED
  28  *  WARRANTIES,   INCLUDING, BUT NOT  LIMITED  TO, THE IMPLIED WARRANTIES OF
  29  *  MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE ARE DISCLAIMED.  IN
  30  *  NO  EVENT  SHALL   THE AUTHOR  BE    LIABLE FOR ANY   DIRECT, INDIRECT,
  31  *  INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT
  32  *  NOT LIMITED   TO, PROCUREMENT OF  SUBSTITUTE GOODS  OR SERVICES; LOSS OF
  33  *  USE, DATA,  OR PROFITS; OR  BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON
  34  *  ANY THEORY OF LIABILITY, WHETHER IN  CONTRACT, STRICT LIABILITY, OR TORT
  35  *  (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE OF
  36  *  THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
  37  *
  38  *  You should have received a copy of the  GNU General Public License along
  39  *  with this program; if not, write  to the Free Software Foundation, Inc.,
  40  *  675 Mass Ave, Cambridge, MA 02139, USA.
  41  */
  42 #include <linux/config.h>
  43 #include <linux/bcd.h>
  44 #include <linux/init.h>
  45 #include <linux/kernel.h>
  46 #include <linux/types.h>
  47 #include <linux/mm.h>
  48 #include <linux/bootmem.h>
  49 #include <linux/swap.h>
  50 #include <linux/ioport.h>
  51 #include <linux/sched.h>
  52 #include <linux/interrupt.h>
  53 #include <linux/timex.h>
  54 #include <linux/vmalloc.h>
  55 #include <asm/time.h>
  56 #include <asm/bootinfo.h>
  57 #include <asm/page.h>
  58 #include <asm/io.h>
  59 #include <asm/irq.h>
  60 #include <asm/pci.h>
  61 #include <asm/pci_channel.h>
  62 #include <asm/processor.h>
  63 #include <asm/ptrace.h>
  64 #include <asm/reboot.h>
  65 #include <asm/tlbflush.h>
  66 #include <asm/mv64340.h>
  67
  68 #include "jaguar_atx_fpga.h"
  69
  70 extern unsigned long mv64340_sram_base;
  71 unsigned long cpu_clock;
  72
  73 /* These functions are used for rebooting or halting the machine*/
  74 extern void momenco_jaguar_restart(char *command);
  75 extern void momenco_jaguar_halt(void);
  76 extern void momenco_jaguar_power_off(void);
  77
  78 void momenco_time_init(void);
  79
  80 static char reset_reason;
  81
  82 static inline unsigned long ENTRYLO(unsigned long paddr)
  83 {
  84         return ((paddr & PAGE_MASK) |
  85                (_PAGE_PRESENT | __READABLE | __WRITEABLE | _PAGE_GLOBAL |
  86                 _CACHE_UNCACHED)) >> 6;
  87 }
  88
  89 void __init bus_error_init(void) { /* nothing */ }
  90
  91 /*
  92  * Load a few TLB entries for the MV64340 and perhiperals. The MV64340 is going
  93  * to be hit on every IRQ anyway - there's absolutely no point in letting it be
  94  * a random TLB entry, as it'll just cause needless churning of the TLB. And we
  95  * use the other half for the serial port, which is just a PITA otherwise :)
  96  *
  97  *      Device                  Physical        Virtual
  98  *      MV64340 Internal Regs   0xf4000000      0xf4000000
  99  *      Ocelot-C[S] PLD (CS0)   0xfc000000      0xfc000000
 100  *      NVRAM (CS1)             0xfc800000      0xfc800000
 101  *      UARTs (CS2)             0xfd000000      0xfd000000
 102  *      Internal SRAM           0xfe000000      0xfe000000
 103  *      M-Systems DOC (CS3)     0xff000000      0xff000000
 104  */
 105
 106 static __init void wire_stupidity_into_tlb(void)
 107 {
 108 #ifdef CONFIG_MIPS32
 109         write_c0_wired(0);
 110         local_flush_tlb_all();
 111
 112         /* marvell and extra space */
 113         add_wired_entry(ENTRYLO(0xf4000000), ENTRYLO(0xf4010000),
 114                         0xf4000000UL, PM_64K);
 115         /* fpga, rtc, and uart */
 116         add_wired_entry(ENTRYLO(0xfc000000), ENTRYLO(0xfd000000),
 117                         0xfc000000UL, PM_16M);
 118 //      /* m-sys and internal SRAM */
 119 //      add_wired_entry(ENTRYLO(0xfe000000), ENTRYLO(0xff000000),
 120 //                      0xfe000000UL, PM_16M);
 121
 122         mv64340_base = 0xf4000000;
 123         //mv64340_sram_base = 0xfe000000;       /* Currently unused */
 124 #endif
 125 }
 126
 127 unsigned long mv64340_base      = 0xf4000000L;
 128 unsigned long ja_fpga_base      = JAGUAR_ATX_CS0_ADDR;
 129 unsigned long uart_base         = 0xfd000000L;
 130 static unsigned char *rtc_base  = (unsigned char*) 0xfc800000L;
 131
 132 static __init int per_cpu_mappings(void)
 133 {
 134         mv64340_base    = (unsigned long) ioremap(0xf4000000, 0x10000);
 135         ja_fpga_base    = (unsigned long) ioremap(JAGUAR_ATX_CS0_ADDR,  0x1000);
 136         uart_base       = (unsigned long) ioremap(0xfd000000UL, 0x1000);
 137         rtc_base        = ioremap(0xfc000000UL, 0x8000);
 138         // ioremap(0xfe000000,  32 << 20);
 139         write_c0_wired(0);
 140         local_flush_tlb_all();
 141         ja_setup_console();
 142
 143         return 0;
 144 }
 145 arch_initcall(per_cpu_mappings);
 146
 147 unsigned long m48t37y_get_time(void)
 148 {
 149         unsigned int year, month, day, hour, min, sec;
 150
 151         /* stop the update */
 152         rtc_base[0x7ff8] = 0x40;
 153
 154         year = BCD2BIN(rtc_base[0x7fff]);
 155         year += BCD2BIN(rtc_base[0x7ff1]) * 100;
 156
 157         month = BCD2BIN(rtc_base[0x7ffe]);
 158
 159         day = BCD2BIN(rtc_base[0x7ffd]);
 160
 161         hour = BCD2BIN(rtc_base[0x7ffb]);
 162         min = BCD2BIN(rtc_base[0x7ffa]);
 163         sec = BCD2BIN(rtc_base[0x7ff9]);
 164
 165         /* start the update */
 166         rtc_base[0x7ff8] = 0x00;
 167
 168         return mktime(year, month, day, hour, min, sec);
 169 }
 170
 171 int m48t37y_set_time(unsigned long sec)
 172 {
 173         struct rtc_time tm;
 174
 175         /* convert to a more useful format -- note months count from 0 */
 176         to_tm(sec, &tm);
 177         tm.tm_mon += 1;
 178
 179         /* enable writing */
 180         rtc_base[0x7ff8] = 0x80;
 181
 182         /* year */
 183         rtc_base[0x7fff] = BIN2BCD(tm.tm_year % 100);
 184         rtc_base[0x7ff1] = BIN2BCD(tm.tm_year / 100);
 185
 186         /* month */
 187         rtc_base[0x7ffe] = BIN2BCD(tm.tm_mon);
 188
 189         /* day */
 190         rtc_base[0x7ffd] = BIN2BCD(tm.tm_mday);
 191
 192         /* hour/min/sec */
 193         rtc_base[0x7ffb] = BIN2BCD(tm.tm_hour);
 194         rtc_base[0x7ffa] = BIN2BCD(tm.tm_min);
 195         rtc_base[0x7ff9] = BIN2BCD(tm.tm_sec);
 196
 197         /* day of week -- not really used, but let's keep it up-to-date */
 198         rtc_base[0x7ffc] = BIN2BCD(tm.tm_wday + 1);
 199
 200         /* disable writing */
 201         rtc_base[0x7ff8] = 0x00;
 202
 203         return 0;
 204 }
 205
 206 void momenco_timer_setup(struct irqaction *irq)
 207 {
 208         setup_irq(8, irq);
 209 }
 210
 211 /*
 212  * Ugly but the least of all evils.  TLB initialization did flush the TLB so
 213  * We need to setup mappings again before we can touch the RTC.
 214  */
 215 void momenco_time_init(void)
 216 {
 217         wire_stupidity_into_tlb();
 218
 219         mips_hpt_frequency = cpu_clock / 2;
 220         board_timer_setup = momenco_timer_setup;
 221
 222         rtc_get_time = m48t37y_get_time;
 223         rtc_set_time = m48t37y_set_time;
 224 }
 225
 226 static struct resource mv_pci_io_mem0_resource = {
 227         .name   = "MV64340 PCI0 IO MEM",
 228         .flags  = IORESOURCE_IO
 229 };
 230
 231 static struct resource mv_pci_mem0_resource = {
 232         .name   = "MV64340 PCI0 MEM",
 233         .flags  = IORESOURCE_MEM
 234 };
 235
 236 extern struct pci_ops mv64340_bus0_pci_ops;
 237
 238 static struct pci_controller mv_bus0_controller = {
 239         .pci_ops        = &mv64340_bus0_pci_ops,
 240         .mem_resource   = &mv_pci_mem0_resource,
 241         .io_resource    = &mv_pci_io_mem0_resource,
 242 };
 243
 244 static uint32_t mv_io_base, mv_io_size;
 245
 246 static void ja_pci0_init(void)
 247 {
 248         uint32_t mem0_base, mem0_size;
 249         uint32_t io_base, io_size;
 250
 251         io_base = MV_READ(MV64340_PCI_0_IO_BASE_ADDR) << 16;
 252         io_size = (MV_READ(MV64340_PCI_0_IO_SIZE) + 1) << 16;
 253         mem0_base = MV_READ(MV64340_PCI_0_MEMORY0_BASE_ADDR) << 16;
 254         mem0_size = (MV_READ(MV64340_PCI_0_MEMORY0_SIZE) + 1) << 16;
 255
 256         mv_pci_io_mem0_resource.start   = 0;
 257         mv_pci_io_mem0_resource.end     = io_size - 1;
 258         mv_pci_mem0_resource.start      = mem0_base;
 259         mv_pci_mem0_resource.end        = mem0_base + mem0_size - 1;
 260         mv_bus0_controller.mem_offset   = mem0_base;
 261         mv_bus0_controller.io_offset    = 0;
 262
 263         ioport_resource.end             = io_size - 1;
 264
 265         register_pci_controller(&mv_bus0_controller);
 266
 267         mv_io_base = io_base;
 268         mv_io_size = io_size;
 269 }
 270
 271 static struct resource mv_pci_io_mem1_resource = {
 272         .name   = "MV64340 PCI1 IO MEM",
 273         .flags  = IORESOURCE_IO
 274 };
 275
 276 static struct resource mv_pci_mem1_resource = {
 277         .name   = "MV64340 PCI1 MEM",
 278         .flags  = IORESOURCE_MEM
 279 };
 280
 281 extern struct pci_ops mv64340_bus1_pci_ops;
 282
 283 static struct pci_controller mv_bus1_controller = {
 284         .pci_ops        = &mv64340_bus1_pci_ops,
 285         .mem_resource   = &mv_pci_mem1_resource,
 286         .io_resource    = &mv_pci_io_mem1_resource,
 287 };
 288
 289 static __init void ja_pci1_init(void)
 290 {
 291         uint32_t mem0_base, mem0_size;
 292         uint32_t io_base, io_size;
 293
 294         io_base = MV_READ(MV64340_PCI_1_IO_BASE_ADDR) << 16;
 295         io_size = (MV_READ(MV64340_PCI_1_IO_SIZE) + 1) << 16;
 296         mem0_base = MV_READ(MV64340_PCI_1_MEMORY0_BASE_ADDR) << 16;
 297         mem0_size = (MV_READ(MV64340_PCI_1_MEMORY0_SIZE) + 1) << 16;
 298
 299         /*
 300          * Here we assume the I/O window of second bus to be contiguous with
 301          * the first.  A gap is no problem but would waste address space for
 302          * remapping the port space.
 303          */
 304         mv_pci_io_mem1_resource.start   = mv_io_size;
 305         mv_pci_io_mem1_resource.end     = mv_io_size + io_size - 1;
 306         mv_pci_mem1_resource.start      = mem0_base;
 307         mv_pci_mem1_resource.end        = mem0_base + mem0_size - 1;
 308         mv_bus1_controller.mem_offset   = mem0_base;
 309         mv_bus1_controller.io_offset    = 0;
 310
 311         ioport_resource.end             = io_base + io_size -mv_io_base - 1;
 312
 313         register_pci_controller(&mv_bus1_controller);
 314
 315         mv_io_size = io_base + io_size - mv_io_base;
 316 }
 317
 318 static __init int __init ja_pci_init(void)
 319 {
 320         unsigned long io_v_base;
 321         uint32_t enable;
 322
 323         enable = ~MV_READ(MV64340_BASE_ADDR_ENABLE);
 324
 325         /*
 326          * We require at least one enabled I/O or PCI memory window or we
 327          * will ignore this PCI bus.  We ignore PCI windows 1, 2 and 3.
 328          */
 329         if (enable & (0x01 <<  9) || enable & (0x01 << 10))
 330                 ja_pci0_init();
 331
 332         if (enable & (0x01 << 14) || enable & (0x01 << 15))
 333                 ja_pci1_init();
 334
 335         if (mv_io_size) {
 336                 io_v_base = (unsigned long) ioremap(mv_io_base, mv_io_size);
 337                 if (!io_v_base)
 338                         panic("Could not ioremap I/O port range");
 339
 340                 set_io_port_base(io_v_base);
 341         }
 342
 343         return 0;
 344 }
 345
 346 arch_initcall(ja_pci_init);
 347
 348 static int  __init momenco_jaguar_atx_setup(void)
 349 {
 350         unsigned int tmpword;
 351
 352         board_time_init = momenco_time_init;
 353
 354         _machine_restart = momenco_jaguar_restart;
 355         _machine_halt = momenco_jaguar_halt;
 356         _machine_power_off = momenco_jaguar_power_off;
 357
 358         /*
 359          * initrd_start = (ulong)jaguar_initrd_start;
 360          * initrd_end = (ulong)jaguar_initrd_start + (ulong)jaguar_initrd_size;
 361          * initrd_below_start_ok = 1;
 362          */
 363
 364         wire_stupidity_into_tlb();
 365
 366         /*
 367          * shut down ethernet ports, just to be sure our memory doesn't get
 368          * corrupted by random ethernet traffic.
 369          */
 370         MV_WRITE(MV64340_ETH_TRANSMIT_QUEUE_COMMAND_REG(0), 0xff << 8);
 371         MV_WRITE(MV64340_ETH_TRANSMIT_QUEUE_COMMAND_REG(1), 0xff << 8);
 372         MV_WRITE(MV64340_ETH_TRANSMIT_QUEUE_COMMAND_REG(2), 0xff << 8);
 373         MV_WRITE(MV64340_ETH_RECEIVE_QUEUE_COMMAND_REG(0), 0xff << 8);
 374         MV_WRITE(MV64340_ETH_RECEIVE_QUEUE_COMMAND_REG(1), 0xff << 8);
 375         MV_WRITE(MV64340_ETH_RECEIVE_QUEUE_COMMAND_REG(2), 0xff << 8);
 376         while (MV_READ(MV64340_ETH_RECEIVE_QUEUE_COMMAND_REG(0)) & 0xff);
 377         while (MV_READ(MV64340_ETH_RECEIVE_QUEUE_COMMAND_REG(1)) & 0xff);
 378         while (MV_READ(MV64340_ETH_RECEIVE_QUEUE_COMMAND_REG(2)) & 0xff);
 379         while (MV_READ(MV64340_ETH_TRANSMIT_QUEUE_COMMAND_REG(0)) & 0xff);
 380         while (MV_READ(MV64340_ETH_TRANSMIT_QUEUE_COMMAND_REG(1)) & 0xff);
 381         while (MV_READ(MV64340_ETH_TRANSMIT_QUEUE_COMMAND_REG(2)) & 0xff);
 382         MV_WRITE(MV64340_ETH_PORT_SERIAL_CONTROL_REG(0),
 383                  MV_READ(MV64340_ETH_PORT_SERIAL_CONTROL_REG(0)) & ~1);
 384         MV_WRITE(MV64340_ETH_PORT_SERIAL_CONTROL_REG(1),
 385                  MV_READ(MV64340_ETH_PORT_SERIAL_CONTROL_REG(1)) & ~1);
 386         MV_WRITE(MV64340_ETH_PORT_SERIAL_CONTROL_REG(2),
 387                  MV_READ(MV64340_ETH_PORT_SERIAL_CONTROL_REG(2)) & ~1);
 388
 389         /* Turn off the Bit-Error LED */
 390         JAGUAR_FPGA_WRITE(0x80, CLR);
 391
 392         tmpword = JAGUAR_FPGA_READ(BOARDREV);
 393         if (tmpword < 26)
 394                 printk("Momentum Jaguar-ATX: Board Assembly Rev. %c\n",
 395                         'A'+tmpword);
 396         else
 397                 printk("Momentum Jaguar-ATX: Board Assembly Revision #0x%x\n",
 398                         tmpword);
 399
 400         tmpword = JAGUAR_FPGA_READ(FPGA_REV);
 401         printk("FPGA Rev: %d.%d\n", tmpword>>4, tmpword&15);
 402         tmpword = JAGUAR_FPGA_READ(RESET_STATUS);
 403         printk("Reset reason: 0x%x\n", tmpword);
 404         switch (tmpword) {
 405         case 0x1:
 406                 printk("  - Power-up reset\n");
 407                 break;
 408         case 0x2:
 409                 printk("  - Push-button reset\n");
 410                 break;
 411         case 0x8:
 412                 printk("  - Watchdog reset\n");
 413                 break;
 414         case 0x10:
 415                 printk("  - JTAG reset\n");
 416                 break;
 417         default:
 418                 printk("  - Unknown reset cause\n");
 419         }
 420         reset_reason = tmpword;
 421         JAGUAR_FPGA_WRITE(0xff, RESET_STATUS);
 422
 423         tmpword = JAGUAR_FPGA_READ(BOARD_STATUS);
 424         printk("Board Status register: 0x%02x\n", tmpword);
 425         printk("  - User jumper: %s\n", (tmpword & 0x80)?"installed":"absent");
 426         printk("  - Boot flash write jumper: %s\n", (tmpword&0x40)?"installed":"absent");
 427
 428         /* 256MiB of RM9000x2 DDR */
 429 //      add_memory_region(0x0, 0x100<<20, BOOT_MEM_RAM);
 430
 431         /* 128MiB of MV-64340 DDR */
 432 //      add_memory_region(0x100<<20, 0x80<<20, BOOT_MEM_RAM);
 433
 434         /* XXX Memory configuration should be picked up from PMON2k */
 435 #ifdef CONFIG_JAGUAR_DMALOW
 436         printk("Jaguar ATX DMA-low mode set\n");
 437         add_memory_region(0x00000000, 0x08000000, BOOT_MEM_RAM);
 438         add_memory_region(0x08000000, 0x10000000, BOOT_MEM_RAM);
 439 #else
 440         /* 128MiB of MV-64340 DDR RAM */
 441         printk("Jaguar ATX DMA-low mode is not set\n");
 442         add_memory_region(0x100<<20, 0x80<<20, BOOT_MEM_RAM);
 443 #endif
 444
 445 #ifdef GEMDEBUG_TRACEBUFFER
 446         {
 447           unsigned int tbControl;
 448           tbControl =
 449             0 << 26 |  /* post trigger delay 0 */
 450                     0x2 << 16 |         /* sequential trace mode */
 451             //      0x0 << 16 |         /* non-sequential trace mode */
 452             //      0xf << 4 |          /* watchpoints disabled */
 453             2 << 2 |            /* armed */
 454             2 ;                 /* interrupt disabled  */
 455           printk ("setting     tbControl = %08lx\n", tbControl);
 456           write_32bit_cp0_set1_register($22, tbControl);
 457           __asm__ __volatile__(".set noreorder\n\t" \
 458                                "nop; nop; nop; nop; nop; nop;\n\t" \
 459                                "nop; nop; nop; nop; nop; nop;\n\t" \
 460                                ".set reorder\n\t");
 461
 462         }
 463 #endif
 464
 465         return 0;
 466 }
 467
 468 early_initcall(momenco_jaguar_atx_setup);