arch/mips/momentum/ocelot_g/setup.c

   1 /*
   2  * setup.c
   3  *
   4  * BRIEF MODULE DESCRIPTION
   5  * Momentum Computer Ocelot-G (CP7000G) - board dependent boot routines
   6  *
   7  * Copyright (C) 1996, 1997, 2001  Ralf Baechle
   8  * Copyright (C) 2000 RidgeRun, Inc.
   9  * Copyright (C) 2001 Red Hat, Inc.
  10  * Copyright (C) 2002 Momentum Computer
  11  *
  12  * Author: Matthew Dharm, Momentum Computer
  13  *   mdharm@momenco.com
  14  *
  15  * Author: RidgeRun, Inc.
  16  *   glonnon@ridgerun.com, skranz@ridgerun.com, stevej@ridgerun.com
  17  *
  18  * Copyright 2001 MontaVista Software Inc.
  19  * Author: jsun@mvista.com or jsun@junsun.net
  20  *
  21  *  This program is free software; you can redistribute  it and/or modify it
  22  *  under  the terms of  the GNU General  Public License as published by the
  23  *  Free Software Foundation;  either version 2 of the  License, or (at your
  24  *  option) any later version.
  25  *
  26  *  THIS  SOFTWARE  IS PROVIDED   ``AS  IS'' AND   ANY  EXPRESS OR IMPLIED
  27  *  WARRANTIES,   INCLUDING, BUT NOT  LIMITED  TO, THE IMPLIED WARRANTIES OF
  28  *  MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE ARE DISCLAIMED.  IN
  29  *  NO  EVENT  SHALL   THE AUTHOR  BE    LIABLE FOR ANY   DIRECT, INDIRECT,
  30  *  INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT
  31  *  NOT LIMITED   TO, PROCUREMENT OF  SUBSTITUTE GOODS  OR SERVICES; LOSS OF
  32  *  USE, DATA,  OR PROFITS; OR  BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON
  33  *  ANY THEORY OF LIABILITY, WHETHER IN  CONTRACT, STRICT LIABILITY, OR TORT
  34  *  (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE OF
  35  *  THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
  36  *
  37  *  You should have received a copy of the  GNU General Public License along
  38  *  with this program; if not, write  to the Free Software Foundation, Inc.,
  39  *  675 Mass Ave, Cambridge, MA 02139, USA.
  40  *
  41  */
  42 #include <linux/config.h>
  43 #include <linux/init.h>
  44 #include <linux/kernel.h>
  45 #include <linux/types.h>
  46 #include <linux/mm.h>
  47 #include <linux/swap.h>
  48 #include <linux/ioport.h>
  49 #include <linux/sched.h>
  50 #include <linux/interrupt.h>
  51 #include <linux/pci.h>
  52 #include <linux/timex.h>
  53 #include <linux/vmalloc.h>
  54 #include <asm/time.h>
  55 #include <asm/bootinfo.h>
  56 #include <asm/page.h>
  57 #include <asm/io.h>
  58 #include <asm/irq.h>
  59 #include <asm/pci.h>
  60 #include <asm/processor.h>
  61 #include <asm/ptrace.h>
  62 #include <asm/reboot.h>
  63 #include <linux/bootmem.h>
  64 #include <linux/blkdev.h>
  65 #include "gt64240.h"
  66 #include "ocelot_pld.h"
  67
  68 #ifdef CONFIG_GALILLEO_GT64240_ETH
  69 extern unsigned char prom_mac_addr_base[6];
  70 #endif
  71
  72 unsigned long gt64240_base;
  73
  74 /* These functions are used for rebooting or halting the machine*/
  75 extern void momenco_ocelot_restart(char *command);
  76 extern void momenco_ocelot_halt(void);
  77 extern void momenco_ocelot_power_off(void);
  78
  79 extern void gt64240_time_init(void);
  80 extern void momenco_ocelot_irq_setup(void);
  81
  82 static char reset_reason;
  83
  84 static unsigned long ENTRYLO(unsigned long paddr)
  85 {
  86         return ((paddr & PAGE_MASK) |
  87                (_PAGE_PRESENT | __READABLE | __WRITEABLE | _PAGE_GLOBAL |
  88                 _CACHE_UNCACHED)) >> 6;
  89 }
  90
  91 static void __init setup_l3cache(unsigned long size);
  92
  93 /* setup code for a handoff from a version 2 PMON 2000 PROM */
  94 void PMON_v2_setup(void)
  95 {
  96         /* A wired TLB entry for the GT64240 and the serial port. The
  97            GT64240 is going to be hit on every IRQ anyway - there's
  98            absolutely no point in letting it be a random TLB entry, as
  99            it'll just cause needless churning of the TLB. And we use
 100            the other half for the serial port, which is just a PITA
 101            otherwise :)
 102
 103                 Device                  Physical        Virtual
 104                 GT64240 Internal Regs   0xf4000000      0xe0000000
 105                 UARTs (CS2)             0xfd000000      0xe0001000
 106         */
 107         add_wired_entry(ENTRYLO(0xf4000000), ENTRYLO(0xf4010000), 0xf4000000, PM_64K);
 108         add_wired_entry(ENTRYLO(0xfd000000), ENTRYLO(0xfd001000), 0xfd000000, PM_4K);
 109
 110         /* Also a temporary entry to let us talk to the Ocelot PLD and NVRAM
 111            in the CS[012] region. We can't use ioremap() yet. The NVRAM
 112            is a ST M48T37Y, which includes NVRAM, RTC, and Watchdog functions.
 113
 114                 Ocelot PLD (CS0)        0xfc000000      0xe0020000
 115                 NVRAM (CS1)             0xfc800000      0xe0030000
 116         */
 117         add_temporary_entry(ENTRYLO(0xfc000000), ENTRYLO(0xfc010000), 0xfc000000, PM_64K);
 118         add_temporary_entry(ENTRYLO(0xfc800000), ENTRYLO(0xfc810000), 0xfc800000, PM_64K);
 119
 120         gt64240_base = 0xf4000000;
 121 }
 122
 123 static void __init momenco_ocelot_g_setup(void)
 124 {
 125         void (*l3func)(unsigned long)=KSEG1ADDR(&setup_l3cache);
 126         unsigned int tmpword;
 127
 128         board_time_init = gt64240_time_init;
 129
 130         _machine_restart = momenco_ocelot_restart;
 131         _machine_halt = momenco_ocelot_halt;
 132         _machine_power_off = momenco_ocelot_power_off;
 133
 134         /*
 135          * initrd_start = (ulong)ocelot_initrd_start;
 136          * initrd_end = (ulong)ocelot_initrd_start + (ulong)ocelot_initrd_size;
 137          * initrd_below_start_ok = 1;
 138          */
 139
 140         /* do handoff reconfiguration */
 141         PMON_v2_setup();
 142
 143 #ifdef CONFIG_GALILLEO_GT64240_ETH
 144         /* get the mac addr */
 145         memcpy(prom_mac_addr_base, (void*)0xfc807cf2, 6);
 146 #endif
 147
 148         /* Turn off the Bit-Error LED */
 149         OCELOT_PLD_WRITE(0x80, INTCLR);
 150
 151         tmpword = OCELOT_PLD_READ(BOARDREV);
 152         if (tmpword < 26)
 153                 printk("Momenco Ocelot-G: Board Assembly Rev. %c\n", 'A'+tmpword);
 154         else
 155                 printk("Momenco Ocelot-G: Board Assembly Revision #0x%x\n", tmpword);
 156
 157         tmpword = OCELOT_PLD_READ(PLD1_ID);
 158         printk("PLD 1 ID: %d.%d\n", tmpword>>4, tmpword&15);
 159         tmpword = OCELOT_PLD_READ(PLD2_ID);
 160         printk("PLD 2 ID: %d.%d\n", tmpword>>4, tmpword&15);
 161         tmpword = OCELOT_PLD_READ(RESET_STATUS);
 162         printk("Reset reason: 0x%x\n", tmpword);
 163         reset_reason = tmpword;
 164         OCELOT_PLD_WRITE(0xff, RESET_STATUS);
 165
 166         tmpword = OCELOT_PLD_READ(BOARD_STATUS);
 167         printk("Board Status register: 0x%02x\n", tmpword);
 168         printk("  - User jumper: %s\n", (tmpword & 0x80)?"installed":"absent");
 169         printk("  - Boot flash write jumper: %s\n", (tmpword&0x40)?"installed":"absent");
 170         printk("  - Tulip PHY %s connected\n", (tmpword&0x10)?"is":"not");
 171         printk("  - L3 Cache size: %d MiB\n", (1<<((tmpword&12) >> 2))&~1);
 172         printk("  - SDRAM size: %d MiB\n", 1<<(6+(tmpword&3)));
 173
 174         if (tmpword&12)
 175                 l3func((1<<(((tmpword&12) >> 2)+20)));
 176
 177         switch(tmpword &3) {
 178         case 3:
 179                 /* 512MiB -- two banks of 256MiB */
 180                 add_memory_region(  0x0<<20, 0x100<<20, BOOT_MEM_RAM);
 181 /*
 182                 add_memory_region(0x100<<20, 0x100<<20, BOOT_MEM_RAM);
 183 */
 184                 break;
 185         case 2:
 186                 /* 256MiB -- two banks of 128MiB */
 187                 add_memory_region( 0x0<<20, 0x80<<20, BOOT_MEM_RAM);
 188                 add_memory_region(0x80<<20, 0x80<<20, BOOT_MEM_RAM);
 189                 break;
 190         case 1:
 191                 /* 128MiB -- 64MiB per bank */
 192                 add_memory_region( 0x0<<20, 0x40<<20, BOOT_MEM_RAM);
 193                 add_memory_region(0x40<<20, 0x40<<20, BOOT_MEM_RAM);
 194                 break;
 195         case 0:
 196                 /* 64MiB */
 197                 add_memory_region( 0x0<<20, 0x40<<20, BOOT_MEM_RAM);
 198                 break;
 199         }
 200
 201         /* FIXME: Fix up the DiskOnChip mapping */
 202         GT_WRITE(0x468, 0xfef73);
 203 }
 204
 205 early_initcall(momenco_ocelot_g_setup);
 206
 207 extern int rm7k_tcache_enabled;
 208 /*
 209  * This runs in KSEG1. See the verbiage in rm7k.c::probe_scache()
 210  */
 211 #define Page_Invalidate_T 0x16
 212 static void __init setup_l3cache(unsigned long size)
 213 {
 214         int register i;
 215         unsigned long tmp;
 216
 217         printk("Enabling L3 cache...");
 218
 219         /* Enable the L3 cache in the GT64120A's CPU Configuration register */
 220         GT_READ(0, &tmp);
 221         GT_WRITE(0, tmp | (1<<14));
 222
 223         /* Enable the L3 cache in the CPU */
 224         set_c0_config(1<<12 /* CONF_TE */);
 225
 226         /* Clear the cache */
 227         write_c0_taglo(0);
 228         write_c0_taghi(0);
 229
 230         for (i=0; i < size; i+= 4096) {
 231                 __asm__ __volatile__ (
 232                         ".set noreorder\n\t"
 233                         ".set mips3\n\t"
 234                         "cache %1, (%0)\n\t"
 235                         ".set mips0\n\t"
 236                         ".set reorder"
 237                         :
 238                         : "r" (KSEG0ADDR(i)),
 239                           "i" (Page_Invalidate_T));
 240         }
 241
 242         /* Let the RM7000 MM code know that the tertiary cache is enabled */
 243         rm7k_tcache_enabled = 1;
 244
 245         printk("Done\n");
 246 }
 247
 248
 249 /* This needs to be one of the first initcalls, because no I/O port access
 250    can work before this */
 251
 252 static int io_base_ioremap(void)
 253 {
 254         /* we're mapping PCI accesses from 0xc0000000 to 0xf0000000 */
 255         void *io_remap_range = ioremap(0xc0000000, 0x30000000);
 256
 257         if (!io_remap_range) {
 258                 panic("Could not ioremap I/O port range");
 259         }
 260         printk("io_remap_range set at 0x%08x\n", (uint32_t)io_remap_range);
 261         set_io_port_base(io_remap_range - 0xc0000000);
 262
 263         return 0;
 264 }
 265
 266 module_init(io_base_ioremap);