arch/ppc/platforms/85xx/mpc85xx_ads_common.c

   1 /*
   2  * arch/ppc/platforms/85xx/mpc85xx_ads_common.c
   3  *
   4  * MPC85xx ADS board common routines
   5  *
   6  * Maintainer: Kumar Gala <kumar.gala@freescale.com>
   7  *
   8  * Copyright 2004 Freescale Semiconductor Inc.
   9  *
  10  * This program is free software; you can redistribute  it and/or modify it
  11  * under  the terms of  the GNU General  Public License as published by the
  12  * Free Software Foundation;  either version 2 of the  License, or (at your
  13  * option) any later version.
  14  */
  15
  16 #include <linux/config.h>
  17 #include <linux/stddef.h>
  18 #include <linux/kernel.h>
  19 #include <linux/init.h>
  20 #include <linux/errno.h>
  21 #include <linux/reboot.h>
  22 #include <linux/pci.h>
  23 #include <linux/kdev_t.h>
  24 #include <linux/major.h>
  25 #include <linux/console.h>
  26 #include <linux/delay.h>
  27 #include <linux/irq.h>
  28 #include <linux/seq_file.h>
  29 #include <linux/serial.h>
  30 #include <linux/module.h>
  31
  32 #include <asm/system.h>
  33 #include <asm/pgtable.h>
  34 #include <asm/page.h>
  35 #include <asm/atomic.h>
  36 #include <asm/time.h>
  37 #include <asm/io.h>
  38 #include <asm/machdep.h>
  39 #include <asm/prom.h>
  40 #include <asm/open_pic.h>
  41 #include <asm/bootinfo.h>
  42 #include <asm/pci-bridge.h>
  43 #include <asm/mpc85xx.h>
  44 #include <asm/irq.h>
  45 #include <asm/immap_85xx.h>
  46
  47 #include <mm/mmu_decl.h>
  48
  49 #include <platforms/85xx/mpc85xx_ads_common.h>
  50
  51 #ifndef CONFIG_PCI
  52 unsigned long isa_io_base = 0;
  53 unsigned long isa_mem_base = 0;
  54 #endif
  55
  56 extern unsigned long total_memory;      /* in mm/init */
  57
  58 unsigned char __res[sizeof (bd_t)];
  59
  60 /* Internal interrupts are all Level Sensitive, and Positive Polarity */
  61
  62 static u_char mpc85xx_ads_openpic_initsenses[] __initdata = {
  63         (IRQ_SENSE_LEVEL | IRQ_POLARITY_POSITIVE),      /* Internal  0: L2 Cache */
  64         (IRQ_SENSE_LEVEL | IRQ_POLARITY_POSITIVE),      /* Internal  1: ECM */
  65         (IRQ_SENSE_LEVEL | IRQ_POLARITY_POSITIVE),      /* Internal  2: DDR DRAM */
  66         (IRQ_SENSE_LEVEL | IRQ_POLARITY_POSITIVE),      /* Internal  3: LBIU */
  67         (IRQ_SENSE_LEVEL | IRQ_POLARITY_POSITIVE),      /* Internal  4: DMA 0 */
  68         (IRQ_SENSE_LEVEL | IRQ_POLARITY_POSITIVE),      /* Internal  5: DMA 1 */
  69         (IRQ_SENSE_LEVEL | IRQ_POLARITY_POSITIVE),      /* Internal  6: DMA 2 */
  70         (IRQ_SENSE_LEVEL | IRQ_POLARITY_POSITIVE),      /* Internal  7: DMA 3 */
  71         (IRQ_SENSE_LEVEL | IRQ_POLARITY_POSITIVE),      /* Internal  8: PCI/PCI-X */
  72         (IRQ_SENSE_LEVEL | IRQ_POLARITY_POSITIVE),      /* Internal  9: RIO Inbound Port Write Error */
  73         (IRQ_SENSE_LEVEL | IRQ_POLARITY_POSITIVE),      /* Internal 10: RIO Doorbell Inbound */
  74         (IRQ_SENSE_LEVEL | IRQ_POLARITY_POSITIVE),      /* Internal 11: RIO Outbound Message */
  75         (IRQ_SENSE_LEVEL | IRQ_POLARITY_POSITIVE),      /* Internal 12: RIO Inbound Message */
  76         (IRQ_SENSE_LEVEL | IRQ_POLARITY_POSITIVE),      /* Internal 13: TSEC 0 Transmit */
  77         (IRQ_SENSE_LEVEL | IRQ_POLARITY_POSITIVE),      /* Internal 14: TSEC 0 Receive */
  78         (IRQ_SENSE_LEVEL | IRQ_POLARITY_POSITIVE),      /* Internal 15: Unused */
  79         (IRQ_SENSE_LEVEL | IRQ_POLARITY_POSITIVE),      /* Internal 16: Unused */
  80         (IRQ_SENSE_LEVEL | IRQ_POLARITY_POSITIVE),      /* Internal 17: Unused */
  81         (IRQ_SENSE_LEVEL | IRQ_POLARITY_POSITIVE),      /* Internal 18: TSEC 0 Receive/Transmit Error */
  82         (IRQ_SENSE_LEVEL | IRQ_POLARITY_POSITIVE),      /* Internal 19: TSEC 1 Transmit */
  83         (IRQ_SENSE_LEVEL | IRQ_POLARITY_POSITIVE),      /* Internal 20: TSEC 1 Receive */
  84         (IRQ_SENSE_LEVEL | IRQ_POLARITY_POSITIVE),      /* Internal 21: Unused */
  85         (IRQ_SENSE_LEVEL | IRQ_POLARITY_POSITIVE),      /* Internal 22: Unused */
  86         (IRQ_SENSE_LEVEL | IRQ_POLARITY_POSITIVE),      /* Internal 23: Unused */
  87         (IRQ_SENSE_LEVEL | IRQ_POLARITY_POSITIVE),      /* Internal 24: TSEC 1 Receive/Transmit Error */
  88         (IRQ_SENSE_LEVEL | IRQ_POLARITY_POSITIVE),      /* Internal 25: Fast Ethernet */
  89         (IRQ_SENSE_LEVEL | IRQ_POLARITY_POSITIVE),      /* Internal 26: DUART */
  90         (IRQ_SENSE_LEVEL | IRQ_POLARITY_POSITIVE),      /* Internal 27: I2C */
  91         (IRQ_SENSE_LEVEL | IRQ_POLARITY_POSITIVE),      /* Internal 28: Performance Monitor */
  92         (IRQ_SENSE_LEVEL | IRQ_POLARITY_POSITIVE),      /* Internal 29: Unused */
  93         (IRQ_SENSE_LEVEL | IRQ_POLARITY_POSITIVE),      /* Internal 30: CPM */
  94         (IRQ_SENSE_LEVEL | IRQ_POLARITY_POSITIVE),      /* Internal 31: Unused */
  95         0x0,                                            /* External  0: */
  96 #if defined(CONFIG_PCI)
  97         (IRQ_SENSE_LEVEL | IRQ_POLARITY_NEGATIVE),      /* External 1: PCI slot 0 */
  98         (IRQ_SENSE_LEVEL | IRQ_POLARITY_NEGATIVE),      /* External 2: PCI slot 1 */
  99         (IRQ_SENSE_LEVEL | IRQ_POLARITY_NEGATIVE),      /* External 3: PCI slot 2 */
 100         (IRQ_SENSE_LEVEL | IRQ_POLARITY_NEGATIVE),      /* External 4: PCI slot 3 */
 101 #else
 102         0x0,                            /* External  1: */
 103         0x0,                            /* External  2: */
 104         0x0,                            /* External  3: */
 105         0x0,                            /* External  4: */
 106 #endif
 107         (IRQ_SENSE_LEVEL | IRQ_POLARITY_NEGATIVE),      /* External 5: PHY */
 108         0x0,                            /* External  6: */
 109         (IRQ_SENSE_LEVEL | IRQ_POLARITY_NEGATIVE),      /* External 7: PHY */
 110         0x0,                            /* External  8: */
 111         0x0,                            /* External  9: */
 112         0x0,                            /* External 10: */
 113         0x0,                            /* External 11: */
 114 };
 115
 116 /* ************************************************************************ */
 117 int
 118 mpc85xx_ads_show_cpuinfo(struct seq_file *m)
 119 {
 120         uint pvid, svid, phid1;
 121         uint memsize = total_memory;
 122         bd_t *binfo = (bd_t *) __res;
 123         unsigned int freq;
 124
 125         /* get the core frequency */
 126         freq = binfo->bi_intfreq;
 127
 128         pvid = mfspr(PVR);
 129         svid = mfspr(SVR);
 130
 131         seq_printf(m, "Vendor\t\t: Freescale Semiconductor\n");
 132
 133         switch (svid & 0xffff0000) {
 134         case SVR_8540:
 135                 seq_printf(m, "Machine\t\t: mpc8540ads\n");
 136                 break;
 137         case SVR_8560:
 138                 seq_printf(m, "Machine\t\t: mpc8560ads\n");
 139                 break;
 140         default:
 141                 seq_printf(m, "Machine\t\t: unknown\n");
 142                 break;
 143         }
 144         seq_printf(m, "clock\t\t: %dMHz\n", freq / 1000000);
 145         seq_printf(m, "PVR\t\t: 0x%x\n", pvid);
 146         seq_printf(m, "SVR\t\t: 0x%x\n", svid);
 147
 148         /* Display cpu Pll setting */
 149         phid1 = mfspr(HID1);
 150         seq_printf(m, "PLL setting\t: 0x%x\n", ((phid1 >> 24) & 0x3f));
 151
 152         /* Display the amount of memory */
 153         seq_printf(m, "Memory\t\t: %d MB\n", memsize / (1024 * 1024));
 154
 155         return 0;
 156 }
 157
 158 void __init
 159 mpc85xx_ads_init_IRQ(void)
 160 {
 161         bd_t *binfo = (bd_t *) __res;
 162         /* Determine the Physical Address of the OpenPIC regs */
 163         phys_addr_t OpenPIC_PAddr =
 164             binfo->bi_immr_base + MPC85xx_OPENPIC_OFFSET;
 165         OpenPIC_Addr = ioremap(OpenPIC_PAddr, MPC85xx_OPENPIC_SIZE);
 166         OpenPIC_InitSenses = mpc85xx_ads_openpic_initsenses;
 167         OpenPIC_NumInitSenses = sizeof (mpc85xx_ads_openpic_initsenses);
 168
 169         /* Skip reserved space and internal sources */
 170         openpic_set_sources(0, 32, OpenPIC_Addr + 0x10200);
 171         /* Map PIC IRQs 0-11 */
 172         openpic_set_sources(32, 12, OpenPIC_Addr + 0x10000);
 173
 174         /* we let openpic interrupts starting from an offset, to
 175          * leave space for cascading interrupts underneath.
 176          */
 177         openpic_init(MPC85xx_OPENPIC_IRQ_OFFSET);
 178
 179         return;
 180 }
 181
 182 #ifdef CONFIG_PCI
 183 /*
 184  * interrupt routing
 185  */
 186
 187 int
 188 mpc85xx_map_irq(struct pci_dev *dev, unsigned char idsel, unsigned char pin)
 189 {
 190         static char pci_irq_table[][4] =
 191             /*
 192              * This is little evil, but works around the fact
 193              * that revA boards have IDSEL starting at 18
 194              * and others boards (older) start at 12
 195              *
 196              *      PCI IDSEL/INTPIN->INTLINE
 197              *       A      B      C      D
 198              */
 199         {
 200                 {PIRQA, PIRQB, PIRQC, PIRQD},   /* IDSEL 2 */
 201                 {PIRQD, PIRQA, PIRQB, PIRQC},
 202                 {PIRQC, PIRQD, PIRQA, PIRQB},
 203                 {PIRQB, PIRQC, PIRQD, PIRQA},   /* IDSEL 5 */
 204                 {0, 0, 0, 0},   /* -- */
 205                 {0, 0, 0, 0},   /* -- */
 206                 {0, 0, 0, 0},   /* -- */
 207                 {0, 0, 0, 0},   /* -- */
 208                 {0, 0, 0, 0},   /* -- */
 209                 {0, 0, 0, 0},   /* -- */
 210                 {PIRQA, PIRQB, PIRQC, PIRQD},   /* IDSEL 12 */
 211                 {PIRQD, PIRQA, PIRQB, PIRQC},
 212                 {PIRQC, PIRQD, PIRQA, PIRQB},
 213                 {PIRQB, PIRQC, PIRQD, PIRQA},   /* IDSEL 15 */
 214                 {0, 0, 0, 0},   /* -- */
 215                 {0, 0, 0, 0},   /* -- */
 216                 {PIRQA, PIRQB, PIRQC, PIRQD},   /* IDSEL 18 */
 217                 {PIRQD, PIRQA, PIRQB, PIRQC},
 218                 {PIRQC, PIRQD, PIRQA, PIRQB},
 219                 {PIRQB, PIRQC, PIRQD, PIRQA},   /* IDSEL 21 */
 220         };
 221
 222         const long min_idsel = 2, max_idsel = 21, irqs_per_slot = 4;
 223         return PCI_IRQ_TABLE_LOOKUP;
 224 }
 225
 226 int
 227 mpc85xx_exclude_device(u_char bus, u_char devfn)
 228 {
 229         if (bus == 0 && PCI_SLOT(devfn) == 0)
 230                 return PCIBIOS_DEVICE_NOT_FOUND;
 231         else
 232                 return PCIBIOS_SUCCESSFUL;
 233 }
 234
 235 #endif /* CONFIG_PCI */