arch/ppc/platforms/sandpoint.c

   1 /*
   2  * arch/ppc/platforms/sandpoint_setup.c
   3  *
   4  * Board setup routines for the Motorola SPS Sandpoint Test Platform.
   5  *
   6  * Author: Mark A. Greer
   7  *       mgreer@mvista.com
   8  *
   9  * 2000-2003 (c) MontaVista Software, Inc.  This file is licensed under
  10  * the terms of the GNU General Public License version 2.  This program
  11  * is licensed "as is" without any warranty of any kind, whether express
  12  * or implied.
  13  */
  14
  15 /*
  16  * This file adds support for the Motorola SPS Sandpoint Test Platform.
  17  * These boards have a PPMC slot for the processor so any combination
  18  * of cpu and host bridge can be attached.  This port is for an 8240 PPMC
  19  * module from Motorola SPS and other closely related cpu/host bridge
  20  * combinations (e.g., 750/755/7400 with MPC107 host bridge).
  21  * The sandpoint itself has a Windbond 83c553 (PCI-ISA bridge, 2 DMA ctlrs, 2
  22  * cascaded 8259 interrupt ctlrs, 8254 Timer/Counter, and an IDE ctlr), a
  23  * National 87308 (RTC, 2 UARTs, Keyboard & mouse ctlrs, and a floppy ctlr),
  24  * and 4 PCI slots (only 2 of which are usable; the other 2 are keyed for 3.3V
  25  * but are really 5V).
  26  *
  27  * The firmware on the sandpoint is called DINK (not my acronym :).  This port
  28  * depends on DINK to do some basic initialization (e.g., initialize the memory
  29  * ctlr) and to ensure that the processor is using MAP B (CHRP map).
  30  *
  31  * The switch settings for the Sandpoint board MUST be as follows:
  32  *      S3: down
  33  *      S4: up
  34  *      S5: up
  35  *      S6: down
  36  *
  37  * 'down' is in the direction from the PCI slots towards the PPMC slot;
  38  * 'up' is in the direction from the PPMC slot towards the PCI slots.
  39  * Be careful, the way the sandpoint board is installed in XT chasses will
  40  * make the directions reversed.
  41  *
  42  * Since Motorola listened to our suggestions for improvement, we now have
  43  * the Sandpoint X3 board.  All of the PCI slots are available, it uses
  44  * the serial interrupt interface (just a hardware thing we need to
  45  * configure properly).
  46  *
  47  * Use the default X3 switch settings.  The interrupts are then:
  48  *              EPIC    Source
  49  *                0     SIOINT          (8259, active low)
  50  *                1     PCI #1
  51  *                2     PCI #2
  52  *                3     PCI #3
  53  *                4     PCI #4
  54  *                7     Winbond INTC    (IDE interrupt)
  55  *                8     Winbond INTD    (IDE interrupt)
  56  *
  57  *
  58  * Motorola has finally released a version of DINK32 that correctly
  59  * (seemingly) initalizes the memory controller correctly, regardless
  60  * of the amount of memory in the system.  Once a method of determining
  61  * what version of DINK initializes the system for us, if applicable, is
  62  * found, we can hopefully stop hardcoding 32MB of RAM.
  63  *
  64  * It is important to note that this code only supports the Sandpoint X3
  65  * (all flavors) platform, and it does not support the X2 anymore.  Code
  66  * that at one time worked on the X2 can be found at:
  67  * ftp://source.mvista.com/pub/linuxppc/obsolete/sandpoint/
  68  */
  69
  70 #include <linux/config.h>
  71 #include <linux/stddef.h>
  72 #include <linux/kernel.h>
  73 #include <linux/init.h>
  74 #include <linux/errno.h>
  75 #include <linux/reboot.h>
  76 #include <linux/pci.h>
  77 #include <linux/kdev_t.h>
  78 #include <linux/major.h>
  79 #include <linux/initrd.h>
  80 #include <linux/console.h>
  81 #include <linux/delay.h>
  82 #include <linux/irq.h>
  83 #include <linux/ide.h>
  84 #include <linux/seq_file.h>
  85 #include <linux/root_dev.h>
  86 #include <linux/serial.h>
  87 #include <linux/tty.h>  /* for linux/serial_core.h */
  88 #include <linux/serial_core.h>
  89
  90 #include <asm/system.h>
  91 #include <asm/pgtable.h>
  92 #include <asm/page.h>
  93 #include <asm/time.h>
  94 #include <asm/dma.h>
  95 #include <asm/io.h>
  96 #include <asm/machdep.h>
  97 #include <asm/prom.h>
  98 #include <asm/smp.h>
  99 #include <asm/vga.h>
 100 #include <asm/open_pic.h>
 101 #include <asm/i8259.h>
 102 #include <asm/todc.h>
 103 #include <asm/bootinfo.h>
 104 #include <asm/mpc10x.h>
 105 #include <asm/pci-bridge.h>
 106 #include <asm/kgdb.h>
 107
 108 #include "sandpoint.h"
 109
 110 unsigned char __res[sizeof(bd_t)];
 111
 112 static void sandpoint_halt(void);
 113
 114 /*
 115  * Define all of the IRQ senses and polarities.  Taken from the
 116  * Sandpoint X3 User's manual.
 117  */
 118 static u_char sandpoint_openpic_initsenses[] __initdata = {
 119         (IRQ_SENSE_LEVEL | IRQ_POLARITY_NEGATIVE),      /* 0: SIOINT */
 120         (IRQ_SENSE_LEVEL | IRQ_POLARITY_NEGATIVE),      /* 2: PCI Slot 1 */
 121         (IRQ_SENSE_LEVEL | IRQ_POLARITY_NEGATIVE),      /* 3: PCI Slot 2 */
 122         (IRQ_SENSE_LEVEL | IRQ_POLARITY_NEGATIVE),      /* 4: PCI Slot 3 */
 123         (IRQ_SENSE_LEVEL | IRQ_POLARITY_NEGATIVE),      /* 5: PCI Slot 4 */
 124         (IRQ_SENSE_LEVEL | IRQ_POLARITY_NEGATIVE),      /* 8: IDE (INT C) */
 125         (IRQ_SENSE_LEVEL | IRQ_POLARITY_NEGATIVE)       /* 9: IDE (INT D) */
 126 };
 127
 128 /*
 129  * Motorola SPS Sandpoint interrupt routing.
 130  */
 131 static inline int
 132 sandpoint_map_irq(struct pci_dev *dev, unsigned char idsel, unsigned char pin)
 133 {
 134         static char pci_irq_table[][4] =
 135         /*
 136          *      PCI IDSEL/INTPIN->INTLINE
 137          *         A   B   C   D
 138          */
 139         {
 140                 { 16,  0,  0,  0 },     /* IDSEL 11 - i8259 on Winbond */
 141                 {  0,  0,  0,  0 },     /* IDSEL 12 - unused */
 142                 { 18, 21, 20, 19 },     /* IDSEL 13 - PCI slot 1 */
 143                 { 19, 18, 21, 20 },     /* IDSEL 14 - PCI slot 2 */
 144                 { 20, 19, 18, 21 },     /* IDSEL 15 - PCI slot 3 */
 145                 { 21, 20, 19, 18 },     /* IDSEL 16 - PCI slot 4 */
 146         };
 147
 148         const long min_idsel = 11, max_idsel = 16, irqs_per_slot = 4;
 149         return PCI_IRQ_TABLE_LOOKUP;
 150 }
 151
 152 static void __init
 153 sandpoint_setup_winbond_83553(struct pci_controller *hose)
 154 {
 155         int             devfn;
 156
 157         /*
 158          * Route IDE interrupts directly to the 8259's IRQ 14 & 15.
 159          * We can't route the IDE interrupt to PCI INTC# or INTD# because those
 160          * woule interfere with the PMC's INTC# and INTD# lines.
 161          */
 162         /*
 163          * Winbond Fcn 0
 164          */
 165         devfn = PCI_DEVFN(11,0);
 166
 167         early_write_config_byte(hose,
 168                                 0,
 169                                 devfn,
 170                                 0x43, /* IDE Interrupt Routing Control */
 171                                 0xef);
 172         early_write_config_word(hose,
 173                                 0,
 174                                 devfn,
 175                                 0x44, /* PCI Interrupt Routing Control */
 176                                 0x0000);
 177
 178         /* Want ISA memory cycles to be forwarded to PCI bus */
 179         early_write_config_byte(hose,
 180                                 0,
 181                                 devfn,
 182                                 0x48, /* ISA-to-PCI Addr Decoder Control */
 183                                 0xf0);
 184
 185         /* Enable RTC and Keyboard address locations.  */
 186         early_write_config_byte(hose,
 187                                 0,
 188                                 devfn,
 189                                 0x4d,   /* Chip Select Control Register */
 190                                 0x00);
 191
 192         /* Enable Port 92.  */
 193         early_write_config_byte(hose,
 194                                 0,
 195                                 devfn,
 196                                 0x4e,   /* AT System Control Register */
 197                                 0x06);
 198         /*
 199          * Winbond Fcn 1
 200          */
 201         devfn = PCI_DEVFN(11,1);
 202
 203         /* Put IDE controller into native mode. */
 204         early_write_config_byte(hose,
 205                                 0,
 206                                 devfn,
 207                                 0x09,   /* Programming interface Register */
 208                                 0x8f);
 209
 210         /* Init IRQ routing, enable both ports, disable fast 16 */
 211         early_write_config_dword(hose,
 212                                 0,
 213                                 devfn,
 214                                 0x40,   /* IDE Control/Status Register */
 215                                 0x00ff0011);
 216         return;
 217 }
 218
 219 static void __init
 220 sandpoint_find_bridges(void)
 221 {
 222         struct pci_controller   *hose;
 223
 224         hose = pcibios_alloc_controller();
 225
 226         if (!hose)
 227                 return;
 228
 229         hose->first_busno = 0;
 230         hose->last_busno = 0xff;
 231
 232         if (mpc10x_bridge_init(hose,
 233                                MPC10X_MEM_MAP_B,
 234                                MPC10X_MEM_MAP_B,
 235                                MPC10X_MAPB_EUMB_BASE) == 0) {
 236
 237                 /* Do early winbond init, then scan PCI bus */
 238                 sandpoint_setup_winbond_83553(hose);
 239                 hose->last_busno = pciauto_bus_scan(hose, hose->first_busno);
 240
 241                 ppc_md.pcibios_fixup = NULL;
 242                 ppc_md.pcibios_fixup_bus = NULL;
 243                 ppc_md.pci_swizzle = common_swizzle;
 244                 ppc_md.pci_map_irq = sandpoint_map_irq;
 245         }
 246         else {
 247                 if (ppc_md.progress)
 248                         ppc_md.progress("Bridge init failed", 0x100);
 249                 printk("Host bridge init failed\n");
 250         }
 251
 252         return;
 253 }
 254
 255 #if defined(CONFIG_SERIAL_8250) && \
 256         (defined(CONFIG_KGDB) || defined(CONFIG_SERIAL_TEXT_DEBUG))
 257 static void __init
 258 sandpoint_early_serial_map(void)
 259 {
 260         struct uart_port serial_req;
 261
 262         /* Setup serial port access */
 263         memset(&serial_req, 0, sizeof(serial_req));
 264         serial_req.uartclk = UART_CLK;
 265         serial_req.irq = 4;
 266         serial_req.flags = STD_COM_FLAGS;
 267         serial_req.iotype = SERIAL_IO_MEM;
 268         serial_req.membase = (u_char *)SANDPOINT_SERIAL_0;
 269
 270         gen550_init(0, &serial_req);
 271
 272         if (early_serial_setup(&serial_req) != 0)
 273                 printk(KERN_ERR "Early serial init of port 0 failed\n");
 274
 275         /* Assume early_serial_setup() doesn't modify serial_req */
 276         serial_req.line = 1;
 277         serial_req.irq = 3; /* XXXX */
 278         serial_req.membase = (u_char *)SANDPOINT_SERIAL_1;
 279
 280         gen550_init(1, &serial_req);
 281
 282         if (early_serial_setup(&serial_req) != 0)
 283                 printk(KERN_ERR "Early serial init of port 1 failed\n");
 284 }
 285 #endif
 286
 287 static void __init
 288 sandpoint_setup_arch(void)
 289 {
 290         loops_per_jiffy = 100000000 / HZ;
 291
 292 #ifdef CONFIG_BLK_DEV_INITRD
 293         if (initrd_start)
 294                 ROOT_DEV = Root_RAM0;
 295         else
 296 #endif
 297 #ifdef  CONFIG_ROOT_NFS
 298                 ROOT_DEV = Root_NFS;
 299 #else
 300                 ROOT_DEV = Root_HDA1;
 301 #endif
 302
 303         /* Lookup PCI host bridges */
 304         sandpoint_find_bridges();
 305
 306         printk(KERN_INFO "Motorola SPS Sandpoint Test Platform\n");
 307         printk(KERN_INFO "Port by MontaVista Software, Inc. (source@mvista.com)\n");
 308
 309         /* DINK32 12.3 and below do not correctly enable any caches.
 310          * We will do this now with good known values.  Future versions
 311          * of DINK32 are supposed to get this correct.
 312          */
 313         if (cur_cpu_spec[0]->cpu_features & CPU_FTR_SPEC7450)
 314                 /* 745x is different.  We only want to pass along enable. */
 315                 _set_L2CR(L2CR_L2E);
 316         else if (cur_cpu_spec[0]->cpu_features & CPU_FTR_L2CR)
 317                 /* All modules have 1MB of L2.  We also assume that an
 318                  * L2 divisor of 3 will work.
 319                  */
 320                 _set_L2CR(L2CR_L2E | L2CR_L2SIZ_1MB | L2CR_L2CLK_DIV3
 321                                 | L2CR_L2RAM_PIPE | L2CR_L2OH_1_0 | L2CR_L2DF);
 322 #if 0
 323         /* Untested right now. */
 324         if (cur_cpu_spec[0]->cpu_features & CPU_FTR_L3CR) {
 325                 /* Magic value. */
 326                 _set_L3CR(0x8f032000);
 327         }
 328 #endif
 329 }
 330
 331 #define SANDPOINT_87308_CFG_ADDR                0x15c
 332 #define SANDPOINT_87308_CFG_DATA                0x15d
 333
 334 #define SANDPOINT_87308_CFG_INB(addr, byte) {                           \
 335         outb((addr), SANDPOINT_87308_CFG_ADDR);                         \
 336         (byte) = inb(SANDPOINT_87308_CFG_DATA);                         \
 337 }
 338
 339 #define SANDPOINT_87308_CFG_OUTB(addr, byte) {                          \
 340         outb((addr), SANDPOINT_87308_CFG_ADDR);                         \
 341         outb((byte), SANDPOINT_87308_CFG_DATA);                         \
 342 }
 343
 344 #define SANDPOINT_87308_SELECT_DEV(dev_num) {                           \
 345         SANDPOINT_87308_CFG_OUTB(0x07, (dev_num));                      \
 346 }
 347
 348 #define SANDPOINT_87308_DEV_ENABLE(dev_num) {                           \
 349         SANDPOINT_87308_SELECT_DEV(dev_num);                            \
 350         SANDPOINT_87308_CFG_OUTB(0x30, 0x01);                           \
 351 }
 352
 353 /*
 354  * Fix IDE interrupts.
 355  */
 356 static int __init
 357 sandpoint_fix_winbond_83553(void)
 358 {
 359         /* Make all 8259 interrupt level sensitive */
 360         outb(0xf8, 0x4d0);
 361         outb(0xde, 0x4d1);
 362
 363         return 0;
 364 }
 365
 366 arch_initcall(sandpoint_fix_winbond_83553);
 367
 368 /*
 369  * Initialize the ISA devices on the Nat'l PC87308VUL SuperIO chip.
 370  */
 371 static int __init
 372 sandpoint_setup_natl_87308(void)
 373 {
 374         u_char  reg;
 375
 376         /*
 377          * Enable all the devices on the Super I/O chip.
 378          */
 379         SANDPOINT_87308_SELECT_DEV(0x00); /* Select kbd logical device */
 380         SANDPOINT_87308_CFG_OUTB(0xf0, 0x00); /* Set KBC clock to 8 Mhz */
 381         SANDPOINT_87308_DEV_ENABLE(0x00); /* Enable keyboard */
 382         SANDPOINT_87308_DEV_ENABLE(0x01); /* Enable mouse */
 383         SANDPOINT_87308_DEV_ENABLE(0x02); /* Enable rtc */
 384         SANDPOINT_87308_DEV_ENABLE(0x03); /* Enable fdc (floppy) */
 385         SANDPOINT_87308_DEV_ENABLE(0x04); /* Enable parallel */
 386         SANDPOINT_87308_DEV_ENABLE(0x05); /* Enable UART 2 */
 387         SANDPOINT_87308_CFG_OUTB(0xf0, 0x82); /* Enable bank select regs */
 388         SANDPOINT_87308_DEV_ENABLE(0x06); /* Enable UART 1 */
 389         SANDPOINT_87308_CFG_OUTB(0xf0, 0x82); /* Enable bank select regs */
 390
 391         /* Set up floppy in PS/2 mode */
 392         outb(0x09, SIO_CONFIG_RA);
 393         reg = inb(SIO_CONFIG_RD);
 394         reg = (reg & 0x3F) | 0x40;
 395         outb(reg, SIO_CONFIG_RD);
 396         outb(reg, SIO_CONFIG_RD);       /* Have to write twice to change! */
 397
 398         return 0;
 399 }
 400
 401 arch_initcall(sandpoint_setup_natl_87308);
 402
 403 static int __init
 404 sandpoint_request_io(void)
 405 {
 406         request_region(0x00,0x20,"dma1");
 407         request_region(0x20,0x20,"pic1");
 408         request_region(0x40,0x20,"timer");
 409         request_region(0x80,0x10,"dma page reg");
 410         request_region(0xa0,0x20,"pic2");
 411         request_region(0xc0,0x20,"dma2");
 412
 413         return 0;
 414 }
 415
 416 arch_initcall(sandpoint_request_io);
 417
 418 /*
 419  * Interrupt setup and service.  Interrrupts on the Sandpoint come
 420  * from the four PCI slots plus the 8259 in the Winbond Super I/O (SIO).
 421  * The 8259 is cascaded from EPIC IRQ0, IRQ1-4 map to PCI slots 1-4,
 422  * IDE is on EPIC 7 and 8.
 423  */
 424 static void __init
 425 sandpoint_init_IRQ(void)
 426 {
 427         int i;
 428
 429         OpenPIC_InitSenses = sandpoint_openpic_initsenses;
 430         OpenPIC_NumInitSenses = sizeof(sandpoint_openpic_initsenses);
 431
 432         mpc10x_set_openpic();
 433         openpic_hookup_cascade(NUM_8259_INTERRUPTS, "82c59 cascade",
 434                         i8259_irq);
 435
 436         /*
 437          * openpic_init() has set up irq_desc[16-31] to be openpic
 438          * interrupts.  We need to set irq_desc[0-15] to be i8259
 439          * interrupts.
 440          */
 441         for(i=0; i < NUM_8259_INTERRUPTS; i++)
 442                 irq_desc[i].handler = &i8259_pic;
 443
 444         /*
 445          * The EPIC allows for a read in the range of 0xFEF00000 ->
 446          * 0xFEFFFFFF to generate a PCI interrupt-acknowledge transaction.
 447          */
 448         i8259_init(0xfef00000);
 449 }
 450
 451 static u32
 452 sandpoint_irq_canonicalize(u32 irq)
 453 {
 454         if (irq == 2)
 455                 return 9;
 456         else
 457                 return irq;
 458 }
 459
 460 static unsigned long __init
 461 sandpoint_find_end_of_memory(void)
 462 {
 463         bd_t *bp = (bd_t *)__res;
 464
 465         if (bp->bi_memsize)
 466                 return bp->bi_memsize;
 467
 468         /* DINK32 13.0 correctly initalizes things, so iff you use
 469          * this you _should_ be able to change this instead of a
 470          * hardcoded value. */
 471 #if 0
 472         return mpc10x_get_mem_size(MPC10X_MEM_MAP_B);
 473 #else
 474         return 32*1024*1024;
 475 #endif
 476 }
 477
 478 static void __init
 479 sandpoint_map_io(void)
 480 {
 481         io_block_mapping(0xfe000000, 0xfe000000, 0x02000000, _PAGE_IO);
 482 }
 483
 484 static void
 485 sandpoint_restart(char *cmd)
 486 {
 487         local_irq_disable();
 488
 489         /* Set exception prefix high - to the firmware */
 490         _nmask_and_or_msr(0, MSR_IP);
 491
 492         /* Reset system via Port 92 */
 493         outb(0x00, 0x92);
 494         outb(0x01, 0x92);
 495         for(;;);        /* Spin until reset happens */
 496 }
 497
 498 static void
 499 sandpoint_power_off(void)
 500 {
 501         local_irq_disable();
 502         for(;;);        /* No way to shut power off with software */
 503         /* NOTREACHED */
 504 }
 505
 506 static void
 507 sandpoint_halt(void)
 508 {
 509         sandpoint_power_off();
 510         /* NOTREACHED */
 511 }
 512
 513 static int
 514 sandpoint_show_cpuinfo(struct seq_file *m)
 515 {
 516         seq_printf(m, "vendor\t\t: Motorola SPS\n");
 517         seq_printf(m, "machine\t\t: Sandpoint\n");
 518
 519         return 0;
 520 }
 521
 522 #if defined(CONFIG_BLK_DEV_IDE) || defined(CONFIG_BLK_DEV_IDE_MODULE)
 523 /*
 524  * IDE support.
 525  */
 526 static int              sandpoint_ide_ports_known = 0;
 527 static unsigned long    sandpoint_ide_regbase[MAX_HWIFS];
 528 static unsigned long    sandpoint_ide_ctl_regbase[MAX_HWIFS];
 529 static unsigned long    sandpoint_idedma_regbase;
 530
 531 static void
 532 sandpoint_ide_probe(void)
 533 {
 534         struct pci_dev *pdev = pci_find_device(PCI_VENDOR_ID_WINBOND,
 535                         PCI_DEVICE_ID_WINBOND_82C105, NULL);
 536
 537         if (pdev) {
 538                 sandpoint_ide_regbase[0]=pdev->resource[0].start;
 539                 sandpoint_ide_regbase[1]=pdev->resource[2].start;
 540                 sandpoint_ide_ctl_regbase[0]=pdev->resource[1].start;
 541                 sandpoint_ide_ctl_regbase[1]=pdev->resource[3].start;
 542                 sandpoint_idedma_regbase=pdev->resource[4].start;
 543         }
 544
 545         sandpoint_ide_ports_known = 1;
 546 }
 547
 548 static int
 549 sandpoint_ide_default_irq(unsigned long base)
 550 {
 551         if (sandpoint_ide_ports_known == 0)
 552                 sandpoint_ide_probe();
 553
 554         if (base == sandpoint_ide_regbase[0])
 555                 return SANDPOINT_IDE_INT0;
 556         else if (base == sandpoint_ide_regbase[1])
 557                 return SANDPOINT_IDE_INT1;
 558         else
 559                 return 0;
 560 }
 561
 562 static unsigned long
 563 sandpoint_ide_default_io_base(int index)
 564 {
 565         if (sandpoint_ide_ports_known == 0)
 566                 sandpoint_ide_probe();
 567
 568         return sandpoint_ide_regbase[index];
 569 }
 570
 571 static void __init
 572 sandpoint_ide_init_hwif_ports(hw_regs_t *hw, unsigned long data_port,
 573                 unsigned long ctrl_port, int *irq)
 574 {
 575         unsigned long reg = data_port;
 576         uint    alt_status_base;
 577         int     i;
 578
 579         for (i = IDE_DATA_OFFSET; i <= IDE_STATUS_OFFSET; i++) {
 580                 hw->io_ports[i] = reg++;
 581         }
 582
 583         if (data_port == sandpoint_ide_regbase[0]) {
 584                 alt_status_base = sandpoint_ide_ctl_regbase[0] + 2;
 585                 hw->irq = 14;
 586         }
 587         else if (data_port == sandpoint_ide_regbase[1]) {
 588                 alt_status_base = sandpoint_ide_ctl_regbase[1] + 2;
 589                 hw->irq = 15;
 590         }
 591         else {
 592                 alt_status_base = 0;
 593                 hw->irq = 0;
 594         }
 595
 596         if (ctrl_port) {
 597                 hw->io_ports[IDE_CONTROL_OFFSET] = ctrl_port;
 598         } else {
 599                 hw->io_ports[IDE_CONTROL_OFFSET] = alt_status_base;
 600         }
 601
 602         if (irq != NULL) {
 603                 *irq = hw->irq;
 604         }
 605 }
 606 #endif
 607
 608 /*
 609  * Set BAT 3 to map 0xf8000000 to end of physical memory space 1-to-1.
 610  */
 611 static __inline__ void
 612 sandpoint_set_bat(void)
 613 {
 614         unsigned long bat3u, bat3l;
 615
 616         __asm__ __volatile__(
 617                         " lis %0,0xf800\n       \
 618                         ori %1,%0,0x002a\n      \
 619                         ori %0,%0,0x0ffe\n      \
 620                         mtspr 0x21e,%0\n        \
 621                         mtspr 0x21f,%1\n        \
 622                         isync\n                 \
 623                         sync "
 624                         : "=r" (bat3u), "=r" (bat3l));
 625 }
 626
 627 TODC_ALLOC();
 628
 629 void __init
 630 platform_init(unsigned long r3, unsigned long r4, unsigned long r5,
 631                 unsigned long r6, unsigned long r7)
 632 {
 633         parse_bootinfo(find_bootinfo());
 634
 635         /* ASSUMPTION:  If both r3 (bd_t pointer) and r6 (cmdline pointer)
 636          * are non-zero, then we should use the board info from the bd_t
 637          * structure and the cmdline pointed to by r6 instead of the
 638          * information from birecs, if any.  Otherwise, use the information
 639          * from birecs as discovered by the preceeding call to
 640          * parse_bootinfo().  This rule should work with both PPCBoot, which
 641          * uses a bd_t board info structure, and the kernel boot wrapper,
 642          * which uses birecs.
 643          */
 644         if (r3 && r6) {
 645                 /* copy board info structure */
 646                 memcpy( (void *)__res,(void *)(r3+KERNELBASE), sizeof(bd_t) );
 647                 /* copy command line */
 648                 *(char *)(r7+KERNELBASE) = 0;
 649                 strcpy(cmd_line, (char *)(r6+KERNELBASE));
 650         }
 651
 652 #ifdef CONFIG_BLK_DEV_INITRD
 653         /* take care of initrd if we have one */
 654         if (r4) {
 655                 initrd_start = r4 + KERNELBASE;
 656                 initrd_end = r5 + KERNELBASE;
 657         }
 658 #endif /* CONFIG_BLK_DEV_INITRD */
 659
 660         /* Map in board regs, etc. */
 661         sandpoint_set_bat();
 662
 663         isa_io_base = MPC10X_MAPB_ISA_IO_BASE;
 664         isa_mem_base = MPC10X_MAPB_ISA_MEM_BASE;
 665         pci_dram_offset = MPC10X_MAPB_DRAM_OFFSET;
 666         ISA_DMA_THRESHOLD = 0x00ffffff;
 667         DMA_MODE_READ = 0x44;
 668         DMA_MODE_WRITE = 0x48;
 669
 670         ppc_md.setup_arch = sandpoint_setup_arch;
 671         ppc_md.show_cpuinfo = sandpoint_show_cpuinfo;
 672         ppc_md.irq_canonicalize = sandpoint_irq_canonicalize;
 673         ppc_md.init_IRQ = sandpoint_init_IRQ;
 674         ppc_md.get_irq = openpic_get_irq;
 675
 676         ppc_md.restart = sandpoint_restart;
 677         ppc_md.power_off = sandpoint_power_off;
 678         ppc_md.halt = sandpoint_halt;
 679
 680         ppc_md.find_end_of_memory = sandpoint_find_end_of_memory;
 681         ppc_md.setup_io_mappings = sandpoint_map_io;
 682
 683         TODC_INIT(TODC_TYPE_PC97307, 0x70, 0x00, 0x71, 8);
 684         ppc_md.time_init = todc_time_init;
 685         ppc_md.set_rtc_time = todc_set_rtc_time;
 686         ppc_md.get_rtc_time = todc_get_rtc_time;
 687         ppc_md.calibrate_decr = todc_calibrate_decr;
 688
 689         ppc_md.nvram_read_val = todc_mc146818_read_val;
 690         ppc_md.nvram_write_val = todc_mc146818_write_val;
 691
 692 #if defined(CONFIG_SERIAL_8250) && \
 693         (defined(CONFIG_KGDB) || defined(CONFIG_SERIAL_TEXT_DEBUG))
 694         sandpoint_early_serial_map();
 695 #ifdef CONFIG_KGDB
 696         ppc_md.kgdb_map_scc = gen550_kgdb_map_scc;
 697 #endif
 698 #ifdef CONFIG_SERIAL_TEXT_DEBUG
 699         ppc_md.progress = gen550_progress;
 700 #endif
 701 #endif
 702
 703 #if defined(CONFIG_BLK_DEV_IDE) || defined(CONFIG_BLK_DEV_IDE_MODULE)
 704         ppc_ide_md.default_irq = sandpoint_ide_default_irq;
 705         ppc_ide_md.default_io_base = sandpoint_ide_default_io_base;
 706         ppc_ide_md.ide_init_hwif = sandpoint_ide_init_hwif_ports;
 707 #endif
 708 }