arch/sparc64/kernel/smp.c

   1 /* smp.c: Sparc64 SMP support.
   2  *
   3  * Copyright (C) 1997 David S. Miller (davem@caip.rutgers.edu)
   4  */
   5
   6 #include <linux/kernel.h>
   7 #include <linux/sched.h>
   8 #include <linux/mm.h>
   9 #include <linux/pagemap.h>
  10 #include <linux/threads.h>
  11 #include <linux/smp.h>
  12 #include <linux/smp_lock.h>
  13 #include <linux/interrupt.h>
  14 #include <linux/kernel_stat.h>
  15 #include <linux/delay.h>
  16 #include <linux/init.h>
  17 #include <linux/spinlock.h>
  18 #include <linux/fs.h>
  19 #include <linux/seq_file.h>
  20 #include <linux/cache.h>
  21 #include <linux/jiffies.h>
  22 #include <linux/profile.h>
  23
  24 #include <asm/head.h>
  25 #include <asm/ptrace.h>
  26 #include <asm/atomic.h>
  27 #include <asm/tlbflush.h>
  28 #include <asm/mmu_context.h>
  29 #include <asm/cpudata.h>
  30
  31 #include <asm/irq.h>
  32 #include <asm/page.h>
  33 #include <asm/pgtable.h>
  34 #include <asm/oplib.h>
  35 #include <asm/uaccess.h>
  36 #include <asm/timer.h>
  37 #include <asm/starfire.h>
  38 #include <asm/tlb.h>
  39
  40 extern int linux_num_cpus;
  41 extern void calibrate_delay(void);
  42
  43 /* Please don't make this stuff initdata!!!  --DaveM */
  44 static unsigned char boot_cpu_id;
  45
  46 cpumask_t cpu_online_map = CPU_MASK_NONE;
  47 cpumask_t phys_cpu_present_map = CPU_MASK_NONE;
  48 static cpumask_t smp_commenced_mask;
  49 static cpumask_t cpu_callout_map;
  50
  51 void smp_info(struct seq_file *m)
  52 {
  53         int i;
  54
  55         seq_printf(m, "State:\n");
  56         for (i = 0; i < NR_CPUS; i++) {
  57                 if (cpu_online(i))
  58                         seq_printf(m,
  59                                    "CPU%d:\t\tonline\n", i);
  60         }
  61 }
  62
  63 void smp_bogo(struct seq_file *m)
  64 {
  65         int i;
  66
  67         for (i = 0; i < NR_CPUS; i++)
  68                 if (cpu_online(i))
  69                         seq_printf(m,
  70                                    "Cpu%dBogo\t: %lu.%02lu\n"
  71                                    "Cpu%dClkTck\t: %016lx\n",
  72                                    i, cpu_data(i).udelay_val / (500000/HZ),
  73                                    (cpu_data(i).udelay_val / (5000/HZ)) % 100,
  74                                    i, cpu_data(i).clock_tick);
  75 }
  76
  77 void __init smp_store_cpu_info(int id)
  78 {
  79         int cpu_node;
  80
  81         /* multiplier and counter set by
  82            smp_setup_percpu_timer()  */
  83         cpu_data(id).udelay_val                 = loops_per_jiffy;
  84
  85         cpu_find_by_mid(id, &cpu_node);
  86         cpu_data(id).clock_tick = prom_getintdefault(cpu_node,
  87                                                      "clock-frequency", 0);
  88
  89         cpu_data(id).pgcache_size               = 0;
  90         cpu_data(id).pte_cache[0]               = NULL;
  91         cpu_data(id).pte_cache[1]               = NULL;
  92         cpu_data(id).pgdcache_size              = 0;
  93         cpu_data(id).pgd_cache                  = NULL;
  94         cpu_data(id).idle_volume                = 1;
  95 }
  96
  97 static void smp_setup_percpu_timer(void);
  98
  99 static volatile unsigned long callin_flag = 0;
 100
 101 extern void inherit_locked_prom_mappings(int save_p);
 102
 103 void __init smp_callin(void)
 104 {
 105         int cpuid = hard_smp_processor_id();
 106         extern int bigkernel;
 107         extern unsigned long kern_locked_tte_data;
 108
 109         if (bigkernel) {
 110                 prom_dtlb_load(sparc64_highest_locked_tlbent()-1,
 111                         kern_locked_tte_data + 0x400000, KERNBASE + 0x400000);
 112                 prom_itlb_load(sparc64_highest_locked_tlbent()-1,
 113                         kern_locked_tte_data + 0x400000, KERNBASE + 0x400000);
 114         }
 115
 116         inherit_locked_prom_mappings(0);
 117
 118         __flush_tlb_all();
 119
 120         smp_setup_percpu_timer();
 121
 122         local_irq_enable();
 123
 124         calibrate_delay();
 125         smp_store_cpu_info(cpuid);
 126         callin_flag = 1;
 127         __asm__ __volatile__("membar #Sync\n\t"
 128                              "flush  %%g6" : : : "memory");
 129
 130         /* Clear this or we will die instantly when we
 131          * schedule back to this idler...
 132          */
 133         clear_thread_flag(TIF_NEWCHILD);
 134
 135         /* Attach to the address space of init_task. */
 136         atomic_inc(&init_mm.mm_count);
 137         current->active_mm = &init_mm;
 138
 139         while (!cpu_isset(cpuid, smp_commenced_mask))
 140                 membar("#LoadLoad");
 141
 142         cpu_set(cpuid, cpu_online_map);
 143 }
 144
 145 void cpu_panic(void)
 146 {
 147         printk("CPU[%d]: Returns from cpu_idle!\n", smp_processor_id());
 148         panic("SMP bolixed\n");
 149 }
 150
 151 static unsigned long current_tick_offset;
 152
 153 /* This tick register synchronization scheme is taken entirely from
 154  * the ia64 port, see arch/ia64/kernel/smpboot.c for details and credit.
 155  *
 156  * The only change I've made is to rework it so that the master
 157  * initiates the synchonization instead of the slave. -DaveM
 158  */
 159
 160 #define MASTER  0
 161 #define SLAVE   (SMP_CACHE_BYTES/sizeof(unsigned long))
 162
 163 #define NUM_ROUNDS      64      /* magic value */
 164 #define NUM_ITERS       5       /* likewise */
 165
 166 static spinlock_t itc_sync_lock = SPIN_LOCK_UNLOCKED;
 167 static unsigned long go[SLAVE + 1];
 168
 169 #define DEBUG_TICK_SYNC 0
 170
 171 static inline long get_delta (long *rt, long *master)
 172 {
 173         unsigned long best_t0 = 0, best_t1 = ~0UL, best_tm = 0;
 174         unsigned long tcenter, t0, t1, tm;
 175         unsigned long i;
 176
 177         for (i = 0; i < NUM_ITERS; i++) {
 178                 t0 = tick_ops->get_tick();
 179                 go[MASTER] = 1;
 180                 membar("#StoreLoad");
 181                 while (!(tm = go[SLAVE]))
 182                         membar("#LoadLoad");
 183                 go[SLAVE] = 0;
 184                 membar("#StoreStore");
 185                 t1 = tick_ops->get_tick();
 186
 187                 if (t1 - t0 < best_t1 - best_t0)
 188                         best_t0 = t0, best_t1 = t1, best_tm = tm;
 189         }
 190
 191         *rt = best_t1 - best_t0;
 192         *master = best_tm - best_t0;
 193
 194         /* average best_t0 and best_t1 without overflow: */
 195         tcenter = (best_t0/2 + best_t1/2);
 196         if (best_t0 % 2 + best_t1 % 2 == 2)
 197                 tcenter++;
 198         return tcenter - best_tm;
 199 }
 200
 201 void smp_synchronize_tick_client(void)
 202 {
 203         long i, delta, adj, adjust_latency = 0, done = 0;
 204         unsigned long flags, rt, master_time_stamp, bound;
 205 #if DEBUG_TICK_SYNC
 206         struct {
 207                 long rt;        /* roundtrip time */
 208                 long master;    /* master's timestamp */
 209                 long diff;      /* difference between midpoint and master's timestamp */
 210                 long lat;       /* estimate of itc adjustment latency */
 211         } t[NUM_ROUNDS];
 212 #endif
 213
 214         go[MASTER] = 1;
 215
 216         while (go[MASTER])
 217                 membar("#LoadLoad");
 218
 219         local_irq_save(flags);
 220         {
 221                 for (i = 0; i < NUM_ROUNDS; i++) {
 222                         delta = get_delta(&rt, &master_time_stamp);
 223                         if (delta == 0) {
 224                                 done = 1;       /* let's lock on to this... */
 225                                 bound = rt;
 226                         }
 227
 228                         if (!done) {
 229                                 if (i > 0) {
 230                                         adjust_latency += -delta;
 231                                         adj = -delta + adjust_latency/4;
 232                                 } else
 233                                         adj = -delta;
 234
 235                                 tick_ops->add_tick(adj, current_tick_offset);
 236                         }
 237 #if DEBUG_TICK_SYNC
 238                         t[i].rt = rt;
 239                         t[i].master = master_time_stamp;
 240                         t[i].diff = delta;
 241                         t[i].lat = adjust_latency/4;
 242 #endif
 243                 }
 244         }
 245         local_irq_restore(flags);
 246
 247 #if DEBUG_TICK_SYNC
 248         for (i = 0; i < NUM_ROUNDS; i++)
 249                 printk("rt=%5ld master=%5ld diff=%5ld adjlat=%5ld\n",
 250                        t[i].rt, t[i].master, t[i].diff, t[i].lat);
 251 #endif
 252
 253         printk(KERN_INFO "CPU %d: synchronized TICK with master CPU (last diff %ld cycles,"
 254                "maxerr %lu cycles)\n", smp_processor_id(), delta, rt);
 255 }
 256
 257 static void smp_start_sync_tick_client(int cpu);
 258
 259 static void smp_synchronize_one_tick(int cpu)
 260 {
 261         unsigned long flags, i;
 262
 263         go[MASTER] = 0;
 264
 265         smp_start_sync_tick_client(cpu);
 266
 267         /* wait for client to be ready */
 268         while (!go[MASTER])
 269                 membar("#LoadLoad");
 270
 271         /* now let the client proceed into his loop */
 272         go[MASTER] = 0;
 273         membar("#StoreLoad");
 274
 275         spin_lock_irqsave(&itc_sync_lock, flags);
 276         {
 277                 for (i = 0; i < NUM_ROUNDS*NUM_ITERS; i++) {
 278                         while (!go[MASTER])
 279                                 membar("#LoadLoad");
 280                         go[MASTER] = 0;
 281                         membar("#StoreStore");
 282                         go[SLAVE] = tick_ops->get_tick();
 283                         membar("#StoreLoad");
 284                 }
 285         }
 286         spin_unlock_irqrestore(&itc_sync_lock, flags);
 287 }
 288
 289 extern unsigned long sparc64_cpu_startup;
 290
 291 /* The OBP cpu startup callback truncates the 3rd arg cookie to
 292  * 32-bits (I think) so to be safe we have it read the pointer
 293  * contained here so we work on >4GB machines. -DaveM
 294  */
 295 static struct thread_info *cpu_new_thread = NULL;
 296
 297 static int __devinit smp_boot_one_cpu(unsigned int cpu)
 298 {
 299         unsigned long entry =
 300                 (unsigned long)(&sparc64_cpu_startup);
 301         unsigned long cookie =
 302                 (unsigned long)(&cpu_new_thread);
 303         struct task_struct *p;
 304         int timeout, ret, cpu_node;
 305
 306         p = fork_idle(cpu);
 307         callin_flag = 0;
 308         cpu_new_thread = p->thread_info;
 309         cpu_set(cpu, cpu_callout_map);
 310
 311         cpu_find_by_mid(cpu, &cpu_node);
 312         prom_startcpu(cpu_node, entry, cookie);
 313
 314         for (timeout = 0; timeout < 5000000; timeout++) {
 315                 if (callin_flag)
 316                         break;
 317                 udelay(100);
 318         }
 319         if (callin_flag) {
 320                 ret = 0;
 321         } else {
 322                 printk("Processor %d is stuck.\n", cpu);
 323                 cpu_clear(cpu, cpu_callout_map);
 324                 ret = -ENODEV;
 325         }
 326         cpu_new_thread = NULL;
 327
 328         return ret;
 329 }
 330
 331 static void spitfire_xcall_helper(u64 data0, u64 data1, u64 data2, u64 pstate, unsigned long cpu)
 332 {
 333         u64 result, target;
 334         int stuck, tmp;
 335
 336         if (this_is_starfire) {
 337                 /* map to real upaid */
 338                 cpu = (((cpu & 0x3c) << 1) |
 339                         ((cpu & 0x40) >> 4) |
 340                         (cpu & 0x3));
 341         }
 342
 343         target = (cpu << 14) | 0x70;
 344 again:
 345         /* Ok, this is the real Spitfire Errata #54.
 346          * One must read back from a UDB internal register
 347          * after writes to the UDB interrupt dispatch, but
 348          * before the membar Sync for that write.
 349          * So we use the high UDB control register (ASI 0x7f,
 350          * ADDR 0x20) for the dummy read. -DaveM
 351          */
 352         tmp = 0x40;
 353         __asm__ __volatile__(
 354         "wrpr   %1, %2, %%pstate\n\t"
 355         "stxa   %4, [%0] %3\n\t"
 356         "stxa   %5, [%0+%8] %3\n\t"
 357         "add    %0, %8, %0\n\t"
 358         "stxa   %6, [%0+%8] %3\n\t"
 359         "membar #Sync\n\t"
 360         "stxa   %%g0, [%7] %3\n\t"
 361         "membar #Sync\n\t"
 362         "mov    0x20, %%g1\n\t"
 363         "ldxa   [%%g1] 0x7f, %%g0\n\t"
 364         "membar #Sync"
 365         : "=r" (tmp)
 366         : "r" (pstate), "i" (PSTATE_IE), "i" (ASI_INTR_W),
 367           "r" (data0), "r" (data1), "r" (data2), "r" (target),
 368           "r" (0x10), "0" (tmp)
 369         : "g1");
 370
 371         /* NOTE: PSTATE_IE is still clear. */
 372         stuck = 100000;
 373         do {
 374                 __asm__ __volatile__("ldxa [%%g0] %1, %0"
 375                         : "=r" (result)
 376                         : "i" (ASI_INTR_DISPATCH_STAT));
 377                 if (result == 0) {
 378                         __asm__ __volatile__("wrpr %0, 0x0, %%pstate"
 379                                              : : "r" (pstate));
 380                         return;
 381                 }
 382                 stuck -= 1;
 383                 if (stuck == 0)
 384                         break;
 385         } while (result & 0x1);
 386         __asm__ __volatile__("wrpr %0, 0x0, %%pstate"
 387                              : : "r" (pstate));
 388         if (stuck == 0) {
 389                 printk("CPU[%d]: mondo stuckage result[%016lx]\n",
 390                        smp_processor_id(), result);
 391         } else {
 392                 udelay(2);
 393                 goto again;
 394         }
 395 }
 396
 397 static __inline__ void spitfire_xcall_deliver(u64 data0, u64 data1, u64 data2, cpumask_t mask)
 398 {
 399         u64 pstate;
 400         int i;
 401
 402         __asm__ __volatile__("rdpr %%pstate, %0" : "=r" (pstate));
 403         for_each_cpu_mask(i, mask)
 404                 spitfire_xcall_helper(data0, data1, data2, pstate, i);
 405 }
 406
 407 /* Cheetah now allows to send the whole 64-bytes of data in the interrupt
 408  * packet, but we have no use for that.  However we do take advantage of
 409  * the new pipelining feature (ie. dispatch to multiple cpus simultaneously).
 410  */
 411 static void cheetah_xcall_deliver(u64 data0, u64 data1, u64 data2, cpumask_t mask)
 412 {
 413         u64 pstate, ver;
 414         int nack_busy_id, is_jalapeno;
 415
 416         if (cpus_empty(mask))
 417                 return;
 418
 419         /* Unfortunately, someone at Sun had the brilliant idea to make the
 420          * busy/nack fields hard-coded by ITID number for this Ultra-III
 421          * derivative processor.
 422          */
 423         __asm__ ("rdpr %%ver, %0" : "=r" (ver));
 424         is_jalapeno = ((ver >> 32) == 0x003e0016);
 425
 426         __asm__ __volatile__("rdpr %%pstate, %0" : "=r" (pstate));
 427
 428 retry:
 429         __asm__ __volatile__("wrpr %0, %1, %%pstate\n\t"
 430                              : : "r" (pstate), "i" (PSTATE_IE));
 431
 432         /* Setup the dispatch data registers. */
 433         __asm__ __volatile__("stxa      %0, [%3] %6\n\t"
 434                              "stxa      %1, [%4] %6\n\t"
 435                              "stxa      %2, [%5] %6\n\t"
 436                              "membar    #Sync\n\t"
 437                              : /* no outputs */
 438                              : "r" (data0), "r" (data1), "r" (data2),
 439                                "r" (0x40), "r" (0x50), "r" (0x60),
 440                                "i" (ASI_INTR_W));
 441
 442         nack_busy_id = 0;
 443         {
 444                 int i;
 445
 446                 for_each_cpu_mask(i, mask) {
 447                         u64 target = (i << 14) | 0x70;
 448
 449                         if (!is_jalapeno)
 450                                 target |= (nack_busy_id << 24);
 451                         __asm__ __volatile__(
 452                                 "stxa   %%g0, [%0] %1\n\t"
 453                                 "membar #Sync\n\t"
 454                                 : /* no outputs */
 455                                 : "r" (target), "i" (ASI_INTR_W));
 456                         nack_busy_id++;
 457                 }
 458         }
 459
 460         /* Now, poll for completion. */
 461         {
 462                 u64 dispatch_stat;
 463                 long stuck;
 464
 465                 stuck = 100000 * nack_busy_id;
 466                 do {
 467                         __asm__ __volatile__("ldxa      [%%g0] %1, %0"
 468                                              : "=r" (dispatch_stat)
 469                                              : "i" (ASI_INTR_DISPATCH_STAT));
 470                         if (dispatch_stat == 0UL) {
 471                                 __asm__ __volatile__("wrpr %0, 0x0, %%pstate"
 472                                                      : : "r" (pstate));
 473                                 return;
 474                         }
 475                         if (!--stuck)
 476                                 break;
 477                 } while (dispatch_stat & 0x5555555555555555UL);
 478
 479                 __asm__ __volatile__("wrpr %0, 0x0, %%pstate"
 480                                      : : "r" (pstate));
 481
 482                 if ((dispatch_stat & ~(0x5555555555555555UL)) == 0) {
 483                         /* Busy bits will not clear, continue instead
 484                          * of freezing up on this cpu.
 485                          */
 486                         printk("CPU[%d]: mondo stuckage result[%016lx]\n",
 487                                smp_processor_id(), dispatch_stat);
 488                 } else {
 489                         int i, this_busy_nack = 0;
 490
 491                         /* Delay some random time with interrupts enabled
 492                          * to prevent deadlock.
 493                          */
 494                         udelay(2 * nack_busy_id);
 495
 496                         /* Clear out the mask bits for cpus which did not
 497                          * NACK us.
 498                          */
 499                         for_each_cpu_mask(i, mask) {
 500                                 u64 check_mask;
 501
 502                                 if (is_jalapeno)
 503                                         check_mask = (0x2UL << (2*i));
 504                                 else
 505                                         check_mask = (0x2UL <<
 506                                                       this_busy_nack);
 507                                 if ((dispatch_stat & check_mask) == 0)
 508                                         cpu_clear(i, mask);
 509                                 this_busy_nack += 2;
 510                         }
 511
 512                         goto retry;
 513                 }
 514         }
 515 }
 516
 517 /* Send cross call to all processors mentioned in MASK
 518  * except self.
 519  */
 520 static void smp_cross_call_masked(unsigned long *func, u32 ctx, u64 data1, u64 data2, cpumask_t mask)
 521 {
 522         u64 data0 = (((u64)ctx)<<32 | (((u64)func) & 0xffffffff));
 523         int this_cpu = get_cpu();
 524
 525         cpus_and(mask, mask, cpu_online_map);
 526         cpu_clear(this_cpu, mask);
 527
 528         if (tlb_type == spitfire)
 529                 spitfire_xcall_deliver(data0, data1, data2, mask);
 530         else
 531                 cheetah_xcall_deliver(data0, data1, data2, mask);
 532         /* NOTE: Caller runs local copy on master. */
 533
 534         put_cpu();
 535 }
 536
 537 extern unsigned long xcall_sync_tick;
 538
 539 static void smp_start_sync_tick_client(int cpu)
 540 {
 541         cpumask_t mask = cpumask_of_cpu(cpu);
 542
 543         smp_cross_call_masked(&xcall_sync_tick,
 544                               0, 0, 0, mask);
 545 }
 546
 547 /* Send cross call to all processors except self. */
 548 #define smp_cross_call(func, ctx, data1, data2) \
 549         smp_cross_call_masked(func, ctx, data1, data2, cpu_online_map)
 550
 551 struct call_data_struct {
 552         void (*func) (void *info);
 553         void *info;
 554         atomic_t finished;
 555         int wait;
 556 };
 557
 558 static spinlock_t call_lock = SPIN_LOCK_UNLOCKED;
 559 static struct call_data_struct *call_data;
 560
 561 extern unsigned long xcall_call_function;
 562
 563 /*
 564  * You must not call this function with disabled interrupts or from a
 565  * hardware interrupt handler or from a bottom half handler.
 566  */
 567 int smp_call_function(void (*func)(void *info), void *info,
 568                       int nonatomic, int wait)
 569 {
 570         struct call_data_struct data;
 571         int cpus = num_online_cpus() - 1;
 572         long timeout;
 573
 574         if (!cpus)
 575                 return 0;
 576
 577         /* Can deadlock when called with interrupts disabled */
 578         WARN_ON(irqs_disabled());
 579
 580         data.func = func;
 581         data.info = info;
 582         atomic_set(&data.finished, 0);
 583         data.wait = wait;
 584
 585         spin_lock(&call_lock);
 586
 587         call_data = &data;
 588
 589         smp_cross_call(&xcall_call_function, 0, 0, 0);
 590
 591         /*
 592          * Wait for other cpus to complete function or at
 593          * least snap the call data.
 594          */
 595         timeout = 1000000;
 596         while (atomic_read(&data.finished) != cpus) {
 597                 if (--timeout <= 0)
 598                         goto out_timeout;
 599                 barrier();
 600                 udelay(1);
 601         }
 602
 603         spin_unlock(&call_lock);
 604
 605         return 0;
 606
 607 out_timeout:
 608         spin_unlock(&call_lock);
 609         printk("XCALL: Remote cpus not responding, ncpus=%ld finished=%ld\n",
 610                (long) num_online_cpus() - 1L,
 611                (long) atomic_read(&data.finished));
 612         return 0;
 613 }
 614
 615 void smp_call_function_client(int irq, struct pt_regs *regs)
 616 {
 617         void (*func) (void *info) = call_data->func;
 618         void *info = call_data->info;
 619
 620         clear_softint(1 << irq);
 621         if (call_data->wait) {
 622                 /* let initiator proceed only after completion */
 623                 func(info);
 624                 atomic_inc(&call_data->finished);
 625         } else {
 626                 /* let initiator proceed after getting data */
 627                 atomic_inc(&call_data->finished);
 628                 func(info);
 629         }
 630 }
 631
 632 extern unsigned long xcall_flush_tlb_mm;
 633 extern unsigned long xcall_flush_tlb_pending;
 634 extern unsigned long xcall_flush_tlb_kernel_range;
 635 extern unsigned long xcall_flush_tlb_all_spitfire;
 636 extern unsigned long xcall_flush_tlb_all_cheetah;
 637 extern unsigned long xcall_report_regs;
 638 extern unsigned long xcall_receive_signal;
 639 extern unsigned long xcall_flush_dcache_page_cheetah;
 640 extern unsigned long xcall_flush_dcache_page_spitfire;
 641
 642 #ifdef CONFIG_DEBUG_DCFLUSH
 643 extern atomic_t dcpage_flushes;
 644 extern atomic_t dcpage_flushes_xcall;
 645 #endif
 646
 647 static __inline__ void __local_flush_dcache_page(struct page *page)
 648 {
 649 #if (L1DCACHE_SIZE > PAGE_SIZE)
 650         __flush_dcache_page(page_address(page),
 651                             ((tlb_type == spitfire) &&
 652                              page_mapping(page) != NULL));
 653 #else
 654         if (page_mapping(page) != NULL &&
 655             tlb_type == spitfire)
 656                 __flush_icache_page(__pa(page_address(page)));
 657 #endif
 658 }
 659
 660 void smp_flush_dcache_page_impl(struct page *page, int cpu)
 661 {
 662         cpumask_t mask = cpumask_of_cpu(cpu);
 663         int this_cpu = get_cpu();
 664
 665 #ifdef CONFIG_DEBUG_DCFLUSH
 666         atomic_inc(&dcpage_flushes);
 667 #endif
 668         if (cpu == this_cpu) {
 669                 __local_flush_dcache_page(page);
 670         } else if (cpu_online(cpu)) {
 671                 void *pg_addr = page_address(page);
 672                 u64 data0;
 673
 674                 if (tlb_type == spitfire) {
 675                         data0 =
 676                                 ((u64)&xcall_flush_dcache_page_spitfire);
 677                         if (page_mapping(page) != NULL)
 678                                 data0 |= ((u64)1 << 32);
 679                         spitfire_xcall_deliver(data0,
 680                                                __pa(pg_addr),
 681                                                (u64) pg_addr,
 682                                                mask);
 683                 } else {
 684                         data0 =
 685                                 ((u64)&xcall_flush_dcache_page_cheetah);
 686                         cheetah_xcall_deliver(data0,
 687                                               __pa(pg_addr),
 688                                               0, mask);
 689                 }
 690 #ifdef CONFIG_DEBUG_DCFLUSH
 691                 atomic_inc(&dcpage_flushes_xcall);
 692 #endif
 693         }
 694
 695         put_cpu();
 696 }
 697
 698 void flush_dcache_page_all(struct mm_struct *mm, struct page *page)
 699 {
 700         void *pg_addr = page_address(page);
 701         cpumask_t mask = cpu_online_map;
 702         u64 data0;
 703         int this_cpu = get_cpu();
 704
 705         cpu_clear(this_cpu, mask);
 706
 707 #ifdef CONFIG_DEBUG_DCFLUSH
 708         atomic_inc(&dcpage_flushes);
 709 #endif
 710         if (cpus_empty(mask))
 711                 goto flush_self;
 712         if (tlb_type == spitfire) {
 713                 data0 = ((u64)&xcall_flush_dcache_page_spitfire);
 714                 if (page_mapping(page) != NULL)
 715                         data0 |= ((u64)1 << 32);
 716                 spitfire_xcall_deliver(data0,
 717                                        __pa(pg_addr),
 718                                        (u64) pg_addr,
 719                                        mask);
 720         } else {
 721                 data0 = ((u64)&xcall_flush_dcache_page_cheetah);
 722                 cheetah_xcall_deliver(data0,
 723                                       __pa(pg_addr),
 724                                       0, mask);
 725         }
 726 #ifdef CONFIG_DEBUG_DCFLUSH
 727         atomic_inc(&dcpage_flushes_xcall);
 728 #endif
 729  flush_self:
 730         __local_flush_dcache_page(page);
 731
 732         put_cpu();
 733 }
 734
 735 void smp_receive_signal(int cpu)
 736 {
 737         cpumask_t mask = cpumask_of_cpu(cpu);
 738
 739         if (cpu_online(cpu)) {
 740                 u64 data0 = (((u64)&xcall_receive_signal) & 0xffffffff);
 741
 742                 if (tlb_type == spitfire)
 743                         spitfire_xcall_deliver(data0, 0, 0, mask);
 744                 else
 745                         cheetah_xcall_deliver(data0, 0, 0, mask);
 746         }
 747 }
 748
 749 void smp_receive_signal_client(int irq, struct pt_regs *regs)
 750 {
 751         /* Just return, rtrap takes care of the rest. */
 752         clear_softint(1 << irq);
 753 }
 754
 755 void smp_report_regs(void)
 756 {
 757         smp_cross_call(&xcall_report_regs, 0, 0, 0);
 758 }
 759
 760 void smp_flush_tlb_all(void)
 761 {
 762         if (tlb_type == spitfire)
 763                 smp_cross_call(&xcall_flush_tlb_all_spitfire, 0, 0, 0);
 764         else
 765                 smp_cross_call(&xcall_flush_tlb_all_cheetah, 0, 0, 0);
 766         __flush_tlb_all();
 767 }
 768
 769 /* We know that the window frames of the user have been flushed
 770  * to the stack before we get here because all callers of us
 771  * are flush_tlb_*() routines, and these run after flush_cache_*()
 772  * which performs the flushw.
 773  *
 774  * The SMP TLB coherency scheme we use works as follows:
 775  *
 776  * 1) mm->cpu_vm_mask is a bit mask of which cpus an address
 777  *    space has (potentially) executed on, this is the heuristic
 778  *    we use to avoid doing cross calls.
 779  *
 780  *    Also, for flushing from kswapd and also for clones, we
 781  *    use cpu_vm_mask as the list of cpus to make run the TLB.
 782  *
 783  * 2) TLB context numbers are shared globally across all processors
 784  *    in the system, this allows us to play several games to avoid
 785  *    cross calls.
 786  *
 787  *    One invariant is that when a cpu switches to a process, and
 788  *    that processes tsk->active_mm->cpu_vm_mask does not have the
 789  *    current cpu's bit set, that tlb context is flushed locally.
 790  *
 791  *    If the address space is non-shared (ie. mm->count == 1) we avoid
 792  *    cross calls when we want to flush the currently running process's
 793  *    tlb state.  This is done by clearing all cpu bits except the current
 794  *    processor's in current->active_mm->cpu_vm_mask and performing the
 795  *    flush locally only.  This will force any subsequent cpus which run
 796  *    this task to flush the context from the local tlb if the process
 797  *    migrates to another cpu (again).
 798  *
 799  * 3) For shared address spaces (threads) and swapping we bite the
 800  *    bullet for most cases and perform the cross call (but only to
 801  *    the cpus listed in cpu_vm_mask).
 802  *
 803  *    The performance gain from "optimizing" away the cross call for threads is
 804  *    questionable (in theory the big win for threads is the massive sharing of
 805  *    address space state across processors).
 806  */
 807 void smp_flush_tlb_mm(struct mm_struct *mm)
 808 {
 809         /*
 810          * This code is called from two places, dup_mmap and exit_mmap. In the
 811          * former case, we really need a flush. In the later case, the callers
 812          * are single threaded exec_mmap (really need a flush), multithreaded
 813          * exec_mmap case (do not need to flush, since the caller gets a new
 814          * context via activate_mm), and all other callers of mmput() whence
 815          * the flush can be optimized since the associated threads are dead and
 816          * the mm is being torn down (__exit_mm and other mmput callers) or the
 817          * owning thread is dissociating itself from the mm. The
 818          * (atomic_read(&mm->mm_users) == 0) check ensures real work is done
 819          * for single thread exec and dup_mmap cases. An alternate check might
 820          * have been (current->mm != mm).
 821          *                                              Kanoj Sarcar
 822          */
 823         if (atomic_read(&mm->mm_users) == 0)
 824                 return;
 825
 826         {
 827                 u32 ctx = CTX_HWBITS(mm->context);
 828                 int cpu = get_cpu();
 829
 830                 if (atomic_read(&mm->mm_users) == 1) {
 831                         mm->cpu_vm_mask = cpumask_of_cpu(cpu);
 832                         goto local_flush_and_out;
 833                 }
 834
 835                 smp_cross_call_masked(&xcall_flush_tlb_mm,
 836                                       ctx, 0, 0,
 837                                       mm->cpu_vm_mask);
 838
 839         local_flush_and_out:
 840                 __flush_tlb_mm(ctx, SECONDARY_CONTEXT);
 841
 842                 put_cpu();
 843         }
 844 }
 845
 846 void smp_flush_tlb_pending(struct mm_struct *mm, unsigned long nr, unsigned long *vaddrs)
 847 {
 848         u32 ctx = CTX_HWBITS(mm->context);
 849         int cpu = get_cpu();
 850
 851         if (mm == current->active_mm && atomic_read(&mm->mm_users) == 1) {
 852                 mm->cpu_vm_mask = cpumask_of_cpu(cpu);
 853                 goto local_flush_and_out;
 854         } else {
 855                 /* This optimization is not valid.  Normally
 856                  * we will be holding the page_table_lock, but
 857                  * there is an exception which is copy_page_range()
 858                  * when forking.  The lock is held during the individual
 859                  * page table updates in the parent, but not at the
 860                  * top level, which is where we are invoked.
 861                  */
 862                 if (0) {
 863                         cpumask_t this_cpu_mask = cpumask_of_cpu(cpu);
 864
 865                         /* By virtue of running under the mm->page_table_lock,
 866                          * and mmu_context.h:switch_mm doing the same, the
 867                          * following operation is safe.
 868                          */
 869                         if (cpus_equal(mm->cpu_vm_mask, this_cpu_mask))
 870                                 goto local_flush_and_out;
 871                 }
 872         }
 873
 874         smp_cross_call_masked(&xcall_flush_tlb_pending,
 875                               ctx, nr, (unsigned long) vaddrs,
 876                               mm->cpu_vm_mask);
 877
 878 local_flush_and_out:
 879         __flush_tlb_pending(ctx, nr, vaddrs);
 880
 881         put_cpu();
 882 }
 883
 884 void smp_flush_tlb_kernel_range(unsigned long start, unsigned long end)
 885 {
 886         start &= PAGE_MASK;
 887         end    = PAGE_ALIGN(end);
 888         if (start != end) {
 889                 smp_cross_call(&xcall_flush_tlb_kernel_range,
 890                                0, start, end);
 891
 892                 __flush_tlb_kernel_range(start, end);
 893         }
 894 }
 895
 896 /* CPU capture. */
 897 /* #define CAPTURE_DEBUG */
 898 extern unsigned long xcall_capture;
 899
 900 static atomic_t smp_capture_depth = ATOMIC_INIT(0);
 901 static atomic_t smp_capture_registry = ATOMIC_INIT(0);
 902 static unsigned long penguins_are_doing_time;
 903
 904 void smp_capture(void)
 905 {
 906         int result = __atomic_add(1, &smp_capture_depth);
 907
 908         membar("#StoreStore | #LoadStore");
 909         if (result == 1) {
 910                 int ncpus = num_online_cpus();
 911
 912 #ifdef CAPTURE_DEBUG
 913                 printk("CPU[%d]: Sending penguins to jail...",
 914                        smp_processor_id());
 915 #endif
 916                 penguins_are_doing_time = 1;
 917                 membar("#StoreStore | #LoadStore");
 918                 atomic_inc(&smp_capture_registry);
 919                 smp_cross_call(&xcall_capture, 0, 0, 0);
 920                 while (atomic_read(&smp_capture_registry) != ncpus)
 921                         membar("#LoadLoad");
 922 #ifdef CAPTURE_DEBUG
 923                 printk("done\n");
 924 #endif
 925         }
 926 }
 927
 928 void smp_release(void)
 929 {
 930         if (atomic_dec_and_test(&smp_capture_depth)) {
 931 #ifdef CAPTURE_DEBUG
 932                 printk("CPU[%d]: Giving pardon to "
 933                        "imprisoned penguins\n",
 934                        smp_processor_id());
 935 #endif
 936                 penguins_are_doing_time = 0;
 937                 membar("#StoreStore | #StoreLoad");
 938                 atomic_dec(&smp_capture_registry);
 939         }
 940 }
 941
 942 /* Imprisoned penguins run with %pil == 15, but PSTATE_IE set, so they
 943  * can service tlb flush xcalls...
 944  */
 945 extern void prom_world(int);
 946 extern void save_alternate_globals(unsigned long *);
 947 extern void restore_alternate_globals(unsigned long *);
 948 void smp_penguin_jailcell(int irq, struct pt_regs *regs)
 949 {
 950         unsigned long global_save[24];
 951
 952         clear_softint(1 << irq);
 953
 954         preempt_disable();
 955
 956         __asm__ __volatile__("flushw");
 957         save_alternate_globals(global_save);
 958         prom_world(1);
 959         atomic_inc(&smp_capture_registry);
 960         membar("#StoreLoad | #StoreStore");
 961         while (penguins_are_doing_time)
 962                 membar("#LoadLoad");
 963         restore_alternate_globals(global_save);
 964         atomic_dec(&smp_capture_registry);
 965         prom_world(0);
 966
 967         preempt_enable();
 968 }
 969
 970 extern unsigned long xcall_promstop;
 971
 972 void smp_promstop_others(void)
 973 {
 974         smp_cross_call(&xcall_promstop, 0, 0, 0);
 975 }
 976
 977 #define prof_multiplier(__cpu)          cpu_data(__cpu).multiplier
 978 #define prof_counter(__cpu)             cpu_data(__cpu).counter
 979
 980 void smp_percpu_timer_interrupt(struct pt_regs *regs)
 981 {
 982         unsigned long compare, tick, pstate;
 983         int cpu = smp_processor_id();
 984         int user = user_mode(regs);
 985
 986         /*
 987          * Check for level 14 softint.
 988          */
 989         {
 990                 unsigned long tick_mask = tick_ops->softint_mask;
 991
 992                 if (!(get_softint() & tick_mask)) {
 993                         extern void handler_irq(int, struct pt_regs *);
 994
 995                         handler_irq(14, regs);
 996                         return;
 997                 }
 998                 clear_softint(tick_mask);
 999         }
1000
1001         do {
1002                 profile_tick(CPU_PROFILING, regs);
1003                 if (!--prof_counter(cpu)) {
1004                         irq_enter();
1005
1006                         if (cpu == boot_cpu_id) {
1007                                 kstat_this_cpu.irqs[0]++;
1008                                 timer_tick_interrupt(regs);
1009                         }
1010
1011                         update_process_times(user);
1012
1013                         irq_exit();
1014
1015                         prof_counter(cpu) = prof_multiplier(cpu);
1016                 }
1017
1018                 /* Guarantee that the following sequences execute
1019                  * uninterrupted.
1020                  */
1021                 __asm__ __volatile__("rdpr      %%pstate, %0\n\t"
1022                                      "wrpr      %0, %1, %%pstate"
1023                                      : "=r" (pstate)
1024                                      : "i" (PSTATE_IE));
1025
1026                 compare = tick_ops->add_compare(current_tick_offset);
1027                 tick = tick_ops->get_tick();
1028
1029                 /* Restore PSTATE_IE. */
1030                 __asm__ __volatile__("wrpr      %0, 0x0, %%pstate"
1031                                      : /* no outputs */
1032                                      : "r" (pstate));
1033         } while (time_after_eq(tick, compare));
1034 }
1035
1036 static void __init smp_setup_percpu_timer(void)
1037 {
1038         int cpu = smp_processor_id();
1039         unsigned long pstate;
1040
1041         prof_counter(cpu) = prof_multiplier(cpu) = 1;
1042
1043         /* Guarantee that the following sequences execute
1044          * uninterrupted.
1045          */
1046         __asm__ __volatile__("rdpr      %%pstate, %0\n\t"
1047                              "wrpr      %0, %1, %%pstate"
1048                              : "=r" (pstate)
1049                              : "i" (PSTATE_IE));
1050
1051         tick_ops->init_tick(current_tick_offset);
1052
1053         /* Restore PSTATE_IE. */
1054         __asm__ __volatile__("wrpr      %0, 0x0, %%pstate"
1055                              : /* no outputs */
1056                              : "r" (pstate));
1057 }
1058
1059 void __init smp_tick_init(void)
1060 {
1061         boot_cpu_id = hard_smp_processor_id();
1062         current_tick_offset = timer_tick_offset;
1063
1064         cpu_set(boot_cpu_id, cpu_online_map);
1065         prof_counter(boot_cpu_id) = prof_multiplier(boot_cpu_id) = 1;
1066 }
1067
1068 cycles_t cacheflush_time;
1069 unsigned long cache_decay_ticks;
1070
1071 extern unsigned long cheetah_tune_scheduling(void);
1072
1073 static void __init smp_tune_scheduling(void)
1074 {
1075         unsigned long orig_flush_base, flush_base, flags, *p;
1076         unsigned int ecache_size, order;
1077         cycles_t tick1, tick2, raw;
1078         int cpu_node;
1079
1080         /* Approximate heuristic for SMP scheduling.  It is an
1081          * estimation of the time it takes to flush the L2 cache
1082          * on the local processor.
1083          *
1084          * The ia32 chooses to use the L1 cache flush time instead,
1085          * and I consider this complete nonsense.  The Ultra can service
1086          * a miss to the L1 with a hit to the L2 in 7 or 8 cycles, and
1087          * L2 misses are what create extra bus traffic (ie. the "cost"
1088          * of moving a process from one cpu to another).
1089          */
1090         printk("SMP: Calibrating ecache flush... ");
1091         if (tlb_type == cheetah || tlb_type == cheetah_plus) {
1092                 cacheflush_time = cheetah_tune_scheduling();
1093                 goto report;
1094         }
1095
1096         cpu_find_by_instance(0, &cpu_node, NULL);
1097         ecache_size = prom_getintdefault(cpu_node,
1098                                          "ecache-size", (512 * 1024));
1099         if (ecache_size > (4 * 1024 * 1024))
1100                 ecache_size = (4 * 1024 * 1024);
1101         orig_flush_base = flush_base =
1102                 __get_free_pages(GFP_KERNEL, order = get_order(ecache_size));
1103
1104         if (flush_base != 0UL) {
1105                 local_irq_save(flags);
1106
1107                 /* Scan twice the size once just to get the TLB entries
1108                  * loaded and make sure the second scan measures pure misses.
1109                  */
1110                 for (p = (unsigned long *)flush_base;
1111                      ((unsigned long)p) < (flush_base + (ecache_size<<1));
1112                      p += (64 / sizeof(unsigned long)))
1113                         *((volatile unsigned long *)p);
1114
1115                 tick1 = tick_ops->get_tick();
1116
1117                 __asm__ __volatile__("1:\n\t"
1118                                      "ldx       [%0 + 0x000], %%g1\n\t"
1119                                      "ldx       [%0 + 0x040], %%g2\n\t"
1120                                      "ldx       [%0 + 0x080], %%g3\n\t"
1121                                      "ldx       [%0 + 0x0c0], %%g5\n\t"
1122                                      "add       %0, 0x100, %0\n\t"
1123                                      "cmp       %0, %2\n\t"
1124                                      "bne,pt    %%xcc, 1b\n\t"
1125                                      " nop"
1126                                      : "=&r" (flush_base)
1127                                      : "0" (flush_base),
1128                                        "r" (flush_base + ecache_size)
1129                                      : "g1", "g2", "g3", "g5");
1130
1131                 tick2 = tick_ops->get_tick();
1132
1133                 local_irq_restore(flags);
1134
1135                 raw = (tick2 - tick1);
1136
1137                 /* Dampen it a little, considering two processes
1138                  * sharing the cache and fitting.
1139                  */
1140                 cacheflush_time = (raw - (raw >> 2));
1141
1142                 free_pages(orig_flush_base, order);
1143         } else {
1144                 cacheflush_time = ((ecache_size << 2) +
1145                                    (ecache_size << 1));
1146         }
1147 report:
1148         /* Convert ticks/sticks to jiffies. */
1149         cache_decay_ticks = cacheflush_time / timer_tick_offset;
1150         if (cache_decay_ticks < 1)
1151                 cache_decay_ticks = 1;
1152
1153         printk("Using heuristic of %ld cycles, %ld ticks.\n",
1154                cacheflush_time, cache_decay_ticks);
1155 }
1156
1157 /* /proc/profile writes can call this, don't __init it please. */
1158 static spinlock_t prof_setup_lock = SPIN_LOCK_UNLOCKED;
1159
1160 int setup_profiling_timer(unsigned int multiplier)
1161 {
1162         unsigned long flags;
1163         int i;
1164
1165         if ((!multiplier) || (timer_tick_offset / multiplier) < 1000)
1166                 return -EINVAL;
1167
1168         spin_lock_irqsave(&prof_setup_lock, flags);
1169         for (i = 0; i < NR_CPUS; i++)
1170                 prof_multiplier(i) = multiplier;
1171         current_tick_offset = (timer_tick_offset / multiplier);
1172         spin_unlock_irqrestore(&prof_setup_lock, flags);
1173
1174         return 0;
1175 }
1176
1177 void __init smp_prepare_cpus(unsigned int max_cpus)
1178 {
1179         int instance, mid;
1180
1181         instance = 0;
1182         while (!cpu_find_by_instance(instance, NULL, &mid)) {
1183                 if (mid < max_cpus)
1184                         cpu_set(mid, phys_cpu_present_map);
1185                 instance++;
1186         }
1187
1188         if (num_possible_cpus() > max_cpus) {
1189                 instance = 0;
1190                 while (!cpu_find_by_instance(instance, NULL, &mid)) {
1191                         if (mid != boot_cpu_id) {
1192                                 cpu_clear(mid, phys_cpu_present_map);
1193                                 if (num_possible_cpus() <= max_cpus)
1194                                         break;
1195                         }
1196                         instance++;
1197                 }
1198         }
1199
1200         smp_store_cpu_info(boot_cpu_id);
1201 }
1202
1203 void __devinit smp_prepare_boot_cpu(void)
1204 {
1205         if (hard_smp_processor_id() >= NR_CPUS) {
1206                 prom_printf("Serious problem, boot cpu id >= NR_CPUS\n");
1207                 prom_halt();
1208         }
1209
1210         current_thread_info()->cpu = hard_smp_processor_id();
1211         cpu_set(smp_processor_id(), cpu_online_map);
1212         cpu_set(smp_processor_id(), phys_cpu_present_map);
1213 }
1214
1215 int __devinit __cpu_up(unsigned int cpu)
1216 {
1217         int ret = smp_boot_one_cpu(cpu);
1218
1219         if (!ret) {
1220                 cpu_set(cpu, smp_commenced_mask);
1221                 while (!cpu_isset(cpu, cpu_online_map))
1222                         mb();
1223                 if (!cpu_isset(cpu, cpu_online_map)) {
1224                         ret = -ENODEV;
1225                 } else {
1226                         smp_synchronize_one_tick(cpu);
1227                 }
1228         }
1229         return ret;
1230 }
1231
1232 void __init smp_cpus_done(unsigned int max_cpus)
1233 {
1234         unsigned long bogosum = 0;
1235         int i;
1236
1237         for (i = 0; i < NR_CPUS; i++) {
1238                 if (cpu_online(i))
1239                         bogosum += cpu_data(i).udelay_val;
1240         }
1241         printk("Total of %ld processors activated "
1242                "(%lu.%02lu BogoMIPS).\n",
1243                (long) num_online_cpus(),
1244                bogosum/(500000/HZ),
1245                (bogosum/(5000/HZ))%100);
1246
1247         /* We want to run this with all the other cpus spinning
1248          * in the kernel.
1249          */
1250         smp_tune_scheduling();
1251 }
1252
1253 /* This needn't do anything as we do not sleep the cpu
1254  * inside of the idler task, so an interrupt is not needed
1255  * to get a clean fast response.
1256  *
1257  * XXX Reverify this assumption... -DaveM
1258  *
1259  * Addendum: We do want it to do something for the signal
1260  *           delivery case, we detect that by just seeing
1261  *           if we are trying to send this to an idler or not.
1262  */
1263 void smp_send_reschedule(int cpu)
1264 {
1265         if (cpu_data(cpu).idle_volume == 0)
1266                 smp_receive_signal(cpu);
1267 }
1268
1269 /* This is a nop because we capture all other cpus
1270  * anyways when making the PROM active.
1271  */
1272 void smp_send_stop(void)
1273 {
1274 }
1275