arch/x86_64/kernel/nmi.c

   1 /*
   2  *  linux/arch/x86_64/nmi.c
   3  *
   4  *  NMI watchdog support on APIC systems
   5  *
   6  *  Started by Ingo Molnar <mingo@redhat.com>
   7  *
   8  *  Fixes:
   9  *  Mikael Pettersson   : AMD K7 support for local APIC NMI watchdog.
  10  *  Mikael Pettersson   : Power Management for local APIC NMI watchdog.
  11  *  Pavel Machek and
  12  *  Mikael Pettersson   : PM converted to driver model. Disable/enable API.
  13  */
  14
  15 #include <linux/config.h>
  16 #include <linux/mm.h>
  17 #include <linux/delay.h>
  18 #include <linux/bootmem.h>
  19 #include <linux/smp_lock.h>
  20 #include <linux/interrupt.h>
  21 #include <linux/mc146818rtc.h>
  22 #include <linux/kernel_stat.h>
  23 #include <linux/module.h>
  24 #include <linux/sysdev.h>
  25 #include <linux/nmi.h>
  26 #include <linux/sysctl.h>
  27 #include <linux/kprobes.h>
  28
  29 #include <asm/smp.h>
  30 #include <asm/mtrr.h>
  31 #include <asm/mpspec.h>
  32 #include <asm/nmi.h>
  33 #include <asm/msr.h>
  34 #include <asm/proto.h>
  35 #include <asm/kdebug.h>
  36 #include <asm/local.h>
  37 #include <asm/mce.h>
  38
  39 /*
  40  * lapic_nmi_owner tracks the ownership of the lapic NMI hardware:
  41  * - it may be reserved by some other driver, or not
  42  * - when not reserved by some other driver, it may be used for
  43  *   the NMI watchdog, or not
  44  *
  45  * This is maintained separately from nmi_active because the NMI
  46  * watchdog may also be driven from the I/O APIC timer.
  47  */
  48 static DEFINE_SPINLOCK(lapic_nmi_owner_lock);
  49 static unsigned int lapic_nmi_owner;
  50 #define LAPIC_NMI_WATCHDOG      (1<<0)
  51 #define LAPIC_NMI_RESERVED      (1<<1)
  52
  53 /* nmi_active:
  54  * +1: the lapic NMI watchdog is active, but can be disabled
  55  *  0: the lapic NMI watchdog has not been set up, and cannot
  56  *     be enabled
  57  * -1: the lapic NMI watchdog is disabled, but can be enabled
  58  */
  59 int nmi_active;         /* oprofile uses this */
  60 int panic_on_timeout;
  61
  62 unsigned int nmi_watchdog = NMI_DEFAULT;
  63 static unsigned int nmi_hz = HZ;
  64 static unsigned int nmi_perfctr_msr;    /* the MSR to reset in NMI handler */
  65 static unsigned int nmi_p4_cccr_val;
  66
  67 /* Note that these events don't tick when the CPU idles. This means
  68    the frequency varies with CPU load. */
  69
  70 #define K7_EVNTSEL_ENABLE       (1 << 22)
  71 #define K7_EVNTSEL_INT          (1 << 20)
  72 #define K7_EVNTSEL_OS           (1 << 17)
  73 #define K7_EVNTSEL_USR          (1 << 16)
  74 #define K7_EVENT_CYCLES_PROCESSOR_IS_RUNNING    0x76
  75 #define K7_NMI_EVENT            K7_EVENT_CYCLES_PROCESSOR_IS_RUNNING
  76
  77 #define MSR_P4_MISC_ENABLE      0x1A0
  78 #define MSR_P4_MISC_ENABLE_PERF_AVAIL   (1<<7)
  79 #define MSR_P4_MISC_ENABLE_PEBS_UNAVAIL (1<<12)
  80 #define MSR_P4_PERFCTR0         0x300
  81 #define MSR_P4_CCCR0            0x360
  82 #define P4_ESCR_EVENT_SELECT(N) ((N)<<25)
  83 #define P4_ESCR_OS              (1<<3)
  84 #define P4_ESCR_USR             (1<<2)
  85 #define P4_CCCR_OVF_PMI0        (1<<26)
  86 #define P4_CCCR_OVF_PMI1        (1<<27)
  87 #define P4_CCCR_THRESHOLD(N)    ((N)<<20)
  88 #define P4_CCCR_COMPLEMENT      (1<<19)
  89 #define P4_CCCR_COMPARE         (1<<18)
  90 #define P4_CCCR_REQUIRED        (3<<16)
  91 #define P4_CCCR_ESCR_SELECT(N)  ((N)<<13)
  92 #define P4_CCCR_ENABLE          (1<<12)
  93 /* Set up IQ_COUNTER0 to behave like a clock, by having IQ_CCCR0 filter
  94    CRU_ESCR0 (with any non-null event selector) through a complemented
  95    max threshold. [IA32-Vol3, Section 14.9.9] */
  96 #define MSR_P4_IQ_COUNTER0      0x30C
  97 #define P4_NMI_CRU_ESCR0        (P4_ESCR_EVENT_SELECT(0x3F)|P4_ESCR_OS|P4_ESCR_USR)
  98 #define P4_NMI_IQ_CCCR0 \
  99         (P4_CCCR_OVF_PMI0|P4_CCCR_THRESHOLD(15)|P4_CCCR_COMPLEMENT|     \
 100          P4_CCCR_COMPARE|P4_CCCR_REQUIRED|P4_CCCR_ESCR_SELECT(4)|P4_CCCR_ENABLE)
 101
 102 static __cpuinit inline int nmi_known_cpu(void)
 103 {
 104         switch (boot_cpu_data.x86_vendor) {
 105         case X86_VENDOR_AMD:
 106                 return boot_cpu_data.x86 == 15;
 107         case X86_VENDOR_INTEL:
 108                 return boot_cpu_data.x86 == 15;
 109         }
 110         return 0;
 111 }
 112
 113 /* Run after command line and cpu_init init, but before all other checks */
 114 void __cpuinit nmi_watchdog_default(void)
 115 {
 116         if (nmi_watchdog != NMI_DEFAULT)
 117                 return;
 118         if (nmi_known_cpu())
 119                 nmi_watchdog = NMI_LOCAL_APIC;
 120         else
 121                 nmi_watchdog = NMI_IO_APIC;
 122 }
 123
 124 #ifdef CONFIG_SMP
 125 /* The performance counters used by NMI_LOCAL_APIC don't trigger when
 126  * the CPU is idle. To make sure the NMI watchdog really ticks on all
 127  * CPUs during the test make them busy.
 128  */
 129 static __init void nmi_cpu_busy(void *data)
 130 {
 131         volatile int *endflag = data;
 132         local_irq_enable();
 133         /* Intentionally don't use cpu_relax here. This is
 134            to make sure that the performance counter really ticks,
 135            even if there is a simulator or similar that catches the
 136            pause instruction. On a real HT machine this is fine because
 137            all other CPUs are busy with "useless" delay loops and don't
 138            care if they get somewhat less cycles. */
 139         while (*endflag == 0)
 140                 barrier();
 141 }
 142 #endif
 143
 144 int __init check_nmi_watchdog (void)
 145 {
 146         volatile int endflag = 0;
 147         int *counts;
 148         int cpu;
 149
 150         counts = kmalloc(NR_CPUS * sizeof(int), GFP_KERNEL);
 151         if (!counts)
 152                 return -1;
 153
 154         printk(KERN_INFO "testing NMI watchdog ... ");
 155
 156 #ifdef CONFIG_SMP
 157         if (nmi_watchdog == NMI_LOCAL_APIC)
 158                 smp_call_function(nmi_cpu_busy, (void *)&endflag, 0, 0);
 159 #endif
 160
 161         for (cpu = 0; cpu < NR_CPUS; cpu++)
 162                 counts[cpu] = cpu_pda(cpu)->__nmi_count;
 163         local_irq_enable();
 164         mdelay((10*1000)/nmi_hz); // wait 10 ticks
 165
 166         for_each_online_cpu(cpu) {
 167                 if (cpu_pda(cpu)->__nmi_count - counts[cpu] <= 5) {
 168                         endflag = 1;
 169                         printk("CPU#%d: NMI appears to be stuck (%d->%d)!\n",
 170                                cpu,
 171                                counts[cpu],
 172                                cpu_pda(cpu)->__nmi_count);
 173                         nmi_active = 0;
 174                         lapic_nmi_owner &= ~LAPIC_NMI_WATCHDOG;
 175                         nmi_perfctr_msr = 0;
 176                         kfree(counts);
 177                         return -1;
 178                 }
 179         }
 180         endflag = 1;
 181         printk("OK.\n");
 182
 183         /* now that we know it works we can reduce NMI frequency to
 184            something more reasonable; makes a difference in some configs */
 185         if (nmi_watchdog == NMI_LOCAL_APIC)
 186                 nmi_hz = 1;
 187
 188         kfree(counts);
 189         return 0;
 190 }
 191
 192 int __init setup_nmi_watchdog(char *str)
 193 {
 194         int nmi;
 195
 196         if (!strncmp(str,"panic",5)) {
 197                 panic_on_timeout = 1;
 198                 str = strchr(str, ',');
 199                 if (!str)
 200                         return 1;
 201                 ++str;
 202         }
 203
 204         get_option(&str, &nmi);
 205
 206         if (nmi >= NMI_INVALID)
 207                 return 0;
 208         nmi_watchdog = nmi;
 209         return 1;
 210 }
 211
 212 __setup("nmi_watchdog=", setup_nmi_watchdog);
 213
 214 static void disable_lapic_nmi_watchdog(void)
 215 {
 216         if (nmi_active <= 0)
 217                 return;
 218         switch (boot_cpu_data.x86_vendor) {
 219         case X86_VENDOR_AMD:
 220                 wrmsr(MSR_K7_EVNTSEL0, 0, 0);
 221                 break;
 222         case X86_VENDOR_INTEL:
 223                 if (boot_cpu_data.x86 == 15) {
 224                         wrmsr(MSR_P4_IQ_CCCR0, 0, 0);
 225                         wrmsr(MSR_P4_CRU_ESCR0, 0, 0);
 226                 }
 227                 break;
 228         }
 229         nmi_active = -1;
 230         /* tell do_nmi() and others that we're not active any more */
 231         nmi_watchdog = 0;
 232 }
 233
 234 static void enable_lapic_nmi_watchdog(void)
 235 {
 236         if (nmi_active < 0) {
 237                 nmi_watchdog = NMI_LOCAL_APIC;
 238                 touch_nmi_watchdog();
 239                 setup_apic_nmi_watchdog();
 240         }
 241 }
 242
 243 int reserve_lapic_nmi(void)
 244 {
 245         unsigned int old_owner;
 246
 247         spin_lock(&lapic_nmi_owner_lock);
 248         old_owner = lapic_nmi_owner;
 249         lapic_nmi_owner |= LAPIC_NMI_RESERVED;
 250         spin_unlock(&lapic_nmi_owner_lock);
 251         if (old_owner & LAPIC_NMI_RESERVED)
 252                 return -EBUSY;
 253         if (old_owner & LAPIC_NMI_WATCHDOG)
 254                 disable_lapic_nmi_watchdog();
 255         return 0;
 256 }
 257
 258 void release_lapic_nmi(void)
 259 {
 260         unsigned int new_owner;
 261
 262         spin_lock(&lapic_nmi_owner_lock);
 263         new_owner = lapic_nmi_owner & ~LAPIC_NMI_RESERVED;
 264         lapic_nmi_owner = new_owner;
 265         spin_unlock(&lapic_nmi_owner_lock);
 266         if (new_owner & LAPIC_NMI_WATCHDOG)
 267                 enable_lapic_nmi_watchdog();
 268 }
 269
 270 void disable_timer_nmi_watchdog(void)
 271 {
 272         if ((nmi_watchdog != NMI_IO_APIC) || (nmi_active <= 0))
 273                 return;
 274
 275         disable_irq(0);
 276         unset_nmi_callback();
 277         nmi_active = -1;
 278         nmi_watchdog = NMI_NONE;
 279 }
 280
 281 void enable_timer_nmi_watchdog(void)
 282 {
 283         if (nmi_active < 0) {
 284                 nmi_watchdog = NMI_IO_APIC;
 285                 touch_nmi_watchdog();
 286                 nmi_active = 1;
 287                 enable_irq(0);
 288         }
 289 }
 290
 291 #ifdef CONFIG_PM
 292
 293 static int nmi_pm_active; /* nmi_active before suspend */
 294
 295 static int lapic_nmi_suspend(struct sys_device *dev, pm_message_t state)
 296 {
 297         nmi_pm_active = nmi_active;
 298         disable_lapic_nmi_watchdog();
 299         return 0;
 300 }
 301
 302 static int lapic_nmi_resume(struct sys_device *dev)
 303 {
 304         if (nmi_pm_active > 0)
 305         enable_lapic_nmi_watchdog();
 306         return 0;
 307 }
 308
 309 static struct sysdev_class nmi_sysclass = {
 310         set_kset_name("lapic_nmi"),
 311         .resume         = lapic_nmi_resume,
 312         .suspend        = lapic_nmi_suspend,
 313 };
 314
 315 static struct sys_device device_lapic_nmi = {
 316         .id             = 0,
 317         .cls    = &nmi_sysclass,
 318 };
 319
 320 static int __init init_lapic_nmi_sysfs(void)
 321 {
 322         int error;
 323
 324         if (nmi_active == 0 || nmi_watchdog != NMI_LOCAL_APIC)
 325                 return 0;
 326
 327         error = sysdev_class_register(&nmi_sysclass);
 328         if (!error)
 329                 error = sysdev_register(&device_lapic_nmi);
 330         return error;
 331 }
 332 /* must come after the local APIC's device_initcall() */
 333 late_initcall(init_lapic_nmi_sysfs);
 334
 335 #endif  /* CONFIG_PM */
 336
 337 /*
 338  * Activate the NMI watchdog via the local APIC.
 339  * Original code written by Keith Owens.
 340  */
 341
 342 static void clear_msr_range(unsigned int base, unsigned int n)
 343 {
 344         unsigned int i;
 345
 346         for(i = 0; i < n; ++i)
 347                 wrmsr(base+i, 0, 0);
 348 }
 349
 350 static void setup_k7_watchdog(void)
 351 {
 352         int i;
 353         unsigned int evntsel;
 354
 355         nmi_perfctr_msr = MSR_K7_PERFCTR0;
 356
 357         for(i = 0; i < 4; ++i) {
 358                 /* Simulator may not support it */
 359                 if (checking_wrmsrl(MSR_K7_EVNTSEL0+i, 0UL)) {
 360                         nmi_perfctr_msr = 0;
 361                         return;
 362                 }
 363                 wrmsrl(MSR_K7_PERFCTR0+i, 0UL);
 364         }
 365
 366         evntsel = K7_EVNTSEL_INT
 367                 | K7_EVNTSEL_OS
 368                 | K7_EVNTSEL_USR
 369                 | K7_NMI_EVENT;
 370
 371         wrmsr(MSR_K7_EVNTSEL0, evntsel, 0);
 372         wrmsrl(MSR_K7_PERFCTR0, -((u64)cpu_khz * 1000 / nmi_hz));
 373         apic_write(APIC_LVTPC, APIC_DM_NMI);
 374         evntsel |= K7_EVNTSEL_ENABLE;
 375         wrmsr(MSR_K7_EVNTSEL0, evntsel, 0);
 376 }
 377
 378
 379 static int setup_p4_watchdog(void)
 380 {
 381         unsigned int misc_enable, dummy;
 382
 383         rdmsr(MSR_P4_MISC_ENABLE, misc_enable, dummy);
 384         if (!(misc_enable & MSR_P4_MISC_ENABLE_PERF_AVAIL))
 385                 return 0;
 386
 387         nmi_perfctr_msr = MSR_P4_IQ_COUNTER0;
 388         nmi_p4_cccr_val = P4_NMI_IQ_CCCR0;
 389 #ifdef CONFIG_SMP
 390         if (smp_num_siblings == 2)
 391                 nmi_p4_cccr_val |= P4_CCCR_OVF_PMI1;
 392 #endif
 393
 394         if (!(misc_enable & MSR_P4_MISC_ENABLE_PEBS_UNAVAIL))
 395                 clear_msr_range(0x3F1, 2);
 396         /* MSR 0x3F0 seems to have a default value of 0xFC00, but current
 397            docs doesn't fully define it, so leave it alone for now. */
 398         if (boot_cpu_data.x86_model >= 0x3) {
 399                 /* MSR_P4_IQ_ESCR0/1 (0x3ba/0x3bb) removed */
 400                 clear_msr_range(0x3A0, 26);
 401                 clear_msr_range(0x3BC, 3);
 402         } else {
 403                 clear_msr_range(0x3A0, 31);
 404         }
 405         clear_msr_range(0x3C0, 6);
 406         clear_msr_range(0x3C8, 6);
 407         clear_msr_range(0x3E0, 2);
 408         clear_msr_range(MSR_P4_CCCR0, 18);
 409         clear_msr_range(MSR_P4_PERFCTR0, 18);
 410
 411         wrmsr(MSR_P4_CRU_ESCR0, P4_NMI_CRU_ESCR0, 0);
 412         wrmsr(MSR_P4_IQ_CCCR0, P4_NMI_IQ_CCCR0 & ~P4_CCCR_ENABLE, 0);
 413         Dprintk("setting P4_IQ_COUNTER0 to 0x%08lx\n", -(cpu_khz * 1000UL / nmi_hz));
 414         wrmsrl(MSR_P4_IQ_COUNTER0, -((u64)cpu_khz * 1000 / nmi_hz));
 415         apic_write(APIC_LVTPC, APIC_DM_NMI);
 416         wrmsr(MSR_P4_IQ_CCCR0, nmi_p4_cccr_val, 0);
 417         return 1;
 418 }
 419
 420 void setup_apic_nmi_watchdog(void)
 421 {
 422         switch (boot_cpu_data.x86_vendor) {
 423         case X86_VENDOR_AMD:
 424                 if (boot_cpu_data.x86 != 15)
 425                         return;
 426                 if (strstr(boot_cpu_data.x86_model_id, "Screwdriver"))
 427                         return;
 428                 setup_k7_watchdog();
 429                 break;
 430         case X86_VENDOR_INTEL:
 431                 if (boot_cpu_data.x86 != 15)
 432                         return;
 433                 if (!setup_p4_watchdog())
 434                         return;
 435                 break;
 436
 437         default:
 438                 return;
 439         }
 440         lapic_nmi_owner = LAPIC_NMI_WATCHDOG;
 441         nmi_active = 1;
 442 }
 443
 444 /*
 445  * the best way to detect whether a CPU has a 'hard lockup' problem
 446  * is to check it's local APIC timer IRQ counts. If they are not
 447  * changing then that CPU has some problem.
 448  *
 449  * as these watchdog NMI IRQs are generated on every CPU, we only
 450  * have to check the current processor.
 451  */
 452
 453 static DEFINE_PER_CPU(unsigned, last_irq_sum);
 454 static DEFINE_PER_CPU(local_t, alert_counter);
 455 static DEFINE_PER_CPU(int, nmi_touch);
 456
 457 void touch_nmi_watchdog (void)
 458 {
 459         if (nmi_watchdog > 0) {
 460                 unsigned cpu;
 461
 462                 /*
 463                  * Tell other CPUs to reset their alert counters. We cannot
 464                  * do it ourselves because the alert count increase is not
 465                  * atomic.
 466                  */
 467                 for_each_present_cpu (cpu)
 468                         per_cpu(nmi_touch, cpu) = 1;
 469         }
 470
 471         touch_softlockup_watchdog();
 472 }
 473
 474 void __kprobes nmi_watchdog_tick(struct pt_regs * regs, unsigned reason)
 475 {
 476         int sum;
 477         int touched = 0;
 478
 479         sum = read_pda(apic_timer_irqs);
 480         if (__get_cpu_var(nmi_touch)) {
 481                 __get_cpu_var(nmi_touch) = 0;
 482                 touched = 1;
 483         }
 484 #ifdef CONFIG_X86_MCE
 485         /* Could check oops_in_progress here too, but it's safer
 486            not too */
 487         if (atomic_read(&mce_entry) > 0)
 488                 touched = 1;
 489 #endif
 490         if (!touched && __get_cpu_var(last_irq_sum) == sum) {
 491                 /*
 492                  * Ayiee, looks like this CPU is stuck ...
 493                  * wait a few IRQs (5 seconds) before doing the oops ...
 494                  */
 495                 local_inc(&__get_cpu_var(alert_counter));
 496                 if (local_read(&__get_cpu_var(alert_counter)) == 5*nmi_hz) {
 497                         if (notify_die(DIE_NMI, "nmi", regs, reason, 2, SIGINT)
 498                                                         == NOTIFY_STOP) {
 499                                 local_set(&__get_cpu_var(alert_counter), 0);
 500                                 return;
 501                         }
 502                         die_nmi("NMI Watchdog detected LOCKUP on CPU %d\n", regs);
 503                 }
 504         } else {
 505                 __get_cpu_var(last_irq_sum) = sum;
 506                 local_set(&__get_cpu_var(alert_counter), 0);
 507         }
 508         if (nmi_perfctr_msr) {
 509                 if (nmi_perfctr_msr == MSR_P4_IQ_COUNTER0) {
 510                         /*
 511                          * P4 quirks:
 512                          * - An overflown perfctr will assert its interrupt
 513                          *   until the OVF flag in its CCCR is cleared.
 514                          * - LVTPC is masked on interrupt and must be
 515                          *   unmasked by the LVTPC handler.
 516                          */
 517                         wrmsr(MSR_P4_IQ_CCCR0, nmi_p4_cccr_val, 0);
 518                         apic_write(APIC_LVTPC, APIC_DM_NMI);
 519                 }
 520                 wrmsrl(nmi_perfctr_msr, -((u64)cpu_khz * 1000 / nmi_hz));
 521         }
 522 }
 523
 524 static __kprobes int dummy_nmi_callback(struct pt_regs * regs, int cpu)
 525 {
 526         return 0;
 527 }
 528
 529 static nmi_callback_t nmi_callback = dummy_nmi_callback;
 530
 531 asmlinkage __kprobes void do_nmi(struct pt_regs * regs, long error_code)
 532 {
 533         int cpu = safe_smp_processor_id();
 534
 535         nmi_enter();
 536         add_pda(__nmi_count,1);
 537         if (!rcu_dereference(nmi_callback)(regs, cpu))
 538                 default_do_nmi(regs);
 539         nmi_exit();
 540 }
 541
 542 void set_nmi_callback(nmi_callback_t callback)
 543 {
 544         vmalloc_sync_all();
 545         rcu_assign_pointer(nmi_callback, callback);
 546 }
 547
 548 void unset_nmi_callback(void)
 549 {
 550         nmi_callback = dummy_nmi_callback;
 551 }
 552
 553 #ifdef CONFIG_SYSCTL
 554
 555 static int unknown_nmi_panic_callback(struct pt_regs *regs, int cpu)
 556 {
 557         unsigned char reason = get_nmi_reason();
 558         char buf[64];
 559
 560         if (!(reason & 0xc0)) {
 561                 sprintf(buf, "NMI received for unknown reason %02x\n", reason);
 562                 die_nmi(buf,regs);
 563         }
 564         return 0;
 565 }
 566
 567 /*
 568  * proc handler for /proc/sys/kernel/unknown_nmi_panic
 569  */
 570 int proc_unknown_nmi_panic(struct ctl_table *table, int write, struct file *file,
 571                         void __user *buffer, size_t *length, loff_t *ppos)
 572 {
 573         int old_state;
 574
 575         old_state = unknown_nmi_panic;
 576         proc_dointvec(table, write, file, buffer, length, ppos);
 577         if (!!old_state == !!unknown_nmi_panic)
 578                 return 0;
 579
 580         if (unknown_nmi_panic) {
 581                 if (reserve_lapic_nmi() < 0) {
 582                         unknown_nmi_panic = 0;
 583                         return -EBUSY;
 584                 } else {
 585                         set_nmi_callback(unknown_nmi_panic_callback);
 586                 }
 587         } else {
 588                 release_lapic_nmi();
 589                 unset_nmi_callback();
 590         }
 591         return 0;
 592 }
 593
 594 #endif
 595
 596 EXPORT_SYMBOL(nmi_active);
 597 EXPORT_SYMBOL(nmi_watchdog);
 598 EXPORT_SYMBOL(reserve_lapic_nmi);
 599 EXPORT_SYMBOL(release_lapic_nmi);
 600 EXPORT_SYMBOL(disable_timer_nmi_watchdog);
 601 EXPORT_SYMBOL(enable_timer_nmi_watchdog);
 602 EXPORT_SYMBOL(touch_nmi_watchdog);