drivers/char/drm/r128_cce.c

   1 /* r128_cce.c -- ATI Rage 128 driver -*- linux-c -*-
   2  * Created: Wed Apr  5 19:24:19 2000 by kevin@precisioninsight.com
   3  *
   4  * Copyright 2000 Precision Insight, Inc., Cedar Park, Texas.
   5  * Copyright 2000 VA Linux Systems, Inc., Sunnyvale, California.
   6  * All Rights Reserved.
   7  *
   8  * Permission is hereby granted, free of charge, to any person obtaining a
   9  * copy of this software and associated documentation files (the "Software"),
  10  * to deal in the Software without restriction, including without limitation
  11  * the rights to use, copy, modify, merge, publish, distribute, sublicense,
  12  * and/or sell copies of the Software, and to permit persons to whom the
  13  * Software is furnished to do so, subject to the following conditions:
  14  *
  15  * The above copyright notice and this permission notice (including the next
  16  * paragraph) shall be included in all copies or substantial portions of the
  17  * Software.
  18  *
  19  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
  20  * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
  21  * FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT.  IN NO EVENT SHALL
  22  * PRECISION INSIGHT AND/OR ITS SUPPLIERS BE LIABLE FOR ANY CLAIM, DAMAGES OR
  23  * OTHER LIABILITY, WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE,
  24  * ARISING FROM, OUT OF OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER
  25  * DEALINGS IN THE SOFTWARE.
  26  *
  27  * Authors:
  28  *    Gareth Hughes <gareth@valinux.com>
  29  */
  30
  31 #include "r128.h"
  32 #include "drmP.h"
  33 #include "drm.h"
  34 #include "r128_drm.h"
  35 #include "r128_drv.h"
  36
  37 #define R128_FIFO_DEBUG         0
  38
  39 /* CCE microcode (from ATI) */
  40 static u32 r128_cce_microcode[] = {
  41         0, 276838400, 0, 268449792, 2, 142, 2, 145, 0, 1076765731, 0,
  42         1617039951, 0, 774592877, 0, 1987540286, 0, 2307490946U, 0,
  43         599558925, 0, 589505315, 0, 596487092, 0, 589505315, 1,
  44         11544576, 1, 206848, 1, 311296, 1, 198656, 2, 912273422, 11,
  45         262144, 0, 0, 1, 33559837, 1, 7438, 1, 14809, 1, 6615, 12, 28,
  46         1, 6614, 12, 28, 2, 23, 11, 18874368, 0, 16790922, 1, 409600, 9,
  47         30, 1, 147854772, 16, 420483072, 3, 8192, 0, 10240, 1, 198656,
  48         1, 15630, 1, 51200, 10, 34858, 9, 42, 1, 33559823, 2, 10276, 1,
  49         15717, 1, 15718, 2, 43, 1, 15936948, 1, 570480831, 1, 14715071,
  50         12, 322123831, 1, 33953125, 12, 55, 1, 33559908, 1, 15718, 2,
  51         46, 4, 2099258, 1, 526336, 1, 442623, 4, 4194365, 1, 509952, 1,
  52         459007, 3, 0, 12, 92, 2, 46, 12, 176, 1, 15734, 1, 206848, 1,
  53         18432, 1, 133120, 1, 100670734, 1, 149504, 1, 165888, 1,
  54         15975928, 1, 1048576, 6, 3145806, 1, 15715, 16, 2150645232U, 2,
  55         268449859, 2, 10307, 12, 176, 1, 15734, 1, 15735, 1, 15630, 1,
  56         15631, 1, 5253120, 6, 3145810, 16, 2150645232U, 1, 15864, 2, 82,
  57         1, 343310, 1, 1064207, 2, 3145813, 1, 15728, 1, 7817, 1, 15729,
  58         3, 15730, 12, 92, 2, 98, 1, 16168, 1, 16167, 1, 16002, 1, 16008,
  59         1, 15974, 1, 15975, 1, 15990, 1, 15976, 1, 15977, 1, 15980, 0,
  60         15981, 1, 10240, 1, 5253120, 1, 15720, 1, 198656, 6, 110, 1,
  61         180224, 1, 103824738, 2, 112, 2, 3145839, 0, 536885440, 1,
  62         114880, 14, 125, 12, 206975, 1, 33559995, 12, 198784, 0,
  63         33570236, 1, 15803, 0, 15804, 3, 294912, 1, 294912, 3, 442370,
  64         1, 11544576, 0, 811612160, 1, 12593152, 1, 11536384, 1,
  65         14024704, 7, 310382726, 0, 10240, 1, 14796, 1, 14797, 1, 14793,
  66         1, 14794, 0, 14795, 1, 268679168, 1, 9437184, 1, 268449792, 1,
  67         198656, 1, 9452827, 1, 1075854602, 1, 1075854603, 1, 557056, 1,
  68         114880, 14, 159, 12, 198784, 1, 1109409213, 12, 198783, 1,
  69         1107312059, 12, 198784, 1, 1109409212, 2, 162, 1, 1075854781, 1,
  70         1073757627, 1, 1075854780, 1, 540672, 1, 10485760, 6, 3145894,
  71         16, 274741248, 9, 168, 3, 4194304, 3, 4209949, 0, 0, 0, 256, 14,
  72         174, 1, 114857, 1, 33560007, 12, 176, 0, 10240, 1, 114858, 1,
  73         33560018, 1, 114857, 3, 33560007, 1, 16008, 1, 114874, 1,
  74         33560360, 1, 114875, 1, 33560154, 0, 15963, 0, 256, 0, 4096, 1,
  75         409611, 9, 188, 0, 10240, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,
  76         0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,
  77         0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,
  78         0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,
  79         0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,
  80         0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,
  81         0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0
  82 };
  83
  84 int R128_READ_PLL(drm_device_t *dev, int addr)
  85 {
  86         drm_r128_private_t *dev_priv = dev->dev_private;
  87
  88         R128_WRITE8(R128_CLOCK_CNTL_INDEX, addr & 0x1f);
  89         return R128_READ(R128_CLOCK_CNTL_DATA);
  90 }
  91
  92 #if R128_FIFO_DEBUG
  93 static void r128_status( drm_r128_private_t *dev_priv )
  94 {
  95         printk( "GUI_STAT           = 0x%08x\n",
  96                 (unsigned int)R128_READ( R128_GUI_STAT ) );
  97         printk( "PM4_STAT           = 0x%08x\n",
  98                 (unsigned int)R128_READ( R128_PM4_STAT ) );
  99         printk( "PM4_BUFFER_DL_WPTR = 0x%08x\n",
 100                 (unsigned int)R128_READ( R128_PM4_BUFFER_DL_WPTR ) );
 101         printk( "PM4_BUFFER_DL_RPTR = 0x%08x\n",
 102                 (unsigned int)R128_READ( R128_PM4_BUFFER_DL_RPTR ) );
 103         printk( "PM4_MICRO_CNTL     = 0x%08x\n",
 104                 (unsigned int)R128_READ( R128_PM4_MICRO_CNTL ) );
 105         printk( "PM4_BUFFER_CNTL    = 0x%08x\n",
 106                 (unsigned int)R128_READ( R128_PM4_BUFFER_CNTL ) );
 107 }
 108 #endif
 109
 110
 111 /* ================================================================
 112  * Engine, FIFO control
 113  */
 114
 115 static int r128_do_pixcache_flush( drm_r128_private_t *dev_priv )
 116 {
 117         u32 tmp;
 118         int i;
 119
 120         tmp = R128_READ( R128_PC_NGUI_CTLSTAT ) | R128_PC_FLUSH_ALL;
 121         R128_WRITE( R128_PC_NGUI_CTLSTAT, tmp );
 122
 123         for ( i = 0 ; i < dev_priv->usec_timeout ; i++ ) {
 124                 if ( !(R128_READ( R128_PC_NGUI_CTLSTAT ) & R128_PC_BUSY) ) {
 125                         return 0;
 126                 }
 127                 DRM_UDELAY( 1 );
 128         }
 129
 130 #if R128_FIFO_DEBUG
 131         DRM_ERROR( "failed!\n" );
 132 #endif
 133         return DRM_ERR(EBUSY);
 134 }
 135
 136 static int r128_do_wait_for_fifo( drm_r128_private_t *dev_priv, int entries )
 137 {
 138         int i;
 139
 140         for ( i = 0 ; i < dev_priv->usec_timeout ; i++ ) {
 141                 int slots = R128_READ( R128_GUI_STAT ) & R128_GUI_FIFOCNT_MASK;
 142                 if ( slots >= entries ) return 0;
 143                 DRM_UDELAY( 1 );
 144         }
 145
 146 #if R128_FIFO_DEBUG
 147         DRM_ERROR( "failed!\n" );
 148 #endif
 149         return DRM_ERR(EBUSY);
 150 }
 151
 152 static int r128_do_wait_for_idle( drm_r128_private_t *dev_priv )
 153 {
 154         int i, ret;
 155
 156         ret = r128_do_wait_for_fifo( dev_priv, 64 );
 157         if ( ret ) return ret;
 158
 159         for ( i = 0 ; i < dev_priv->usec_timeout ; i++ ) {
 160                 if ( !(R128_READ( R128_GUI_STAT ) & R128_GUI_ACTIVE) ) {
 161                         r128_do_pixcache_flush( dev_priv );
 162                         return 0;
 163                 }
 164                 DRM_UDELAY( 1 );
 165         }
 166
 167 #if R128_FIFO_DEBUG
 168         DRM_ERROR( "failed!\n" );
 169 #endif
 170         return DRM_ERR(EBUSY);
 171 }
 172
 173
 174 /* ================================================================
 175  * CCE control, initialization
 176  */
 177
 178 /* Load the microcode for the CCE */
 179 static void r128_cce_load_microcode( drm_r128_private_t *dev_priv )
 180 {
 181         int i;
 182
 183         DRM_DEBUG( "\n" );
 184
 185         r128_do_wait_for_idle( dev_priv );
 186
 187         R128_WRITE( R128_PM4_MICROCODE_ADDR, 0 );
 188         for ( i = 0 ; i < 256 ; i++ ) {
 189                 R128_WRITE( R128_PM4_MICROCODE_DATAH,
 190                             r128_cce_microcode[i * 2] );
 191                 R128_WRITE( R128_PM4_MICROCODE_DATAL,
 192                             r128_cce_microcode[i * 2 + 1] );
 193         }
 194 }
 195
 196 /* Flush any pending commands to the CCE.  This should only be used just
 197  * prior to a wait for idle, as it informs the engine that the command
 198  * stream is ending.
 199  */
 200 static void r128_do_cce_flush( drm_r128_private_t *dev_priv )
 201 {
 202         u32 tmp;
 203
 204         tmp = R128_READ( R128_PM4_BUFFER_DL_WPTR ) | R128_PM4_BUFFER_DL_DONE;
 205         R128_WRITE( R128_PM4_BUFFER_DL_WPTR, tmp );
 206 }
 207
 208 /* Wait for the CCE to go idle.
 209  */
 210 int r128_do_cce_idle( drm_r128_private_t *dev_priv )
 211 {
 212         int i;
 213
 214         for ( i = 0 ; i < dev_priv->usec_timeout ; i++ ) {
 215                 if ( GET_RING_HEAD( dev_priv ) == dev_priv->ring.tail ) {
 216                         int pm4stat = R128_READ( R128_PM4_STAT );
 217                         if ( ( (pm4stat & R128_PM4_FIFOCNT_MASK) >=
 218                                dev_priv->cce_fifo_size ) &&
 219                              !(pm4stat & (R128_PM4_BUSY |
 220                                           R128_PM4_GUI_ACTIVE)) ) {
 221                                 return r128_do_pixcache_flush( dev_priv );
 222                         }
 223                 }
 224                 DRM_UDELAY( 1 );
 225         }
 226
 227 #if R128_FIFO_DEBUG
 228         DRM_ERROR( "failed!\n" );
 229         r128_status( dev_priv );
 230 #endif
 231         return DRM_ERR(EBUSY);
 232 }
 233
 234 /* Start the Concurrent Command Engine.
 235  */
 236 static void r128_do_cce_start( drm_r128_private_t *dev_priv )
 237 {
 238         r128_do_wait_for_idle( dev_priv );
 239
 240         R128_WRITE( R128_PM4_BUFFER_CNTL,
 241                     dev_priv->cce_mode | dev_priv->ring.size_l2qw
 242                     | R128_PM4_BUFFER_CNTL_NOUPDATE );
 243         R128_READ( R128_PM4_BUFFER_ADDR ); /* as per the sample code */
 244         R128_WRITE( R128_PM4_MICRO_CNTL, R128_PM4_MICRO_FREERUN );
 245
 246         dev_priv->cce_running = 1;
 247 }
 248
 249 /* Reset the Concurrent Command Engine.  This will not flush any pending
 250  * commands, so you must wait for the CCE command stream to complete
 251  * before calling this routine.
 252  */
 253 static void r128_do_cce_reset( drm_r128_private_t *dev_priv )
 254 {
 255         R128_WRITE( R128_PM4_BUFFER_DL_WPTR, 0 );
 256         R128_WRITE( R128_PM4_BUFFER_DL_RPTR, 0 );
 257         dev_priv->ring.tail = 0;
 258 }
 259
 260 /* Stop the Concurrent Command Engine.  This will not flush any pending
 261  * commands, so you must flush the command stream and wait for the CCE
 262  * to go idle before calling this routine.
 263  */
 264 static void r128_do_cce_stop( drm_r128_private_t *dev_priv )
 265 {
 266         R128_WRITE( R128_PM4_MICRO_CNTL, 0 );
 267         R128_WRITE( R128_PM4_BUFFER_CNTL,
 268                     R128_PM4_NONPM4 | R128_PM4_BUFFER_CNTL_NOUPDATE );
 269
 270         dev_priv->cce_running = 0;
 271 }
 272
 273 /* Reset the engine.  This will stop the CCE if it is running.
 274  */
 275 static int r128_do_engine_reset( drm_device_t *dev )
 276 {
 277         drm_r128_private_t *dev_priv = dev->dev_private;
 278         u32 clock_cntl_index, mclk_cntl, gen_reset_cntl;
 279
 280         r128_do_pixcache_flush( dev_priv );
 281
 282         clock_cntl_index = R128_READ( R128_CLOCK_CNTL_INDEX );
 283         mclk_cntl = R128_READ_PLL( dev, R128_MCLK_CNTL );
 284
 285         R128_WRITE_PLL( R128_MCLK_CNTL,
 286                         mclk_cntl | R128_FORCE_GCP | R128_FORCE_PIPE3D_CP );
 287
 288         gen_reset_cntl = R128_READ( R128_GEN_RESET_CNTL );
 289
 290         /* Taken from the sample code - do not change */
 291         R128_WRITE( R128_GEN_RESET_CNTL,
 292                     gen_reset_cntl | R128_SOFT_RESET_GUI );
 293         R128_READ( R128_GEN_RESET_CNTL );
 294         R128_WRITE( R128_GEN_RESET_CNTL,
 295                     gen_reset_cntl & ~R128_SOFT_RESET_GUI );
 296         R128_READ( R128_GEN_RESET_CNTL );
 297
 298         R128_WRITE_PLL( R128_MCLK_CNTL, mclk_cntl );
 299         R128_WRITE( R128_CLOCK_CNTL_INDEX, clock_cntl_index );
 300         R128_WRITE( R128_GEN_RESET_CNTL, gen_reset_cntl );
 301
 302         /* Reset the CCE ring */
 303         r128_do_cce_reset( dev_priv );
 304
 305         /* The CCE is no longer running after an engine reset */
 306         dev_priv->cce_running = 0;
 307
 308         /* Reset any pending vertex, indirect buffers */
 309         r128_freelist_reset( dev );
 310
 311         return 0;
 312 }
 313
 314 static void r128_cce_init_ring_buffer( drm_device_t *dev,
 315                                        drm_r128_private_t *dev_priv )
 316 {
 317         u32 ring_start;
 318         u32 tmp;
 319
 320         DRM_DEBUG( "\n" );
 321
 322         /* The manual (p. 2) says this address is in "VM space".  This
 323          * means it's an offset from the start of AGP space.
 324          */
 325 #if __REALLY_HAVE_AGP
 326         if ( !dev_priv->is_pci )
 327                 ring_start = dev_priv->cce_ring->offset - dev->agp->base;
 328         else
 329 #endif
 330                 ring_start = dev_priv->cce_ring->offset - dev->sg->handle;
 331
 332         R128_WRITE( R128_PM4_BUFFER_OFFSET, ring_start | R128_AGP_OFFSET );
 333
 334         R128_WRITE( R128_PM4_BUFFER_DL_WPTR, 0 );
 335         R128_WRITE( R128_PM4_BUFFER_DL_RPTR, 0 );
 336
 337         /* Set watermark control */
 338         R128_WRITE( R128_PM4_BUFFER_WM_CNTL,
 339                     ((R128_WATERMARK_L/4) << R128_WMA_SHIFT)
 340                     | ((R128_WATERMARK_M/4) << R128_WMB_SHIFT)
 341                     | ((R128_WATERMARK_N/4) << R128_WMC_SHIFT)
 342                     | ((R128_WATERMARK_K/64) << R128_WB_WM_SHIFT) );
 343
 344         /* Force read.  Why?  Because it's in the examples... */
 345         R128_READ( R128_PM4_BUFFER_ADDR );
 346
 347         /* Turn on bus mastering */
 348         tmp = R128_READ( R128_BUS_CNTL ) & ~R128_BUS_MASTER_DIS;
 349         R128_WRITE( R128_BUS_CNTL, tmp );
 350 }
 351
 352 static int r128_do_init_cce( drm_device_t *dev, drm_r128_init_t *init )
 353 {
 354         drm_r128_private_t *dev_priv;
 355
 356         DRM_DEBUG( "\n" );
 357
 358         dev_priv = DRM(alloc)( sizeof(drm_r128_private_t), DRM_MEM_DRIVER );
 359         if ( dev_priv == NULL )
 360                 return DRM_ERR(ENOMEM);
 361
 362         memset( dev_priv, 0, sizeof(drm_r128_private_t) );
 363
 364         dev_priv->is_pci = init->is_pci;
 365
 366         if ( dev_priv->is_pci && !dev->sg ) {
 367                 DRM_ERROR( "PCI GART memory not allocated!\n" );
 368                 dev->dev_private = (void *)dev_priv;
 369                 r128_do_cleanup_cce( dev );
 370                 return DRM_ERR(EINVAL);
 371         }
 372
 373         dev_priv->usec_timeout = init->usec_timeout;
 374         if ( dev_priv->usec_timeout < 1 ||
 375              dev_priv->usec_timeout > R128_MAX_USEC_TIMEOUT ) {
 376                 DRM_DEBUG( "TIMEOUT problem!\n" );
 377                 dev->dev_private = (void *)dev_priv;
 378                 r128_do_cleanup_cce( dev );
 379                 return DRM_ERR(EINVAL);
 380         }
 381
 382         dev_priv->cce_mode = init->cce_mode;
 383
 384         /* GH: Simple idle check.
 385          */
 386         atomic_set( &dev_priv->idle_count, 0 );
 387
 388         /* We don't support anything other than bus-mastering ring mode,
 389          * but the ring can be in either AGP or PCI space for the ring
 390          * read pointer.
 391          */
 392         if ( ( init->cce_mode != R128_PM4_192BM ) &&
 393              ( init->cce_mode != R128_PM4_128BM_64INDBM ) &&
 394              ( init->cce_mode != R128_PM4_64BM_128INDBM ) &&
 395              ( init->cce_mode != R128_PM4_64BM_64VCBM_64INDBM ) ) {
 396                 DRM_DEBUG( "Bad cce_mode!\n" );
 397                 dev->dev_private = (void *)dev_priv;
 398                 r128_do_cleanup_cce( dev );
 399                 return DRM_ERR(EINVAL);
 400         }
 401
 402         switch ( init->cce_mode ) {
 403         case R128_PM4_NONPM4:
 404                 dev_priv->cce_fifo_size = 0;
 405                 break;
 406         case R128_PM4_192PIO:
 407         case R128_PM4_192BM:
 408                 dev_priv->cce_fifo_size = 192;
 409                 break;
 410         case R128_PM4_128PIO_64INDBM:
 411         case R128_PM4_128BM_64INDBM:
 412                 dev_priv->cce_fifo_size = 128;
 413                 break;
 414         case R128_PM4_64PIO_128INDBM:
 415         case R128_PM4_64BM_128INDBM:
 416         case R128_PM4_64PIO_64VCBM_64INDBM:
 417         case R128_PM4_64BM_64VCBM_64INDBM:
 418         case R128_PM4_64PIO_64VCPIO_64INDPIO:
 419                 dev_priv->cce_fifo_size = 64;
 420                 break;
 421         }
 422
 423         switch ( init->fb_bpp ) {
 424         case 16:
 425                 dev_priv->color_fmt = R128_DATATYPE_RGB565;
 426                 break;
 427         case 32:
 428         default:
 429                 dev_priv->color_fmt = R128_DATATYPE_ARGB8888;
 430                 break;
 431         }
 432         dev_priv->front_offset  = init->front_offset;
 433         dev_priv->front_pitch   = init->front_pitch;
 434         dev_priv->back_offset   = init->back_offset;
 435         dev_priv->back_pitch    = init->back_pitch;
 436
 437         switch ( init->depth_bpp ) {
 438         case 16:
 439                 dev_priv->depth_fmt = R128_DATATYPE_RGB565;
 440                 break;
 441         case 24:
 442         case 32:
 443         default:
 444                 dev_priv->depth_fmt = R128_DATATYPE_ARGB8888;
 445                 break;
 446         }
 447         dev_priv->depth_offset  = init->depth_offset;
 448         dev_priv->depth_pitch   = init->depth_pitch;
 449         dev_priv->span_offset   = init->span_offset;
 450
 451         dev_priv->front_pitch_offset_c = (((dev_priv->front_pitch/8) << 21) |
 452                                           (dev_priv->front_offset >> 5));
 453         dev_priv->back_pitch_offset_c = (((dev_priv->back_pitch/8) << 21) |
 454                                          (dev_priv->back_offset >> 5));
 455         dev_priv->depth_pitch_offset_c = (((dev_priv->depth_pitch/8) << 21) |
 456                                           (dev_priv->depth_offset >> 5) |
 457                                           R128_DST_TILE);
 458         dev_priv->span_pitch_offset_c = (((dev_priv->depth_pitch/8) << 21) |
 459                                          (dev_priv->span_offset >> 5));
 460
 461         DRM_GETSAREA();
 462
 463         if(!dev_priv->sarea) {
 464                 DRM_ERROR("could not find sarea!\n");
 465                 dev->dev_private = (void *)dev_priv;
 466                 r128_do_cleanup_cce( dev );
 467                 return DRM_ERR(EINVAL);
 468         }
 469
 470         DRM_FIND_MAP( dev_priv->mmio, init->mmio_offset );
 471         if(!dev_priv->mmio) {
 472                 DRM_ERROR("could not find mmio region!\n");
 473                 dev->dev_private = (void *)dev_priv;
 474                 r128_do_cleanup_cce( dev );
 475                 return DRM_ERR(EINVAL);
 476         }
 477         DRM_FIND_MAP( dev_priv->cce_ring, init->ring_offset );
 478         if(!dev_priv->cce_ring) {
 479                 DRM_ERROR("could not find cce ring region!\n");
 480                 dev->dev_private = (void *)dev_priv;
 481                 r128_do_cleanup_cce( dev );
 482                 return DRM_ERR(EINVAL);
 483         }
 484         DRM_FIND_MAP( dev_priv->ring_rptr, init->ring_rptr_offset );
 485         if(!dev_priv->ring_rptr) {
 486                 DRM_ERROR("could not find ring read pointer!\n");
 487                 dev->dev_private = (void *)dev_priv;
 488                 r128_do_cleanup_cce( dev );
 489                 return DRM_ERR(EINVAL);
 490         }
 491         DRM_FIND_MAP( dev_priv->buffers, init->buffers_offset );
 492         if(!dev_priv->buffers) {
 493                 DRM_ERROR("could not find dma buffer region!\n");
 494                 dev->dev_private = (void *)dev_priv;
 495                 r128_do_cleanup_cce( dev );
 496                 return DRM_ERR(EINVAL);
 497         }
 498
 499         if ( !dev_priv->is_pci ) {
 500                 DRM_FIND_MAP( dev_priv->agp_textures,
 501                               init->agp_textures_offset );
 502                 if(!dev_priv->agp_textures) {
 503                         DRM_ERROR("could not find agp texture region!\n");
 504                         dev->dev_private = (void *)dev_priv;
 505                         r128_do_cleanup_cce( dev );
 506                         return DRM_ERR(EINVAL);
 507                 }
 508         }
 509
 510         dev_priv->sarea_priv =
 511                 (drm_r128_sarea_t *)((u8 *)dev_priv->sarea->handle +
 512                                      init->sarea_priv_offset);
 513
 514 #if __REALLY_HAVE_AGP
 515         if ( !dev_priv->is_pci ) {
 516                 DRM_IOREMAP( dev_priv->cce_ring, dev );
 517                 DRM_IOREMAP( dev_priv->ring_rptr, dev );
 518                 DRM_IOREMAP( dev_priv->buffers, dev );
 519                 if(!dev_priv->cce_ring->handle ||
 520                    !dev_priv->ring_rptr->handle ||
 521                    !dev_priv->buffers->handle) {
 522                         DRM_ERROR("Could not ioremap agp regions!\n");
 523                         dev->dev_private = (void *)dev_priv;
 524                         r128_do_cleanup_cce( dev );
 525                         return DRM_ERR(ENOMEM);
 526                 }
 527         } else
 528 #endif
 529         {
 530                 dev_priv->cce_ring->handle =
 531                         (void *)dev_priv->cce_ring->offset;
 532                 dev_priv->ring_rptr->handle =
 533                         (void *)dev_priv->ring_rptr->offset;
 534                 dev_priv->buffers->handle = (void *)dev_priv->buffers->offset;
 535         }
 536
 537 #if __REALLY_HAVE_AGP
 538         if ( !dev_priv->is_pci )
 539                 dev_priv->cce_buffers_offset = dev->agp->base;
 540         else
 541 #endif
 542                 dev_priv->cce_buffers_offset = dev->sg->handle;
 543
 544         dev_priv->ring.start = (u32 *)dev_priv->cce_ring->handle;
 545         dev_priv->ring.end = ((u32 *)dev_priv->cce_ring->handle
 546                               + init->ring_size / sizeof(u32));
 547         dev_priv->ring.size = init->ring_size;
 548         dev_priv->ring.size_l2qw = DRM(order)( init->ring_size / 8 );
 549
 550         dev_priv->ring.tail_mask =
 551                 (dev_priv->ring.size / sizeof(u32)) - 1;
 552
 553         dev_priv->ring.high_mark = 128;
 554
 555         dev_priv->sarea_priv->last_frame = 0;
 556         R128_WRITE( R128_LAST_FRAME_REG, dev_priv->sarea_priv->last_frame );
 557
 558         dev_priv->sarea_priv->last_dispatch = 0;
 559         R128_WRITE( R128_LAST_DISPATCH_REG,
 560                     dev_priv->sarea_priv->last_dispatch );
 561
 562 #if __REALLY_HAVE_AGP
 563         if ( dev_priv->is_pci ) {
 564 #endif
 565                 if (!DRM(ati_pcigart_init)( dev, &dev_priv->phys_pci_gart,
 566                                             &dev_priv->bus_pci_gart) ) {
 567                         DRM_ERROR( "failed to init PCI GART!\n" );
 568                         dev->dev_private = (void *)dev_priv;
 569                         r128_do_cleanup_cce( dev );
 570                         return DRM_ERR(ENOMEM);
 571                 }
 572                 R128_WRITE( R128_PCI_GART_PAGE, dev_priv->bus_pci_gart );
 573 #if __REALLY_HAVE_AGP
 574         }
 575 #endif
 576
 577         r128_cce_init_ring_buffer( dev, dev_priv );
 578         r128_cce_load_microcode( dev_priv );
 579
 580         dev->dev_private = (void *)dev_priv;
 581
 582         r128_do_engine_reset( dev );
 583
 584         return 0;
 585 }
 586
 587 int r128_do_cleanup_cce( drm_device_t *dev )
 588 {
 589
 590 #if __HAVE_IRQ
 591         /* Make sure interrupts are disabled here because the uninstall ioctl
 592          * may not have been called from userspace and after dev_private
 593          * is freed, it's too late.
 594          */
 595         if ( dev->irq_enabled ) DRM(irq_uninstall)(dev);
 596 #endif
 597
 598         if ( dev->dev_private ) {
 599                 drm_r128_private_t *dev_priv = dev->dev_private;
 600
 601 #if __REALLY_HAVE_AGP
 602                 if ( !dev_priv->is_pci ) {
 603                         if ( dev_priv->cce_ring != NULL )
 604                                 DRM_IOREMAPFREE( dev_priv->cce_ring, dev );
 605                         if ( dev_priv->ring_rptr != NULL )
 606                                 DRM_IOREMAPFREE( dev_priv->ring_rptr, dev );
 607                         if ( dev_priv->buffers != NULL )
 608                                 DRM_IOREMAPFREE( dev_priv->buffers, dev );
 609                 } else
 610 #endif
 611                 {
 612                         if (!DRM(ati_pcigart_cleanup)( dev,
 613                                                 dev_priv->phys_pci_gart,
 614                                                 dev_priv->bus_pci_gart ))
 615                                 DRM_ERROR( "failed to cleanup PCI GART!\n" );
 616                 }
 617
 618                 DRM(free)( dev->dev_private, sizeof(drm_r128_private_t),
 619                            DRM_MEM_DRIVER );
 620                 dev->dev_private = NULL;
 621         }
 622
 623         return 0;
 624 }
 625
 626 int r128_cce_init( DRM_IOCTL_ARGS )
 627 {
 628         DRM_DEVICE;
 629         drm_r128_init_t init;
 630
 631         DRM_DEBUG( "\n" );
 632
 633         LOCK_TEST_WITH_RETURN( dev, filp );
 634
 635         DRM_COPY_FROM_USER_IOCTL( init, (drm_r128_init_t *)data, sizeof(init) );
 636
 637         switch ( init.func ) {
 638         case R128_INIT_CCE:
 639                 return r128_do_init_cce( dev, &init );
 640         case R128_CLEANUP_CCE:
 641                 return r128_do_cleanup_cce( dev );
 642         }
 643
 644         return DRM_ERR(EINVAL);
 645 }
 646
 647 int r128_cce_start( DRM_IOCTL_ARGS )
 648 {
 649         DRM_DEVICE;
 650         drm_r128_private_t *dev_priv = dev->dev_private;
 651         DRM_DEBUG( "\n" );
 652
 653         LOCK_TEST_WITH_RETURN( dev, filp );
 654
 655         if ( dev_priv->cce_running || dev_priv->cce_mode == R128_PM4_NONPM4 ) {
 656                 DRM_DEBUG( "%s while CCE running\n", __FUNCTION__ );
 657                 return 0;
 658         }
 659
 660         r128_do_cce_start( dev_priv );
 661
 662         return 0;
 663 }
 664
 665 /* Stop the CCE.  The engine must have been idled before calling this
 666  * routine.
 667  */
 668 int r128_cce_stop( DRM_IOCTL_ARGS )
 669 {
 670         DRM_DEVICE;
 671         drm_r128_private_t *dev_priv = dev->dev_private;
 672         drm_r128_cce_stop_t stop;
 673         int ret;
 674         DRM_DEBUG( "\n" );
 675
 676         LOCK_TEST_WITH_RETURN( dev, filp );
 677
 678         DRM_COPY_FROM_USER_IOCTL(stop, (drm_r128_cce_stop_t *)data, sizeof(stop) );
 679
 680         /* Flush any pending CCE commands.  This ensures any outstanding
 681          * commands are exectuted by the engine before we turn it off.
 682          */
 683         if ( stop.flush ) {
 684                 r128_do_cce_flush( dev_priv );
 685         }
 686
 687         /* If we fail to make the engine go idle, we return an error
 688          * code so that the DRM ioctl wrapper can try again.
 689          */
 690         if ( stop.idle ) {
 691                 ret = r128_do_cce_idle( dev_priv );
 692                 if ( ret ) return ret;
 693         }
 694
 695         /* Finally, we can turn off the CCE.  If the engine isn't idle,
 696          * we will get some dropped triangles as they won't be fully
 697          * rendered before the CCE is shut down.
 698          */
 699         r128_do_cce_stop( dev_priv );
 700
 701         /* Reset the engine */
 702         r128_do_engine_reset( dev );
 703
 704         return 0;
 705 }
 706
 707 /* Just reset the CCE ring.  Called as part of an X Server engine reset.
 708  */
 709 int r128_cce_reset( DRM_IOCTL_ARGS )
 710 {
 711         DRM_DEVICE;
 712         drm_r128_private_t *dev_priv = dev->dev_private;
 713         DRM_DEBUG( "\n" );
 714
 715         LOCK_TEST_WITH_RETURN( dev, filp );
 716
 717         if ( !dev_priv ) {
 718                 DRM_DEBUG( "%s called before init done\n", __FUNCTION__ );
 719                 return DRM_ERR(EINVAL);
 720         }
 721
 722         r128_do_cce_reset( dev_priv );
 723
 724         /* The CCE is no longer running after an engine reset */
 725         dev_priv->cce_running = 0;
 726
 727         return 0;
 728 }
 729
 730 int r128_cce_idle( DRM_IOCTL_ARGS )
 731 {
 732         DRM_DEVICE;
 733         drm_r128_private_t *dev_priv = dev->dev_private;
 734         DRM_DEBUG( "\n" );
 735
 736         LOCK_TEST_WITH_RETURN( dev, filp );
 737
 738         if ( dev_priv->cce_running ) {
 739                 r128_do_cce_flush( dev_priv );
 740         }
 741
 742         return r128_do_cce_idle( dev_priv );
 743 }
 744
 745 int r128_engine_reset( DRM_IOCTL_ARGS )
 746 {
 747         DRM_DEVICE;
 748         DRM_DEBUG( "\n" );
 749
 750         LOCK_TEST_WITH_RETURN( dev, filp );
 751
 752         return r128_do_engine_reset( dev );
 753 }
 754
 755 int r128_fullscreen( DRM_IOCTL_ARGS )
 756 {
 757         return DRM_ERR(EINVAL);
 758 }
 759
 760
 761 /* ================================================================
 762  * Freelist management
 763  */
 764 #define R128_BUFFER_USED        0xffffffff
 765 #define R128_BUFFER_FREE        0
 766
 767 #if 0
 768 static int r128_freelist_init( drm_device_t *dev )
 769 {
 770         drm_device_dma_t *dma = dev->dma;
 771         drm_r128_private_t *dev_priv = dev->dev_private;
 772         drm_buf_t *buf;
 773         drm_r128_buf_priv_t *buf_priv;
 774         drm_r128_freelist_t *entry;
 775         int i;
 776
 777         dev_priv->head = DRM(alloc)( sizeof(drm_r128_freelist_t),
 778                                      DRM_MEM_DRIVER );
 779         if ( dev_priv->head == NULL )
 780                 return DRM_ERR(ENOMEM);
 781
 782         memset( dev_priv->head, 0, sizeof(drm_r128_freelist_t) );
 783         dev_priv->head->age = R128_BUFFER_USED;
 784
 785         for ( i = 0 ; i < dma->buf_count ; i++ ) {
 786                 buf = dma->buflist[i];
 787                 buf_priv = buf->dev_private;
 788
 789                 entry = DRM(alloc)( sizeof(drm_r128_freelist_t),
 790                                     DRM_MEM_DRIVER );
 791                 if ( !entry ) return DRM_ERR(ENOMEM);
 792
 793                 entry->age = R128_BUFFER_FREE;
 794                 entry->buf = buf;
 795                 entry->prev = dev_priv->head;
 796                 entry->next = dev_priv->head->next;
 797                 if ( !entry->next )
 798                         dev_priv->tail = entry;
 799
 800                 buf_priv->discard = 0;
 801                 buf_priv->dispatched = 0;
 802                 buf_priv->list_entry = entry;
 803
 804                 dev_priv->head->next = entry;
 805
 806                 if ( dev_priv->head->next )
 807                         dev_priv->head->next->prev = entry;
 808         }
 809
 810         return 0;
 811
 812 }
 813 #endif
 814
 815 drm_buf_t *r128_freelist_get( drm_device_t *dev )
 816 {
 817         drm_device_dma_t *dma = dev->dma;
 818         drm_r128_private_t *dev_priv = dev->dev_private;
 819         drm_r128_buf_priv_t *buf_priv;
 820         drm_buf_t *buf;
 821         int i, t;
 822
 823         /* FIXME: Optimize -- use freelist code */
 824
 825         for ( i = 0 ; i < dma->buf_count ; i++ ) {
 826                 buf = dma->buflist[i];
 827                 buf_priv = buf->dev_private;
 828                 if ( buf->filp == 0 )
 829                         return buf;
 830         }
 831
 832         for ( t = 0 ; t < dev_priv->usec_timeout ; t++ ) {
 833                 u32 done_age = R128_READ( R128_LAST_DISPATCH_REG );
 834
 835                 for ( i = 0 ; i < dma->buf_count ; i++ ) {
 836                         buf = dma->buflist[i];
 837                         buf_priv = buf->dev_private;
 838                         if ( buf->pending && buf_priv->age <= done_age ) {
 839                                 /* The buffer has been processed, so it
 840                                  * can now be used.
 841                                  */
 842                                 buf->pending = 0;
 843                                 return buf;
 844                         }
 845                 }
 846                 DRM_UDELAY( 1 );
 847         }
 848
 849         DRM_DEBUG( "returning NULL!\n" );
 850         return NULL;
 851 }
 852
 853 void r128_freelist_reset( drm_device_t *dev )
 854 {
 855         drm_device_dma_t *dma = dev->dma;
 856         int i;
 857
 858         for ( i = 0 ; i < dma->buf_count ; i++ ) {
 859                 drm_buf_t *buf = dma->buflist[i];
 860                 drm_r128_buf_priv_t *buf_priv = buf->dev_private;
 861                 buf_priv->age = 0;
 862         }
 863 }
 864
 865
 866 /* ================================================================
 867  * CCE command submission
 868  */
 869
 870 int r128_wait_ring( drm_r128_private_t *dev_priv, int n )
 871 {
 872         drm_r128_ring_buffer_t *ring = &dev_priv->ring;
 873         int i;
 874
 875         for ( i = 0 ; i < dev_priv->usec_timeout ; i++ ) {
 876                 r128_update_ring_snapshot( dev_priv );
 877                 if ( ring->space >= n )
 878                         return 0;
 879                 DRM_UDELAY( 1 );
 880         }
 881
 882         /* FIXME: This is being ignored... */
 883         DRM_ERROR( "failed!\n" );
 884         return DRM_ERR(EBUSY);
 885 }
 886
 887 static int r128_cce_get_buffers( DRMFILE filp, drm_device_t *dev, drm_dma_t *d )
 888 {
 889         int i;
 890         drm_buf_t *buf;
 891
 892         for ( i = d->granted_count ; i < d->request_count ; i++ ) {
 893                 buf = r128_freelist_get( dev );
 894                 if ( !buf ) return DRM_ERR(EAGAIN);
 895
 896                 buf->filp = filp;
 897
 898                 if ( DRM_COPY_TO_USER( &d->request_indices[i], &buf->idx,
 899                                    sizeof(buf->idx) ) )
 900                         return DRM_ERR(EFAULT);
 901                 if ( DRM_COPY_TO_USER( &d->request_sizes[i], &buf->total,
 902                                    sizeof(buf->total) ) )
 903                         return DRM_ERR(EFAULT);
 904
 905                 d->granted_count++;
 906         }
 907         return 0;
 908 }
 909
 910 int r128_cce_buffers( DRM_IOCTL_ARGS )
 911 {
 912         DRM_DEVICE;
 913         drm_device_dma_t *dma = dev->dma;
 914         int ret = 0;
 915         drm_dma_t d;
 916
 917         LOCK_TEST_WITH_RETURN( dev, filp );
 918
 919         DRM_COPY_FROM_USER_IOCTL( d, (drm_dma_t *) data, sizeof(d) );
 920
 921         /* Please don't send us buffers.
 922          */
 923         if ( d.send_count != 0 ) {
 924                 DRM_ERROR( "Process %d trying to send %d buffers via drmDMA\n",
 925                            DRM_CURRENTPID, d.send_count );
 926                 return DRM_ERR(EINVAL);
 927         }
 928
 929         /* We'll send you buffers.
 930          */
 931         if ( d.request_count < 0 || d.request_count > dma->buf_count ) {
 932                 DRM_ERROR( "Process %d trying to get %d buffers (of %d max)\n",
 933                            DRM_CURRENTPID, d.request_count, dma->buf_count );
 934                 return DRM_ERR(EINVAL);
 935         }
 936
 937         d.granted_count = 0;
 938
 939         if ( d.request_count ) {
 940                 ret = r128_cce_get_buffers( filp, dev, &d );
 941         }
 942
 943         DRM_COPY_TO_USER_IOCTL((drm_dma_t *) data, d, sizeof(d) );
 944
 945         return ret;
 946 }