drivers/ide/ppc/pmac.c

   1 /*
   2  * linux/drivers/ide/ide-pmac.c
   3  *
   4  * Support for IDE interfaces on PowerMacs.
   5  * These IDE interfaces are memory-mapped and have a DBDMA channel
   6  * for doing DMA.
   7  *
   8  *  Copyright (C) 1998-2003 Paul Mackerras & Ben. Herrenschmidt
   9  *
  10  *  This program is free software; you can redistribute it and/or
  11  *  modify it under the terms of the GNU General Public License
  12  *  as published by the Free Software Foundation; either version
  13  *  2 of the License, or (at your option) any later version.
  14  *
  15  * Some code taken from drivers/ide/ide-dma.c:
  16  *
  17  *  Copyright (c) 1995-1998  Mark Lord
  18  *
  19  * TODO: - Use pre-calculated (kauai) timing tables all the time and
  20  * get rid of the "rounded" tables used previously, so we have the
  21  * same table format for all controllers and can then just have one
  22  * big table
  23  *
  24  */
  25 #include <linux/config.h>
  26 #include <linux/types.h>
  27 #include <linux/kernel.h>
  28 #include <linux/sched.h>
  29 #include <linux/init.h>
  30 #include <linux/delay.h>
  31 #include <linux/ide.h>
  32 #include <linux/notifier.h>
  33 #include <linux/reboot.h>
  34 #include <linux/pci.h>
  35 #include <linux/adb.h>
  36 #include <linux/pmu.h>
  37
  38 #include <asm/prom.h>
  39 #include <asm/io.h>
  40 #include <asm/dbdma.h>
  41 #include <asm/ide.h>
  42 #include <asm/pci-bridge.h>
  43 #include <asm/machdep.h>
  44 #include <asm/pmac_feature.h>
  45 #include <asm/sections.h>
  46 #include <asm/irq.h>
  47
  48 #ifndef CONFIG_PPC64
  49 #include <asm/mediabay.h>
  50 #endif
  51
  52 #include "ide-timing.h"
  53
  54 extern void ide_do_request(ide_hwgroup_t *hwgroup, int masked_irq);
  55
  56 #define IDE_PMAC_DEBUG
  57
  58 #define DMA_WAIT_TIMEOUT        50
  59
  60 typedef struct pmac_ide_hwif {
  61         unsigned long                   regbase;
  62         int                             irq;
  63         int                             kind;
  64         int                             aapl_bus_id;
  65         int                             cable_80 : 1;
  66         int                             mediabay : 1;
  67         int                             broken_dma : 1;
  68         int                             broken_dma_warn : 1;
  69         struct device_node*             node;
  70         struct macio_dev                *mdev;
  71         u32                             timings[4];
  72 #ifdef CONFIG_BLK_DEV_IDEDMA_PMAC
  73         /* Those fields are duplicating what is in hwif. We currently
  74          * can't use the hwif ones because of some assumptions that are
  75          * beeing done by the generic code about the kind of dma controller
  76          * and format of the dma table. This will have to be fixed though.
  77          */
  78         volatile struct dbdma_regs*     dma_regs;
  79         struct dbdma_cmd*               dma_table_cpu;
  80         dma_addr_t                      dma_table_dma;
  81         struct scatterlist*             sg_table;
  82         int                             sg_nents;
  83         int                             sg_dma_direction;
  84 #endif
  85
  86 } pmac_ide_hwif_t;
  87
  88 static pmac_ide_hwif_t pmac_ide[MAX_HWIFS] __pmacdata;
  89 static int pmac_ide_count;
  90
  91 enum {
  92         controller_ohare,       /* OHare based */
  93         controller_heathrow,    /* Heathrow/Paddington */
  94         controller_kl_ata3,     /* KeyLargo ATA-3 */
  95         controller_kl_ata4,     /* KeyLargo ATA-4 */
  96         controller_un_ata6,     /* UniNorth2 ATA-6 */
  97         controller_k2_ata6      /* K2 ATA-6 */
  98 };
  99
 100 static const char* model_name[] = {
 101         "OHare ATA",            /* OHare based */
 102         "Heathrow ATA",         /* Heathrow/Paddington */
 103         "KeyLargo ATA-3",       /* KeyLargo ATA-3 (MDMA only) */
 104         "KeyLargo ATA-4",       /* KeyLargo ATA-4 (UDMA/66) */
 105         "UniNorth ATA-6",       /* UniNorth2 ATA-6 (UDMA/100) */
 106         "K2 ATA-6",             /* K2 ATA-6 (UDMA/100) */
 107 };
 108
 109 /*
 110  * Extra registers, both 32-bit little-endian
 111  */
 112 #define IDE_TIMING_CONFIG       0x200
 113 #define IDE_INTERRUPT           0x300
 114
 115 /* Kauai (U2) ATA has different register setup */
 116 #define IDE_KAUAI_PIO_CONFIG    0x200
 117 #define IDE_KAUAI_ULTRA_CONFIG  0x210
 118 #define IDE_KAUAI_POLL_CONFIG   0x220
 119
 120 /*
 121  * Timing configuration register definitions
 122  */
 123
 124 /* Number of IDE_SYSCLK_NS ticks, argument is in nanoseconds */
 125 #define SYSCLK_TICKS(t)         (((t) + IDE_SYSCLK_NS - 1) / IDE_SYSCLK_NS)
 126 #define SYSCLK_TICKS_66(t)      (((t) + IDE_SYSCLK_66_NS - 1) / IDE_SYSCLK_66_NS)
 127 #define IDE_SYSCLK_NS           30      /* 33Mhz cell */
 128 #define IDE_SYSCLK_66_NS        15      /* 66Mhz cell */
 129
 130 /* 100Mhz cell, found in Uninorth 2. I don't have much infos about
 131  * this one yet, it appears as a pci device (106b/0033) on uninorth
 132  * internal PCI bus and it's clock is controlled like gem or fw. It
 133  * appears to be an evolution of keylargo ATA4 with a timing register
 134  * extended to 2 32bits registers and a similar DBDMA channel. Other
 135  * registers seem to exist but I can't tell much about them.
 136  *
 137  * So far, I'm using pre-calculated tables for this extracted from
 138  * the values used by the MacOS X driver.
 139  *
 140  * The "PIO" register controls PIO and MDMA timings, the "ULTRA"
 141  * register controls the UDMA timings. At least, it seems bit 0
 142  * of this one enables UDMA vs. MDMA, and bits 4..7 are the
 143  * cycle time in units of 10ns. Bits 8..15 are used by I don't
 144  * know their meaning yet
 145  */
 146 #define TR_100_PIOREG_PIO_MASK          0xff000fff
 147 #define TR_100_PIOREG_MDMA_MASK         0x00fff000
 148 #define TR_100_UDMAREG_UDMA_MASK        0x0000ffff
 149 #define TR_100_UDMAREG_UDMA_EN          0x00000001
 150
 151
 152 /* 66Mhz cell, found in KeyLargo. Can do ultra mode 0 to 2 on
 153  * 40 connector cable and to 4 on 80 connector one.
 154  * Clock unit is 15ns (66Mhz)
 155  *
 156  * 3 Values can be programmed:
 157  *  - Write data setup, which appears to match the cycle time. They
 158  *    also call it DIOW setup.
 159  *  - Ready to pause time (from spec)
 160  *  - Address setup. That one is weird. I don't see where exactly
 161  *    it fits in UDMA cycles, I got it's name from an obscure piece
 162  *    of commented out code in Darwin. They leave it to 0, we do as
 163  *    well, despite a comment that would lead to think it has a
 164  *    min value of 45ns.
 165  * Apple also add 60ns to the write data setup (or cycle time ?) on
 166  * reads.
 167  */
 168 #define TR_66_UDMA_MASK                 0xfff00000
 169 #define TR_66_UDMA_EN                   0x00100000 /* Enable Ultra mode for DMA */
 170 #define TR_66_UDMA_ADDRSETUP_MASK       0xe0000000 /* Address setup */
 171 #define TR_66_UDMA_ADDRSETUP_SHIFT      29
 172 #define TR_66_UDMA_RDY2PAUS_MASK        0x1e000000 /* Ready 2 pause time */
 173 #define TR_66_UDMA_RDY2PAUS_SHIFT       25
 174 #define TR_66_UDMA_WRDATASETUP_MASK     0x01e00000 /* Write data setup time */
 175 #define TR_66_UDMA_WRDATASETUP_SHIFT    21
 176 #define TR_66_MDMA_MASK                 0x000ffc00
 177 #define TR_66_MDMA_RECOVERY_MASK        0x000f8000
 178 #define TR_66_MDMA_RECOVERY_SHIFT       15
 179 #define TR_66_MDMA_ACCESS_MASK          0x00007c00
 180 #define TR_66_MDMA_ACCESS_SHIFT         10
 181 #define TR_66_PIO_MASK                  0x000003ff
 182 #define TR_66_PIO_RECOVERY_MASK         0x000003e0
 183 #define TR_66_PIO_RECOVERY_SHIFT        5
 184 #define TR_66_PIO_ACCESS_MASK           0x0000001f
 185 #define TR_66_PIO_ACCESS_SHIFT          0
 186
 187 /* 33Mhz cell, found in OHare, Heathrow (& Paddington) and KeyLargo
 188  * Can do pio & mdma modes, clock unit is 30ns (33Mhz)
 189  *
 190  * The access time and recovery time can be programmed. Some older
 191  * Darwin code base limit OHare to 150ns cycle time. I decided to do
 192  * the same here fore safety against broken old hardware ;)
 193  * The HalfTick bit, when set, adds half a clock (15ns) to the access
 194  * time and removes one from recovery. It's not supported on KeyLargo
 195  * implementation afaik. The E bit appears to be set for PIO mode 0 and
 196  * is used to reach long timings used in this mode.
 197  */
 198 #define TR_33_MDMA_MASK                 0x003ff800
 199 #define TR_33_MDMA_RECOVERY_MASK        0x001f0000
 200 #define TR_33_MDMA_RECOVERY_SHIFT       16
 201 #define TR_33_MDMA_ACCESS_MASK          0x0000f800
 202 #define TR_33_MDMA_ACCESS_SHIFT         11
 203 #define TR_33_MDMA_HALFTICK             0x00200000
 204 #define TR_33_PIO_MASK                  0x000007ff
 205 #define TR_33_PIO_E                     0x00000400
 206 #define TR_33_PIO_RECOVERY_MASK         0x000003e0
 207 #define TR_33_PIO_RECOVERY_SHIFT        5
 208 #define TR_33_PIO_ACCESS_MASK           0x0000001f
 209 #define TR_33_PIO_ACCESS_SHIFT          0
 210
 211 /*
 212  * Interrupt register definitions
 213  */
 214 #define IDE_INTR_DMA                    0x80000000
 215 #define IDE_INTR_DEVICE                 0x40000000
 216
 217 #ifdef CONFIG_BLK_DEV_IDEDMA_PMAC
 218
 219 /* Rounded Multiword DMA timings
 220  *
 221  * I gave up finding a generic formula for all controller
 222  * types and instead, built tables based on timing values
 223  * used by Apple in Darwin's implementation.
 224  */
 225 struct mdma_timings_t {
 226         int     accessTime;
 227         int     recoveryTime;
 228         int     cycleTime;
 229 };
 230
 231 struct mdma_timings_t mdma_timings_33[] __pmacdata =
 232 {
 233     { 240, 240, 480 },
 234     { 180, 180, 360 },
 235     { 135, 135, 270 },
 236     { 120, 120, 240 },
 237     { 105, 105, 210 },
 238     {  90,  90, 180 },
 239     {  75,  75, 150 },
 240     {  75,  45, 120 },
 241     {   0,   0,   0 }
 242 };
 243
 244 struct mdma_timings_t mdma_timings_33k[] __pmacdata =
 245 {
 246     { 240, 240, 480 },
 247     { 180, 180, 360 },
 248     { 150, 150, 300 },
 249     { 120, 120, 240 },
 250     {  90, 120, 210 },
 251     {  90,  90, 180 },
 252     {  90,  60, 150 },
 253     {  90,  30, 120 },
 254     {   0,   0,   0 }
 255 };
 256
 257 struct mdma_timings_t mdma_timings_66[] __pmacdata =
 258 {
 259     { 240, 240, 480 },
 260     { 180, 180, 360 },
 261     { 135, 135, 270 },
 262     { 120, 120, 240 },
 263     { 105, 105, 210 },
 264     {  90,  90, 180 },
 265     {  90,  75, 165 },
 266     {  75,  45, 120 },
 267     {   0,   0,   0 }
 268 };
 269
 270 /* KeyLargo ATA-4 Ultra DMA timings (rounded) */
 271 struct {
 272         int     addrSetup; /* ??? */
 273         int     rdy2pause;
 274         int     wrDataSetup;
 275 } kl66_udma_timings[] __pmacdata =
 276 {
 277     {   0, 180,  120 }, /* Mode 0 */
 278     {   0, 150,  90 },  /*      1 */
 279     {   0, 120,  60 },  /*      2 */
 280     {   0, 90,   45 },  /*      3 */
 281     {   0, 90,   30 }   /*      4 */
 282 };
 283
 284 /* UniNorth 2 ATA/100 timings */
 285 struct kauai_timing {
 286         int     cycle_time;
 287         u32     timing_reg;
 288 };
 289
 290 static struct kauai_timing      kauai_pio_timings[] __pmacdata =
 291 {
 292         { 930   , 0x08000fff },
 293         { 600   , 0x08000a92 },
 294         { 383   , 0x0800060f },
 295         { 360   , 0x08000492 },
 296         { 330   , 0x0800048f },
 297         { 300   , 0x080003cf },
 298         { 270   , 0x080003cc },
 299         { 240   , 0x0800038b },
 300         { 239   , 0x0800030c },
 301         { 180   , 0x05000249 },
 302         { 120   , 0x04000148 }
 303 };
 304
 305 static struct kauai_timing      kauai_mdma_timings[] __pmacdata =
 306 {
 307         { 1260  , 0x00fff000 },
 308         { 480   , 0x00618000 },
 309         { 360   , 0x00492000 },
 310         { 270   , 0x0038e000 },
 311         { 240   , 0x0030c000 },
 312         { 210   , 0x002cb000 },
 313         { 180   , 0x00249000 },
 314         { 150   , 0x00209000 },
 315         { 120   , 0x00148000 },
 316         { 0     , 0 },
 317 };
 318
 319 static struct kauai_timing      kauai_udma_timings[] __pmacdata =
 320 {
 321         { 120   , 0x000070c0 },
 322         { 90    , 0x00005d80 },
 323         { 60    , 0x00004a60 },
 324         { 45    , 0x00003a50 },
 325         { 30    , 0x00002a30 },
 326         { 20    , 0x00002921 },
 327         { 0     , 0 },
 328 };
 329
 330 static inline u32
 331 kauai_lookup_timing(struct kauai_timing* table, int cycle_time)
 332 {
 333         int i;
 334
 335         for (i=0; table[i].cycle_time; i++)
 336                 if (cycle_time > table[i+1].cycle_time)
 337                         return table[i].timing_reg;
 338         return 0;
 339 }
 340
 341 /* allow up to 256 DBDMA commands per xfer */
 342 #define MAX_DCMDS               256
 343
 344 /*
 345  * Wait 1s for disk to answer on IDE bus after a hard reset
 346  * of the device (via GPIO/FCR).
 347  *
 348  * Some devices seem to "pollute" the bus even after dropping
 349  * the BSY bit (typically some combo drives slave on the UDMA
 350  * bus) after a hard reset. Since we hard reset all drives on
 351  * KeyLargo ATA66, we have to keep that delay around. I may end
 352  * up not hard resetting anymore on these and keep the delay only
 353  * for older interfaces instead (we have to reset when coming
 354  * from MacOS...) --BenH.
 355  */
 356 #define IDE_WAKEUP_DELAY        (1*HZ)
 357
 358 static void pmac_ide_setup_dma(pmac_ide_hwif_t *pmif, ide_hwif_t *hwif);
 359 static int pmac_ide_build_dmatable(ide_drive_t *drive, struct request *rq);
 360 static int pmac_ide_tune_chipset(ide_drive_t *drive, u8 speed);
 361 static void pmac_ide_tuneproc(ide_drive_t *drive, u8 pio);
 362 static void pmac_ide_selectproc(ide_drive_t *drive);
 363 static void pmac_ide_kauai_selectproc(ide_drive_t *drive);
 364 static int pmac_ide_dma_begin (ide_drive_t *drive);
 365
 366 #endif /* CONFIG_BLK_DEV_IDEDMA_PMAC */
 367
 368 /*
 369  * Below is the code for blinking the laptop LED along with hard
 370  * disk activity.
 371  */
 372
 373 #ifdef CONFIG_BLK_DEV_IDE_PMAC_BLINK
 374
 375 /* Set to 50ms minimum led-on time (also used to limit frequency
 376  * of requests sent to the PMU
 377  */
 378 #define PMU_HD_BLINK_TIME       (HZ/50)
 379
 380 static struct adb_request pmu_blink_on, pmu_blink_off;
 381 static spinlock_t pmu_blink_lock;
 382 static unsigned long pmu_blink_stoptime;
 383 static int pmu_blink_ledstate;
 384 static struct timer_list pmu_blink_timer;
 385 static int pmu_ide_blink_enabled;
 386
 387
 388 static void
 389 pmu_hd_blink_timeout(unsigned long data)
 390 {
 391         unsigned long flags;
 392
 393         spin_lock_irqsave(&pmu_blink_lock, flags);
 394
 395         /* We may have been triggered again in a racy way, check
 396          * that we really want to switch it off
 397          */
 398         if (time_after(pmu_blink_stoptime, jiffies))
 399                 goto done;
 400
 401         /* Previous req. not complete, try 100ms more */
 402         if (pmu_blink_off.complete == 0)
 403                 mod_timer(&pmu_blink_timer, jiffies + PMU_HD_BLINK_TIME);
 404         else if (pmu_blink_ledstate) {
 405                 pmu_request(&pmu_blink_off, NULL, 4, 0xee, 4, 0, 0);
 406                 pmu_blink_ledstate = 0;
 407         }
 408 done:
 409         spin_unlock_irqrestore(&pmu_blink_lock, flags);
 410 }
 411
 412 static void
 413 pmu_hd_kick_blink(void *data, int rw)
 414 {
 415         unsigned long flags;
 416
 417         pmu_blink_stoptime = jiffies + PMU_HD_BLINK_TIME;
 418         wmb();
 419         mod_timer(&pmu_blink_timer, pmu_blink_stoptime);
 420         /* Fast path when LED is already ON */
 421         if (pmu_blink_ledstate == 1)
 422                 return;
 423         spin_lock_irqsave(&pmu_blink_lock, flags);
 424         if (pmu_blink_on.complete && !pmu_blink_ledstate) {
 425                 pmu_request(&pmu_blink_on, NULL, 4, 0xee, 4, 0, 1);
 426                 pmu_blink_ledstate = 1;
 427         }
 428         spin_unlock_irqrestore(&pmu_blink_lock, flags);
 429 }
 430
 431 static int
 432 pmu_hd_blink_init(void)
 433 {
 434         struct device_node *dt;
 435         const char *model;
 436
 437         /* Currently, I only enable this feature on KeyLargo based laptops,
 438          * older laptops may support it (at least heathrow/paddington) but
 439          * I don't feel like loading those venerable old machines with so
 440          * much additional interrupt & PMU activity...
 441          */
 442         if (pmu_get_model() != PMU_KEYLARGO_BASED)
 443                 return 0;
 444
 445         dt = find_devices("device-tree");
 446         if (dt == NULL)
 447                 return 0;
 448         model = (const char *)get_property(dt, "model", NULL);
 449         if (model == NULL)
 450                 return 0;
 451         if (strncmp(model, "PowerBook", strlen("PowerBook")) != 0 &&
 452             strncmp(model, "iBook", strlen("iBook")) != 0)
 453                 return 0;
 454
 455         pmu_blink_on.complete = 1;
 456         pmu_blink_off.complete = 1;
 457         spin_lock_init(&pmu_blink_lock);
 458         init_timer(&pmu_blink_timer);
 459         pmu_blink_timer.function = pmu_hd_blink_timeout;
 460
 461         return 1;
 462 }
 463
 464 #endif /* CONFIG_BLK_DEV_IDE_PMAC_BLINK */
 465
 466 /*
 467  * N.B. this can't be an initfunc, because the media-bay task can
 468  * call ide_[un]register at any time.
 469  */
 470 void __pmac
 471 pmac_ide_init_hwif_ports(hw_regs_t *hw,
 472                               unsigned long data_port, unsigned long ctrl_port,
 473                               int *irq)
 474 {
 475         int i, ix;
 476
 477         if (data_port == 0)
 478                 return;
 479
 480         for (ix = 0; ix < MAX_HWIFS; ++ix)
 481                 if (data_port == pmac_ide[ix].regbase)
 482                         break;
 483
 484         if (ix >= MAX_HWIFS) {
 485                 /* Probably a PCI interface... */
 486                 for (i = IDE_DATA_OFFSET; i <= IDE_STATUS_OFFSET; ++i)
 487                         hw->io_ports[i] = data_port + i - IDE_DATA_OFFSET;
 488                 hw->io_ports[IDE_CONTROL_OFFSET] = ctrl_port;
 489                 return;
 490         }
 491
 492         for (i = 0; i < 8; ++i)
 493                 hw->io_ports[i] = data_port + i * 0x10;
 494         hw->io_ports[8] = data_port + 0x160;
 495
 496         if (irq != NULL)
 497                 *irq = pmac_ide[ix].irq;
 498 }
 499
 500 /*
 501  * Apply the timings of the proper unit (master/slave) to the shared
 502  * timing register when selecting that unit. This version is for
 503  * ASICs with a single timing register
 504  */
 505 static void __pmac
 506 pmac_ide_selectproc(ide_drive_t *drive)
 507 {
 508         pmac_ide_hwif_t* pmif = (pmac_ide_hwif_t *)HWIF(drive)->hwif_data;
 509
 510         if (pmif == NULL)
 511                 return;
 512
 513         if (drive->select.b.unit & 0x01)
 514                 writel(pmif->timings[1],
 515                         (unsigned *)(IDE_DATA_REG+IDE_TIMING_CONFIG));
 516         else
 517                 writel(pmif->timings[0],
 518                         (unsigned *)(IDE_DATA_REG+IDE_TIMING_CONFIG));
 519         (void)readl((unsigned *)(IDE_DATA_REG+IDE_TIMING_CONFIG));
 520 }
 521
 522 /*
 523  * Apply the timings of the proper unit (master/slave) to the shared
 524  * timing register when selecting that unit. This version is for
 525  * ASICs with a dual timing register (Kauai)
 526  */
 527 static void __pmac
 528 pmac_ide_kauai_selectproc(ide_drive_t *drive)
 529 {
 530         pmac_ide_hwif_t* pmif = (pmac_ide_hwif_t *)HWIF(drive)->hwif_data;
 531
 532         if (pmif == NULL)
 533                 return;
 534
 535         if (drive->select.b.unit & 0x01) {
 536                 writel(pmif->timings[1],
 537                        (unsigned *)(IDE_DATA_REG + IDE_KAUAI_PIO_CONFIG));
 538                 writel(pmif->timings[3],
 539                        (unsigned *)(IDE_DATA_REG + IDE_KAUAI_ULTRA_CONFIG));
 540         } else {
 541                 writel(pmif->timings[0],
 542                        (unsigned *)(IDE_DATA_REG + IDE_KAUAI_PIO_CONFIG));
 543                 writel(pmif->timings[2],
 544                        (unsigned *)(IDE_DATA_REG + IDE_KAUAI_ULTRA_CONFIG));
 545         }
 546         (void)readl((unsigned *)(IDE_DATA_REG + IDE_KAUAI_PIO_CONFIG));
 547 }
 548
 549 /*
 550  * Force an update of controller timing values for a given drive
 551  */
 552 static void __pmac
 553 pmac_ide_do_update_timings(ide_drive_t *drive)
 554 {
 555         pmac_ide_hwif_t* pmif = (pmac_ide_hwif_t *)HWIF(drive)->hwif_data;
 556
 557         if (pmif == NULL)
 558                 return;
 559
 560         if (pmif->kind == controller_un_ata6 || pmif->kind == controller_k2_ata6)
 561                 pmac_ide_kauai_selectproc(drive);
 562         else
 563                 pmac_ide_selectproc(drive);
 564 }
 565
 566 static void
 567 pmac_outbsync(ide_drive_t *drive, u8 value, unsigned long port)
 568 {
 569         u32 tmp;
 570
 571         writeb(value, port);
 572         tmp = readl((unsigned *)(IDE_DATA_REG + IDE_TIMING_CONFIG));
 573 }
 574
 575 /*
 576  * Send the SET_FEATURE IDE command to the drive and update drive->id with
 577  * the new state. We currently don't use the generic routine as it used to
 578  * cause various trouble, especially with older mediabays.
 579  * This code is sometimes triggering a spurrious interrupt though, I need
 580  * to sort that out sooner or later and see if I can finally get the
 581  * common version to work properly in all cases
 582  */
 583 static int __pmac
 584 pmac_ide_do_setfeature(ide_drive_t *drive, u8 command)
 585 {
 586         ide_hwif_t *hwif = HWIF(drive);
 587         int result = 1;
 588
 589         disable_irq_nosync(hwif->irq);
 590         udelay(1);
 591         SELECT_DRIVE(drive);
 592         SELECT_MASK(drive, 0);
 593         udelay(1);
 594         /* Get rid of pending error state */
 595         (void) hwif->INB(IDE_STATUS_REG);
 596         /* Timeout bumped for some powerbooks */
 597         if (wait_for_ready(drive, 2000)) {
 598                 /* Timeout bumped for some powerbooks */
 599                 printk(KERN_ERR "%s: pmac_ide_do_setfeature disk not ready "
 600                         "before SET_FEATURE!\n", drive->name);
 601                 goto out;
 602         }
 603         udelay(10);
 604         hwif->OUTB(drive->ctl | 2, IDE_CONTROL_REG);
 605         hwif->OUTB(command, IDE_NSECTOR_REG);
 606         hwif->OUTB(SETFEATURES_XFER, IDE_FEATURE_REG);
 607         hwif->OUTBSYNC(drive, WIN_SETFEATURES, IDE_COMMAND_REG);
 608         udelay(1);
 609         /* Timeout bumped for some powerbooks */
 610         result = wait_for_ready(drive, 2000);
 611         hwif->OUTB(drive->ctl, IDE_CONTROL_REG);
 612         if (result)
 613                 printk(KERN_ERR "%s: pmac_ide_do_setfeature disk not ready "
 614                         "after SET_FEATURE !\n", drive->name);
 615 out:
 616         SELECT_MASK(drive, 0);
 617         if (result == 0) {
 618                 drive->id->dma_ultra &= ~0xFF00;
 619                 drive->id->dma_mword &= ~0x0F00;
 620                 drive->id->dma_1word &= ~0x0F00;
 621                 switch(command) {
 622                         case XFER_UDMA_7:
 623                                 drive->id->dma_ultra |= 0x8080; break;
 624                         case XFER_UDMA_6:
 625                                 drive->id->dma_ultra |= 0x4040; break;
 626                         case XFER_UDMA_5:
 627                                 drive->id->dma_ultra |= 0x2020; break;
 628                         case XFER_UDMA_4:
 629                                 drive->id->dma_ultra |= 0x1010; break;
 630                         case XFER_UDMA_3:
 631                                 drive->id->dma_ultra |= 0x0808; break;
 632                         case XFER_UDMA_2:
 633                                 drive->id->dma_ultra |= 0x0404; break;
 634                         case XFER_UDMA_1:
 635                                 drive->id->dma_ultra |= 0x0202; break;
 636                         case XFER_UDMA_0:
 637                                 drive->id->dma_ultra |= 0x0101; break;
 638                         case XFER_MW_DMA_2:
 639                                 drive->id->dma_mword |= 0x0404; break;
 640                         case XFER_MW_DMA_1:
 641                                 drive->id->dma_mword |= 0x0202; break;
 642                         case XFER_MW_DMA_0:
 643                                 drive->id->dma_mword |= 0x0101; break;
 644                         case XFER_SW_DMA_2:
 645                                 drive->id->dma_1word |= 0x0404; break;
 646                         case XFER_SW_DMA_1:
 647                                 drive->id->dma_1word |= 0x0202; break;
 648                         case XFER_SW_DMA_0:
 649                                 drive->id->dma_1word |= 0x0101; break;
 650                         default: break;
 651                 }
 652         }
 653         enable_irq(hwif->irq);
 654         return result;
 655 }
 656
 657 /*
 658  * Old tuning functions (called on hdparm -p), sets up drive PIO timings
 659  */
 660 static void __pmac
 661 pmac_ide_tuneproc(ide_drive_t *drive, u8 pio)
 662 {
 663         ide_pio_data_t d;
 664         u32 *timings;
 665         unsigned accessTicks, recTicks;
 666         unsigned accessTime, recTime;
 667         pmac_ide_hwif_t* pmif = (pmac_ide_hwif_t *)HWIF(drive)->hwif_data;
 668
 669         if (pmif == NULL)
 670                 return;
 671
 672         /* which drive is it ? */
 673         timings = &pmif->timings[drive->select.b.unit & 0x01];
 674
 675         pio = ide_get_best_pio_mode(drive, pio, 4, &d);
 676
 677         switch (pmif->kind) {
 678         case controller_un_ata6:
 679         case controller_k2_ata6: {
 680                 /* 100Mhz cell */
 681                 u32 tr = kauai_lookup_timing(kauai_pio_timings, d.cycle_time);
 682                 if (tr == 0)
 683                         return;
 684                 *timings = ((*timings) & ~TR_100_PIOREG_PIO_MASK) | tr;
 685                 break;
 686                 }
 687         case controller_kl_ata4:
 688                 /* 66Mhz cell */
 689                 recTime = d.cycle_time - ide_pio_timings[pio].active_time
 690                                 - ide_pio_timings[pio].setup_time;
 691                 recTime = max(recTime, 150U);
 692                 accessTime = ide_pio_timings[pio].active_time;
 693                 accessTime = max(accessTime, 150U);
 694                 accessTicks = SYSCLK_TICKS_66(accessTime);
 695                 accessTicks = min(accessTicks, 0x1fU);
 696                 recTicks = SYSCLK_TICKS_66(recTime);
 697                 recTicks = min(recTicks, 0x1fU);
 698                 *timings = ((*timings) & ~TR_66_PIO_MASK) |
 699                                 (accessTicks << TR_66_PIO_ACCESS_SHIFT) |
 700                                 (recTicks << TR_66_PIO_RECOVERY_SHIFT);
 701                 break;
 702         default: {
 703                 /* 33Mhz cell */
 704                 int ebit = 0;
 705                 recTime = d.cycle_time - ide_pio_timings[pio].active_time
 706                                 - ide_pio_timings[pio].setup_time;
 707                 recTime = max(recTime, 150U);
 708                 accessTime = ide_pio_timings[pio].active_time;
 709                 accessTime = max(accessTime, 150U);
 710                 accessTicks = SYSCLK_TICKS(accessTime);
 711                 accessTicks = min(accessTicks, 0x1fU);
 712                 accessTicks = max(accessTicks, 4U);
 713                 recTicks = SYSCLK_TICKS(recTime);
 714                 recTicks = min(recTicks, 0x1fU);
 715                 recTicks = max(recTicks, 5U) - 4;
 716                 if (recTicks > 9) {
 717                         recTicks--; /* guess, but it's only for PIO0, so... */
 718                         ebit = 1;
 719                 }
 720                 *timings = ((*timings) & ~TR_33_PIO_MASK) |
 721                                 (accessTicks << TR_33_PIO_ACCESS_SHIFT) |
 722                                 (recTicks << TR_33_PIO_RECOVERY_SHIFT);
 723                 if (ebit)
 724                         *timings |= TR_33_PIO_E;
 725                 break;
 726                 }
 727         }
 728
 729 #ifdef IDE_PMAC_DEBUG
 730         printk(KERN_ERR "%s: Set PIO timing for mode %d, reg: 0x%08x\n",
 731                 drive->name, pio,  *timings);
 732 #endif
 733
 734         if (drive->select.all == HWIF(drive)->INB(IDE_SELECT_REG))
 735                 pmac_ide_do_update_timings(drive);
 736 }
 737
 738 #ifdef CONFIG_BLK_DEV_IDEDMA_PMAC
 739
 740 /*
 741  * Calculate KeyLargo ATA/66 UDMA timings
 742  */
 743 static int __pmac
 744 set_timings_udma_ata4(u32 *timings, u8 speed)
 745 {
 746         unsigned rdyToPauseTicks, wrDataSetupTicks, addrTicks;
 747
 748         if (speed > XFER_UDMA_4)
 749                 return 1;
 750
 751         rdyToPauseTicks = SYSCLK_TICKS_66(kl66_udma_timings[speed & 0xf].rdy2pause);
 752         wrDataSetupTicks = SYSCLK_TICKS_66(kl66_udma_timings[speed & 0xf].wrDataSetup);
 753         addrTicks = SYSCLK_TICKS_66(kl66_udma_timings[speed & 0xf].addrSetup);
 754
 755         *timings = ((*timings) & ~(TR_66_UDMA_MASK | TR_66_MDMA_MASK)) |
 756                         (wrDataSetupTicks << TR_66_UDMA_WRDATASETUP_SHIFT) |
 757                         (rdyToPauseTicks << TR_66_UDMA_RDY2PAUS_SHIFT) |
 758                         (addrTicks <<TR_66_UDMA_ADDRSETUP_SHIFT) |
 759                         TR_66_UDMA_EN;
 760 #ifdef IDE_PMAC_DEBUG
 761         printk(KERN_ERR "ide_pmac: Set UDMA timing for mode %d, reg: 0x%08x\n",
 762                 speed & 0xf,  *timings);
 763 #endif
 764
 765         return 0;
 766 }
 767
 768 /*
 769  * Calculate Kauai ATA/100 UDMA timings
 770  */
 771 static int __pmac
 772 set_timings_udma_ata6(u32 *pio_timings, u32 *ultra_timings, u8 speed)
 773 {
 774         struct ide_timing *t = ide_timing_find_mode(speed);
 775         u32 tr;
 776
 777         if (speed > XFER_UDMA_5 || t == NULL)
 778                 return 1;
 779         tr = kauai_lookup_timing(kauai_udma_timings, (int)t->udma);
 780         if (tr == 0)
 781                 return 1;
 782         *ultra_timings = ((*ultra_timings) & ~TR_100_UDMAREG_UDMA_MASK) | tr;
 783         *ultra_timings = (*ultra_timings) | TR_100_UDMAREG_UDMA_EN;
 784
 785         return 0;
 786 }
 787
 788 /*
 789  * Calculate MDMA timings for all cells
 790  */
 791 static int __pmac
 792 set_timings_mdma(ide_drive_t *drive, int intf_type, u32 *timings, u32 *timings2,
 793                         u8 speed, int drive_cycle_time)
 794 {
 795         int cycleTime, accessTime, recTime;
 796         unsigned accessTicks, recTicks;
 797         struct mdma_timings_t* tm = NULL;
 798         int i;
 799
 800         /* Get default cycle time for mode */
 801         switch(speed & 0xf) {
 802                 case 0: cycleTime = 480; break;
 803                 case 1: cycleTime = 150; break;
 804                 case 2: cycleTime = 120; break;
 805                 default:
 806                         return 1;
 807         }
 808         /* Adjust for drive */
 809         if (drive_cycle_time && drive_cycle_time > cycleTime)
 810                 cycleTime = drive_cycle_time;
 811         /* OHare limits according to some old Apple sources */
 812         if ((intf_type == controller_ohare) && (cycleTime < 150))
 813                 cycleTime = 150;
 814         /* Get the proper timing array for this controller */
 815         switch(intf_type) {
 816                 case controller_un_ata6:
 817                 case controller_k2_ata6:
 818                         break;
 819                 case controller_kl_ata4:
 820                         tm = mdma_timings_66;
 821                         break;
 822                 case controller_kl_ata3:
 823                         tm = mdma_timings_33k;
 824                         break;
 825                 default:
 826                         tm = mdma_timings_33;
 827                         break;
 828         }
 829         if (tm != NULL) {
 830                 /* Lookup matching access & recovery times */
 831                 i = -1;
 832                 for (;;) {
 833                         if (tm[i+1].cycleTime < cycleTime)
 834                                 break;
 835                         i++;
 836                 }
 837                 if (i < 0)
 838                         return 1;
 839                 cycleTime = tm[i].cycleTime;
 840                 accessTime = tm[i].accessTime;
 841                 recTime = tm[i].recoveryTime;
 842
 843 #ifdef IDE_PMAC_DEBUG
 844                 printk(KERN_ERR "%s: MDMA, cycleTime: %d, accessTime: %d, recTime: %d\n",
 845                         drive->name, cycleTime, accessTime, recTime);
 846 #endif
 847         }
 848         switch(intf_type) {
 849         case controller_un_ata6:
 850         case controller_k2_ata6: {
 851                 /* 100Mhz cell */
 852                 u32 tr = kauai_lookup_timing(kauai_mdma_timings, cycleTime);
 853                 if (tr == 0)
 854                         return 1;
 855                 *timings = ((*timings) & ~TR_100_PIOREG_MDMA_MASK) | tr;
 856                 *timings2 = (*timings2) & ~TR_100_UDMAREG_UDMA_EN;
 857                 }
 858                 break;
 859         case controller_kl_ata4:
 860                 /* 66Mhz cell */
 861                 accessTicks = SYSCLK_TICKS_66(accessTime);
 862                 accessTicks = min(accessTicks, 0x1fU);
 863                 accessTicks = max(accessTicks, 0x1U);
 864                 recTicks = SYSCLK_TICKS_66(recTime);
 865                 recTicks = min(recTicks, 0x1fU);
 866                 recTicks = max(recTicks, 0x3U);
 867                 /* Clear out mdma bits and disable udma */
 868                 *timings = ((*timings) & ~(TR_66_MDMA_MASK | TR_66_UDMA_MASK)) |
 869                         (accessTicks << TR_66_MDMA_ACCESS_SHIFT) |
 870                         (recTicks << TR_66_MDMA_RECOVERY_SHIFT);
 871                 break;
 872         case controller_kl_ata3:
 873                 /* 33Mhz cell on KeyLargo */
 874                 accessTicks = SYSCLK_TICKS(accessTime);
 875                 accessTicks = max(accessTicks, 1U);
 876                 accessTicks = min(accessTicks, 0x1fU);
 877                 accessTime = accessTicks * IDE_SYSCLK_NS;
 878                 recTicks = SYSCLK_TICKS(recTime);
 879                 recTicks = max(recTicks, 1U);
 880                 recTicks = min(recTicks, 0x1fU);
 881                 *timings = ((*timings) & ~TR_33_MDMA_MASK) |
 882                                 (accessTicks << TR_33_MDMA_ACCESS_SHIFT) |
 883                                 (recTicks << TR_33_MDMA_RECOVERY_SHIFT);
 884                 break;
 885         default: {
 886                 /* 33Mhz cell on others */
 887                 int halfTick = 0;
 888                 int origAccessTime = accessTime;
 889                 int origRecTime = recTime;
 890
 891                 accessTicks = SYSCLK_TICKS(accessTime);
 892                 accessTicks = max(accessTicks, 1U);
 893                 accessTicks = min(accessTicks, 0x1fU);
 894                 accessTime = accessTicks * IDE_SYSCLK_NS;
 895                 recTicks = SYSCLK_TICKS(recTime);
 896                 recTicks = max(recTicks, 2U) - 1;
 897                 recTicks = min(recTicks, 0x1fU);
 898                 recTime = (recTicks + 1) * IDE_SYSCLK_NS;
 899                 if ((accessTicks > 1) &&
 900                     ((accessTime - IDE_SYSCLK_NS/2) >= origAccessTime) &&
 901                     ((recTime - IDE_SYSCLK_NS/2) >= origRecTime)) {
 902                         halfTick = 1;
 903                         accessTicks--;
 904                 }
 905                 *timings = ((*timings) & ~TR_33_MDMA_MASK) |
 906                                 (accessTicks << TR_33_MDMA_ACCESS_SHIFT) |
 907                                 (recTicks << TR_33_MDMA_RECOVERY_SHIFT);
 908                 if (halfTick)
 909                         *timings |= TR_33_MDMA_HALFTICK;
 910                 }
 911         }
 912 #ifdef IDE_PMAC_DEBUG
 913         printk(KERN_ERR "%s: Set MDMA timing for mode %d, reg: 0x%08x\n",
 914                 drive->name, speed & 0xf,  *timings);
 915 #endif
 916         return 0;
 917 }
 918 #endif /* #ifdef CONFIG_BLK_DEV_IDEDMA_PMAC */
 919
 920 /*
 921  * Speedproc. This function is called by the core to set any of the standard
 922  * timing (PIO, MDMA or UDMA) to both the drive and the controller.
 923  * You may notice we don't use this function on normal "dma check" operation,
 924  * our dedicated function is more precise as it uses the drive provided
 925  * cycle time value. We should probably fix this one to deal with that too...
 926  */
 927 static int __pmac
 928 pmac_ide_tune_chipset (ide_drive_t *drive, byte speed)
 929 {
 930         int unit = (drive->select.b.unit & 0x01);
 931         int ret = 0;
 932         pmac_ide_hwif_t* pmif = (pmac_ide_hwif_t *)HWIF(drive)->hwif_data;
 933         u32 *timings, *timings2;
 934
 935         if (pmif == NULL)
 936                 return 1;
 937
 938         timings = &pmif->timings[unit];
 939         timings2 = &pmif->timings[unit+2];
 940
 941         switch(speed) {
 942 #ifdef CONFIG_BLK_DEV_IDEDMA_PMAC
 943                 case XFER_UDMA_5:
 944                         if (pmif->kind != controller_un_ata6 &&
 945                             pmif->kind != controller_k2_ata6)
 946                                 return 1;
 947                 case XFER_UDMA_4:
 948                 case XFER_UDMA_3:
 949                         if (HWIF(drive)->udma_four == 0)
 950                                 return 1;
 951                 case XFER_UDMA_2:
 952                 case XFER_UDMA_1:
 953                 case XFER_UDMA_0:
 954                         if (pmif->kind == controller_kl_ata4)
 955                                 ret = set_timings_udma_ata4(timings, speed);
 956                         else if (pmif->kind == controller_un_ata6
 957                                  || pmif->kind == controller_k2_ata6)
 958                                 ret = set_timings_udma_ata6(timings, timings2, speed);
 959                         else
 960                                 ret = 1;
 961                         break;
 962                 case XFER_MW_DMA_2:
 963                 case XFER_MW_DMA_1:
 964                 case XFER_MW_DMA_0:
 965                         ret = set_timings_mdma(drive, pmif->kind, timings, timings2, speed, 0);
 966                         break;
 967                 case XFER_SW_DMA_2:
 968                 case XFER_SW_DMA_1:
 969                 case XFER_SW_DMA_0:
 970                         return 1;
 971 #endif /* CONFIG_BLK_DEV_IDEDMA_PMAC */
 972                 case XFER_PIO_4:
 973                 case XFER_PIO_3:
 974                 case XFER_PIO_2:
 975                 case XFER_PIO_1:
 976                 case XFER_PIO_0:
 977                         pmac_ide_tuneproc(drive, speed & 0x07);
 978                         break;
 979                 default:
 980                         ret = 1;
 981         }
 982         if (ret)
 983                 return ret;
 984
 985         ret = pmac_ide_do_setfeature(drive, speed);
 986         if (ret)
 987                 return ret;
 988
 989         pmac_ide_do_update_timings(drive);
 990         drive->current_speed = speed;
 991
 992         return 0;
 993 }
 994
 995 /*
 996  * Blast some well known "safe" values to the timing registers at init or
 997  * wakeup from sleep time, before we do real calculation
 998  */
 999 static void __pmac
1000 sanitize_timings(pmac_ide_hwif_t *pmif)
1001 {
1002         unsigned int value, value2 = 0;
1003
1004         switch(pmif->kind) {
1005                 case controller_un_ata6:
1006                 case controller_k2_ata6:
1007                         value = 0x08618a92;
1008                         value2 = 0x00002921;
1009                         break;
1010                 case controller_kl_ata4:
1011                         value = 0x0008438c;
1012                         break;
1013                 case controller_kl_ata3:
1014                         value = 0x00084526;
1015                         break;
1016                 case controller_heathrow:
1017                 case controller_ohare:
1018                 default:
1019                         value = 0x00074526;
1020                         break;
1021         }
1022         pmif->timings[0] = pmif->timings[1] = value;
1023         pmif->timings[2] = pmif->timings[3] = value2;
1024 }
1025
1026 unsigned long __pmac
1027 pmac_ide_get_base(int index)
1028 {
1029         return pmac_ide[index].regbase;
1030 }
1031
1032 int __pmac
1033 pmac_ide_check_base(unsigned long base)
1034 {
1035         int ix;
1036
1037         for (ix = 0; ix < MAX_HWIFS; ++ix)
1038                 if (base == pmac_ide[ix].regbase)
1039                         return ix;
1040         return -1;
1041 }
1042
1043 int __pmac
1044 pmac_ide_get_irq(unsigned long base)
1045 {
1046         int ix;
1047
1048         for (ix = 0; ix < MAX_HWIFS; ++ix)
1049                 if (base == pmac_ide[ix].regbase)
1050                         return pmac_ide[ix].irq;
1051         return 0;
1052 }
1053
1054 static int ide_majors[]  __pmacdata = { 3, 22, 33, 34, 56, 57 };
1055
1056 dev_t __init
1057 pmac_find_ide_boot(char *bootdevice, int n)
1058 {
1059         int i;
1060
1061         /*
1062          * Look through the list of IDE interfaces for this one.
1063          */
1064         for (i = 0; i < pmac_ide_count; ++i) {
1065                 char *name;
1066                 if (!pmac_ide[i].node || !pmac_ide[i].node->full_name)
1067                         continue;
1068                 name = pmac_ide[i].node->full_name;
1069                 if (memcmp(name, bootdevice, n) == 0 && name[n] == 0) {
1070                         /* XXX should cope with the 2nd drive as well... */
1071                         return MKDEV(ide_majors[i], 0);
1072                 }
1073         }
1074
1075         return 0;
1076 }
1077
1078 /* Suspend call back, should be called after the child devices
1079  * have actually been suspended
1080  */
1081 static int
1082 pmac_ide_do_suspend(ide_hwif_t *hwif)
1083 {
1084         pmac_ide_hwif_t *pmif = (pmac_ide_hwif_t *)hwif->hwif_data;
1085
1086         /* We clear the timings */
1087         pmif->timings[0] = 0;
1088         pmif->timings[1] = 0;
1089
1090 #ifdef CONFIG_BLK_DEV_IDE_PMAC_BLINK
1091         /* Note: This code will be called for every hwif, thus we'll
1092          * try several time to stop the LED blinker timer,  but that
1093          * should be harmless
1094          */
1095         if (pmu_ide_blink_enabled) {
1096                 unsigned long flags;
1097
1098                 /* Make sure we don't hit the PMU blink */
1099                 spin_lock_irqsave(&pmu_blink_lock, flags);
1100                 if (pmu_blink_ledstate)
1101                         del_timer(&pmu_blink_timer);
1102                 pmu_blink_ledstate = 0;
1103                 spin_unlock_irqrestore(&pmu_blink_lock, flags);
1104         }
1105 #endif /* CONFIG_BLK_DEV_IDE_PMAC_BLINK */
1106
1107         /* The media bay will handle itself just fine */
1108         if (pmif->mediabay)
1109                 return 0;
1110
1111         /* Disable the bus */
1112         ppc_md.feature_call(PMAC_FTR_IDE_ENABLE, pmif->node, pmif->aapl_bus_id, 0);
1113
1114         return 0;
1115 }
1116
1117 /* Resume call back, should be called before the child devices
1118  * are resumed
1119  */
1120 static int
1121 pmac_ide_do_resume(ide_hwif_t *hwif)
1122 {
1123         pmac_ide_hwif_t *pmif = (pmac_ide_hwif_t *)hwif->hwif_data;
1124
1125         /* Hard reset & re-enable controller (do we really need to reset ? -BenH) */
1126         if (!pmif->mediabay) {
1127                 ppc_md.feature_call(PMAC_FTR_IDE_RESET, pmif->node, pmif->aapl_bus_id, 1);
1128                 ppc_md.feature_call(PMAC_FTR_IDE_ENABLE, pmif->node, pmif->aapl_bus_id, 1);
1129                 msleep(10);
1130                 ppc_md.feature_call(PMAC_FTR_IDE_RESET, pmif->node, pmif->aapl_bus_id, 0);
1131                 msleep(jiffies_to_msecs(IDE_WAKEUP_DELAY));
1132         }
1133
1134         /* Sanitize drive timings */
1135         sanitize_timings(pmif);
1136
1137         return 0;
1138 }
1139
1140 /*
1141  * Setup, register & probe an IDE channel driven by this driver, this is
1142  * called by one of the 2 probe functions (macio or PCI). Note that a channel
1143  * that ends up beeing free of any device is not kept around by this driver
1144  * (it is kept in 2.4). This introduce an interface numbering change on some
1145  * rare machines unfortunately, but it's better this way.
1146  */
1147 static int
1148 pmac_ide_setup_device(pmac_ide_hwif_t *pmif, ide_hwif_t *hwif)
1149 {
1150         struct device_node *np = pmif->node;
1151         int *bidp, i;
1152
1153         pmif->cable_80 = 0;
1154         pmif->broken_dma = pmif->broken_dma_warn = 0;
1155         if (device_is_compatible(np, "kauai-ata"))
1156                 pmif->kind = controller_un_ata6;
1157         else if (device_is_compatible(np, "K2-UATA"))
1158                 pmif->kind = controller_k2_ata6;
1159         else if (device_is_compatible(np, "keylargo-ata")) {
1160                 if (strcmp(np->name, "ata-4") == 0)
1161                         pmif->kind = controller_kl_ata4;
1162                 else
1163                         pmif->kind = controller_kl_ata3;
1164         } else if (device_is_compatible(np, "heathrow-ata"))
1165                 pmif->kind = controller_heathrow;
1166         else {
1167                 pmif->kind = controller_ohare;
1168                 pmif->broken_dma = 1;
1169         }
1170
1171         bidp = (int *)get_property(np, "AAPL,bus-id", NULL);
1172         pmif->aapl_bus_id =  bidp ? *bidp : 0;
1173
1174         /* Get cable type from device-tree */
1175         if (pmif->kind == controller_kl_ata4 || pmif->kind == controller_un_ata6
1176             || pmif->kind == controller_k2_ata6) {
1177                 char* cable = get_property(np, "cable-type", NULL);
1178                 if (cable && !strncmp(cable, "80-", 3))
1179                         pmif->cable_80 = 1;
1180         }
1181
1182         pmif->mediabay = 0;
1183
1184         /* Make sure we have sane timings */
1185         sanitize_timings(pmif);
1186
1187 #ifndef CONFIG_PPC64
1188         /* XXX FIXME: Media bay stuff need re-organizing */
1189         if (np->parent && np->parent->name
1190             && strcasecmp(np->parent->name, "media-bay") == 0) {
1191 #ifdef CONFIG_PMAC_PBOOK
1192                 media_bay_set_ide_infos(np->parent, pmif->regbase, pmif->irq, hwif->index);
1193 #endif /* CONFIG_PMAC_PBOOK */
1194                 pmif->mediabay = 1;
1195                 if (!bidp)
1196                         pmif->aapl_bus_id = 1;
1197         } else if (pmif->kind == controller_ohare) {
1198                 /* The code below is having trouble on some ohare machines
1199                  * (timing related ?). Until I can put my hand on one of these
1200                  * units, I keep the old way
1201                  */
1202                 ppc_md.feature_call(PMAC_FTR_IDE_ENABLE, np, 0, 1);
1203         } else
1204 #endif
1205         {
1206                 /* This is necessary to enable IDE when net-booting */
1207                 ppc_md.feature_call(PMAC_FTR_IDE_RESET, np, pmif->aapl_bus_id, 1);
1208                 ppc_md.feature_call(PMAC_FTR_IDE_ENABLE, np, pmif->aapl_bus_id, 1);
1209                 msleep(10);
1210                 ppc_md.feature_call(PMAC_FTR_IDE_RESET, np, pmif->aapl_bus_id, 0);
1211                 msleep(jiffies_to_msecs(IDE_WAKEUP_DELAY));
1212         }
1213
1214         /* Setup MMIO ops */
1215         default_hwif_mmiops(hwif);
1216         hwif->OUTBSYNC = pmac_outbsync;
1217
1218         /* Tell common code _not_ to mess with resources */
1219         hwif->mmio = 2;
1220         hwif->hwif_data = pmif;
1221         pmac_ide_init_hwif_ports(&hwif->hw, pmif->regbase, 0, &hwif->irq);
1222         memcpy(hwif->io_ports, hwif->hw.io_ports, sizeof(hwif->io_ports));
1223         hwif->chipset = ide_pmac;
1224         hwif->noprobe = !hwif->io_ports[IDE_DATA_OFFSET] || pmif->mediabay;
1225         hwif->hold = pmif->mediabay;
1226         hwif->udma_four = pmif->cable_80;
1227         hwif->drives[0].unmask = 1;
1228         hwif->drives[1].unmask = 1;
1229         hwif->tuneproc = pmac_ide_tuneproc;
1230         if (pmif->kind == controller_un_ata6 || pmif->kind == controller_k2_ata6)
1231                 hwif->selectproc = pmac_ide_kauai_selectproc;
1232         else
1233                 hwif->selectproc = pmac_ide_selectproc;
1234         hwif->speedproc = pmac_ide_tune_chipset;
1235
1236 #ifdef CONFIG_BLK_DEV_IDE_PMAC_BLINK
1237         pmu_ide_blink_enabled = pmu_hd_blink_init();
1238
1239         if (pmu_ide_blink_enabled)
1240                 hwif->led_act = pmu_hd_kick_blink;
1241 #endif
1242
1243         printk(KERN_INFO "ide%d: Found Apple %s controller, bus ID %d%s, irq %d\n",
1244                hwif->index, model_name[pmif->kind], pmif->aapl_bus_id,
1245                pmif->mediabay ? " (mediabay)" : "", hwif->irq);
1246
1247 #ifdef CONFIG_PMAC_PBOOK
1248         if (pmif->mediabay && check_media_bay_by_base(pmif->regbase, MB_CD) == 0)
1249                 hwif->noprobe = 0;
1250 #endif /* CONFIG_PMAC_PBOOK */
1251
1252 #ifdef CONFIG_BLK_DEV_IDEDMA_PMAC
1253         /* has a DBDMA controller channel */
1254         if (pmif->dma_regs)
1255                 pmac_ide_setup_dma(pmif, hwif);
1256 #endif /* CONFIG_BLK_DEV_IDEDMA_PMAC */
1257
1258         /* We probe the hwif now */
1259         probe_hwif_init(hwif);
1260
1261         /* The code IDE code will have set hwif->present if we have devices attached,
1262          * if we don't, the discard the interface except if we are on a media bay slot
1263          */
1264         if (!hwif->present && !pmif->mediabay) {
1265                 printk(KERN_INFO "ide%d: Bus empty, interface released.\n",
1266                         hwif->index);
1267                 default_hwif_iops(hwif);
1268                 for (i = IDE_DATA_OFFSET; i <= IDE_CONTROL_OFFSET; ++i)
1269                         hwif->io_ports[i] = 0;
1270                 hwif->chipset = ide_unknown;
1271                 hwif->noprobe = 1;
1272                 return -ENODEV;
1273         }
1274
1275         return 0;
1276 }
1277
1278 /*
1279  * Attach to a macio probed interface
1280  */
1281 static int __devinit
1282 pmac_ide_macio_attach(struct macio_dev *mdev, const struct of_match *match)
1283 {
1284         unsigned long base, regbase;
1285         int irq;
1286         ide_hwif_t *hwif;
1287         pmac_ide_hwif_t *pmif;
1288         int i, rc;
1289
1290         i = 0;
1291         while (i < MAX_HWIFS && (ide_hwifs[i].io_ports[IDE_DATA_OFFSET] != 0
1292             || pmac_ide[i].node != NULL))
1293                 ++i;
1294         if (i >= MAX_HWIFS) {
1295                 printk(KERN_ERR "ide-pmac: MacIO interface attach with no slot\n");
1296                 printk(KERN_ERR "          %s\n", mdev->ofdev.node->full_name);
1297                 return -ENODEV;
1298         }
1299
1300         pmif = &pmac_ide[i];
1301         hwif = &ide_hwifs[i];
1302
1303         if (mdev->ofdev.node->n_addrs == 0) {
1304                 printk(KERN_WARNING "ide%d: no address for %s\n",
1305                        i, mdev->ofdev.node->full_name);
1306                 return -ENXIO;
1307         }
1308
1309         /* Request memory resource for IO ports */
1310         if (macio_request_resource(mdev, 0, "ide-pmac (ports)")) {
1311                 printk(KERN_ERR "ide%d: can't request mmio resource !\n", i);
1312                 return -EBUSY;
1313         }
1314
1315         /* XXX This is bogus. Should be fixed in the registry by checking
1316          * the kind of host interrupt controller, a bit like gatwick
1317          * fixes in irq.c. That works well enough for the single case
1318          * where that happens though...
1319          */
1320         if (macio_irq_count(mdev) == 0) {
1321                 printk(KERN_WARNING "ide%d: no intrs for device %s, using 13\n",
1322                         i, mdev->ofdev.node->full_name);
1323                 irq = 13;
1324         } else
1325                 irq = macio_irq(mdev, 0);
1326
1327         base =  (unsigned long)ioremap(macio_resource_start(mdev, 0), 0x400);
1328         regbase = base;
1329
1330         hwif->pci_dev = mdev->bus->pdev;
1331         hwif->gendev.parent = &mdev->ofdev.dev;
1332
1333         pmif->mdev = mdev;
1334         pmif->node = mdev->ofdev.node;
1335         pmif->regbase = regbase;
1336         pmif->irq = irq;
1337 #ifdef CONFIG_BLK_DEV_IDEDMA_PMAC
1338         if (macio_resource_count(mdev) >= 2) {
1339                 if (macio_request_resource(mdev, 1, "ide-pmac (dma)"))
1340                         printk(KERN_WARNING "ide%d: can't request DMA resource !\n", i);
1341                 else
1342                         pmif->dma_regs = (volatile struct dbdma_regs*)
1343                                 ioremap(macio_resource_start(mdev, 1), 0x1000);
1344         } else
1345                 pmif->dma_regs = NULL;
1346 #endif /* CONFIG_BLK_DEV_IDEDMA_PMAC */
1347         dev_set_drvdata(&mdev->ofdev.dev, hwif);
1348
1349         rc = pmac_ide_setup_device(pmif, hwif);
1350         if (rc != 0) {
1351                 /* The inteface is released to the common IDE layer */
1352                 dev_set_drvdata(&mdev->ofdev.dev, NULL);
1353                 iounmap((void *)base);
1354                 if (pmif->dma_regs)
1355                         iounmap((void *)pmif->dma_regs);
1356                 memset(pmif, 0, sizeof(*pmif));
1357                 macio_release_resource(mdev, 0);
1358                 if (pmif->dma_regs)
1359                         macio_release_resource(mdev, 1);
1360         }
1361
1362         return rc;
1363 }
1364
1365 static int
1366 pmac_ide_macio_suspend(struct macio_dev *mdev, u32 state)
1367 {
1368         ide_hwif_t      *hwif = (ide_hwif_t *)dev_get_drvdata(&mdev->ofdev.dev);
1369         int             rc = 0;
1370
1371         if (state != mdev->ofdev.dev.power_state && state >= 2) {
1372                 rc = pmac_ide_do_suspend(hwif);
1373                 if (rc == 0)
1374                         mdev->ofdev.dev.power_state = state;
1375         }
1376
1377         return rc;
1378 }
1379
1380 static int
1381 pmac_ide_macio_resume(struct macio_dev *mdev)
1382 {
1383         ide_hwif_t      *hwif = (ide_hwif_t *)dev_get_drvdata(&mdev->ofdev.dev);
1384         int             rc = 0;
1385
1386         if (mdev->ofdev.dev.power_state != 0) {
1387                 rc = pmac_ide_do_resume(hwif);
1388                 if (rc == 0)
1389                         mdev->ofdev.dev.power_state = 0;
1390         }
1391
1392         return rc;
1393 }
1394
1395 /*
1396  * Attach to a PCI probed interface
1397  */
1398 static int __devinit
1399 pmac_ide_pci_attach(struct pci_dev *pdev, const struct pci_device_id *id)
1400 {
1401         ide_hwif_t *hwif;
1402         struct device_node *np;
1403         pmac_ide_hwif_t *pmif;
1404         unsigned long base;
1405         unsigned long rbase, rlen;
1406         int i, rc;
1407
1408         np = pci_device_to_OF_node(pdev);
1409         if (np == NULL) {
1410                 printk(KERN_ERR "ide-pmac: cannot find MacIO node for Kauai ATA interface\n");
1411                 return -ENODEV;
1412         }
1413         i = 0;
1414         while (i < MAX_HWIFS && (ide_hwifs[i].io_ports[IDE_DATA_OFFSET] != 0
1415             || pmac_ide[i].node != NULL))
1416                 ++i;
1417         if (i >= MAX_HWIFS) {
1418                 printk(KERN_ERR "ide-pmac: PCI interface attach with no slot\n");
1419                 printk(KERN_ERR "          %s\n", np->full_name);
1420                 return -ENODEV;
1421         }
1422
1423         pmif = &pmac_ide[i];
1424         hwif = &ide_hwifs[i];
1425
1426         if (pci_enable_device(pdev)) {
1427                 printk(KERN_WARNING "ide%i: Can't enable PCI device for %s\n",
1428                         i, np->full_name);
1429                 return -ENXIO;
1430         }
1431         pci_set_master(pdev);
1432
1433         if (pci_request_regions(pdev, "Kauai ATA")) {
1434                 printk(KERN_ERR "ide%d: Cannot obtain PCI resources for %s\n",
1435                         i, np->full_name);
1436                 return -ENXIO;
1437         }
1438
1439         hwif->pci_dev = pdev;
1440         hwif->gendev.parent = &pdev->dev;
1441         pmif->mdev = NULL;
1442         pmif->node = np;
1443
1444         rbase = pci_resource_start(pdev, 0);
1445         rlen = pci_resource_len(pdev, 0);
1446
1447         base = (unsigned long) ioremap(rbase, rlen);
1448         pmif->regbase = base + 0x2000;
1449 #ifdef CONFIG_BLK_DEV_IDEDMA_PMAC
1450         pmif->dma_regs = (volatile struct dbdma_regs*)(base + 0x1000);
1451 #endif /* CONFIG_BLK_DEV_IDEDMA_PMAC */
1452
1453         /* We use the OF node irq mapping */
1454         if (np->n_intrs == 0)
1455                 pmif->irq = pdev->irq;
1456         else
1457                 pmif->irq = np->intrs[0].line;
1458
1459         pci_set_drvdata(pdev, hwif);
1460
1461         rc = pmac_ide_setup_device(pmif, hwif);
1462         if (rc != 0) {
1463                 /* The inteface is released to the common IDE layer */
1464                 pci_set_drvdata(pdev, NULL);
1465                 iounmap((void *)base);
1466                 memset(pmif, 0, sizeof(*pmif));
1467                 pci_release_regions(pdev);
1468         }
1469
1470         return rc;
1471 }
1472
1473 static int
1474 pmac_ide_pci_suspend(struct pci_dev *pdev, u32 state)
1475 {
1476         ide_hwif_t      *hwif = (ide_hwif_t *)pci_get_drvdata(pdev);
1477         int             rc = 0;
1478
1479         if (state != pdev->dev.power_state && state >= 2) {
1480                 rc = pmac_ide_do_suspend(hwif);
1481                 if (rc == 0)
1482                         pdev->dev.power_state = state;
1483         }
1484
1485         return rc;
1486 }
1487
1488 static int
1489 pmac_ide_pci_resume(struct pci_dev *pdev)
1490 {
1491         ide_hwif_t      *hwif = (ide_hwif_t *)pci_get_drvdata(pdev);
1492         int             rc = 0;
1493
1494         if (pdev->dev.power_state != 0) {
1495                 rc = pmac_ide_do_resume(hwif);
1496                 if (rc == 0)
1497                         pdev->dev.power_state = 0;
1498         }
1499
1500         return rc;
1501 }
1502
1503 static struct of_match pmac_ide_macio_match[] =
1504 {
1505         {
1506         .name           = "IDE",
1507         .type           = OF_ANY_MATCH,
1508         .compatible     = OF_ANY_MATCH
1509         },
1510         {
1511         .name           = "ATA",
1512         .type           = OF_ANY_MATCH,
1513         .compatible     = OF_ANY_MATCH
1514         },
1515         {
1516         .name           = OF_ANY_MATCH,
1517         .type           = "ide",
1518         .compatible     = OF_ANY_MATCH
1519         },
1520         {
1521         .name           = OF_ANY_MATCH,
1522         .type           = "ata",
1523         .compatible     = OF_ANY_MATCH
1524         },
1525         {},
1526 };
1527
1528 static struct macio_driver pmac_ide_macio_driver =
1529 {
1530         .name           = "ide-pmac",
1531         .match_table    = pmac_ide_macio_match,
1532         .probe          = pmac_ide_macio_attach,
1533         .suspend        = pmac_ide_macio_suspend,
1534         .resume         = pmac_ide_macio_resume,
1535 };
1536
1537 static struct pci_device_id pmac_ide_pci_match[] = {
1538         { PCI_VENDOR_ID_APPLE, PCI_DEVIEC_ID_APPLE_UNI_N_ATA, PCI_ANY_ID, PCI_ANY_ID, 0, 0, 0},
1539         { PCI_VENDOR_ID_APPLE, PCI_DEVICE_ID_APPLE_IPID_ATA100, PCI_ANY_ID, PCI_ANY_ID, 0, 0, 0},
1540         { PCI_VENDOR_ID_APPLE, PCI_DEVICE_ID_APPLE_K2_ATA100, PCI_ANY_ID, PCI_ANY_ID, 0, 0, 0},
1541 };
1542
1543 static struct pci_driver pmac_ide_pci_driver = {
1544         .name           = "ide-pmac",
1545         .id_table       = pmac_ide_pci_match,
1546         .probe          = pmac_ide_pci_attach,
1547         .suspend        = pmac_ide_pci_suspend,
1548         .resume         = pmac_ide_pci_resume,
1549 };
1550
1551 void __init
1552 pmac_ide_probe(void)
1553 {
1554         if (_machine != _MACH_Pmac)
1555                 return;
1556
1557 #ifdef CONFIG_BLK_DEV_IDE_PMAC_ATA100FIRST
1558         pci_register_driver(&pmac_ide_pci_driver);
1559         macio_register_driver(&pmac_ide_macio_driver);
1560 #else
1561         macio_register_driver(&pmac_ide_macio_driver);
1562         pci_register_driver(&pmac_ide_pci_driver);
1563 #endif
1564 }
1565
1566 #ifdef CONFIG_BLK_DEV_IDEDMA_PMAC
1567
1568 /*
1569  * This is very close to the generic ide-dma version of the function except
1570  * that we don't use the fields in the hwif but our own copies for sg_table
1571  * and friends. We build & map the sglist for a given request
1572  */
1573 static int __pmac
1574 pmac_ide_build_sglist(ide_drive_t *drive, struct request *rq)
1575 {
1576         ide_hwif_t *hwif = HWIF(drive);
1577         pmac_ide_hwif_t *pmif = (pmac_ide_hwif_t *)hwif->hwif_data;
1578         struct scatterlist *sg = pmif->sg_table;
1579         int nents;
1580
1581         if (hwif->sg_dma_active)
1582                 BUG();
1583
1584         nents = blk_rq_map_sg(drive->queue, rq, sg);
1585
1586         if (rq_data_dir(rq) == READ)
1587                 pmif->sg_dma_direction = PCI_DMA_FROMDEVICE;
1588         else
1589                 pmif->sg_dma_direction = PCI_DMA_TODEVICE;
1590
1591         return pci_map_sg(hwif->pci_dev, sg, nents, pmif->sg_dma_direction);
1592 }
1593
1594 /*
1595  * Same as above but for a "raw" taskfile request
1596  */
1597 static int __pmac
1598 pmac_ide_raw_build_sglist(ide_drive_t *drive, struct request *rq)
1599 {
1600         ide_hwif_t *hwif = HWIF(drive);
1601         pmac_ide_hwif_t *pmif = (pmac_ide_hwif_t *)hwif->hwif_data;
1602         struct scatterlist *sg = pmif->sg_table;
1603         int nents = 0;
1604         ide_task_t *args = rq->special;
1605         unsigned char *virt_addr = rq->buffer;
1606         int sector_count = rq->nr_sectors;
1607
1608         if (args->command_type == IDE_DRIVE_TASK_RAW_WRITE)
1609                 pmif->sg_dma_direction = PCI_DMA_TODEVICE;
1610         else
1611                 pmif->sg_dma_direction = PCI_DMA_FROMDEVICE;
1612
1613         if (sector_count > 128) {
1614                 memset(&sg[nents], 0, sizeof(*sg));
1615                 sg[nents].page = virt_to_page(virt_addr);
1616                 sg[nents].offset = offset_in_page(virt_addr);
1617                 sg[nents].length = 128  * SECTOR_SIZE;
1618                 nents++;
1619                 virt_addr = virt_addr + (128 * SECTOR_SIZE);
1620                 sector_count -= 128;
1621         }
1622         memset(&sg[nents], 0, sizeof(*sg));
1623         sg[nents].page = virt_to_page(virt_addr);
1624         sg[nents].offset = offset_in_page(virt_addr);
1625         sg[nents].length =  sector_count  * SECTOR_SIZE;
1626         nents++;
1627
1628         return pci_map_sg(hwif->pci_dev, sg, nents, pmif->sg_dma_direction);
1629 }
1630
1631 /*
1632  * pmac_ide_build_dmatable builds the DBDMA command list
1633  * for a transfer and sets the DBDMA channel to point to it.
1634  */
1635 static int __pmac
1636 pmac_ide_build_dmatable(ide_drive_t *drive, struct request *rq)
1637 {
1638         struct dbdma_cmd *table;
1639         int i, count = 0;
1640         ide_hwif_t *hwif = HWIF(drive);
1641         pmac_ide_hwif_t* pmif = (pmac_ide_hwif_t *)hwif->hwif_data;
1642         volatile struct dbdma_regs *dma = pmif->dma_regs;
1643         struct scatterlist *sg;
1644         int wr = (rq_data_dir(rq) == WRITE);
1645
1646         /* DMA table is already aligned */
1647         table = (struct dbdma_cmd *) pmif->dma_table_cpu;
1648
1649         /* Make sure DMA controller is stopped (necessary ?) */
1650         writel((RUN|PAUSE|FLUSH|WAKE|DEAD) << 16, &dma->control);
1651         while (readl(&dma->status) & RUN)
1652                 udelay(1);
1653
1654         /* Build sglist */
1655         if (HWGROUP(drive)->rq->flags & REQ_DRIVE_TASKFILE)
1656                 pmif->sg_nents = i = pmac_ide_raw_build_sglist(drive, rq);
1657         else
1658                 pmif->sg_nents = i = pmac_ide_build_sglist(drive, rq);
1659         if (!i)
1660                 return 0;
1661
1662         /* Build DBDMA commands list */
1663         sg = pmif->sg_table;
1664         while (i && sg_dma_len(sg)) {
1665                 u32 cur_addr;
1666                 u32 cur_len;
1667
1668                 cur_addr = sg_dma_address(sg);
1669                 cur_len = sg_dma_len(sg);
1670
1671                 if (pmif->broken_dma && cur_addr & (L1_CACHE_BYTES - 1)) {
1672                         if (pmif->broken_dma_warn == 0) {
1673                                 printk(KERN_WARNING "%s: DMA on non aligned address,"
1674                                        "switching to PIO on Ohare chipset\n", drive->name);
1675                                 pmif->broken_dma_warn = 1;
1676                         }
1677                         goto use_pio_instead;
1678                 }
1679                 while (cur_len) {
1680                         unsigned int tc = (cur_len < 0xfe00)? cur_len: 0xfe00;
1681
1682                         if (count++ >= MAX_DCMDS) {
1683                                 printk(KERN_WARNING "%s: DMA table too small\n",
1684                                        drive->name);
1685                                 goto use_pio_instead;
1686                         }
1687                         st_le16(&table->command, wr? OUTPUT_MORE: INPUT_MORE);
1688                         st_le16(&table->req_count, tc);
1689                         st_le32(&table->phy_addr, cur_addr);
1690                         table->cmd_dep = 0;
1691                         table->xfer_status = 0;
1692                         table->res_count = 0;
1693                         cur_addr += tc;
1694                         cur_len -= tc;
1695                         ++table;
1696                 }
1697                 sg++;
1698                 i--;
1699         }
1700
1701         /* convert the last command to an input/output last command */
1702         if (count) {
1703                 st_le16(&table[-1].command, wr? OUTPUT_LAST: INPUT_LAST);
1704                 /* add the stop command to the end of the list */
1705                 memset(table, 0, sizeof(struct dbdma_cmd));
1706                 st_le16(&table->command, DBDMA_STOP);
1707                 mb();
1708                 writel(pmif->dma_table_dma, &dma->cmdptr);
1709                 return 1;
1710         }
1711
1712         printk(KERN_DEBUG "%s: empty DMA table?\n", drive->name);
1713  use_pio_instead:
1714         pci_unmap_sg(hwif->pci_dev,
1715                      pmif->sg_table,
1716                      pmif->sg_nents,
1717                      pmif->sg_dma_direction);
1718         hwif->sg_dma_active = 0;
1719         return 0; /* revert to PIO for this request */
1720 }
1721
1722 /* Teardown mappings after DMA has completed.  */
1723 static void __pmac
1724 pmac_ide_destroy_dmatable (ide_drive_t *drive)
1725 {
1726         struct pci_dev *dev = HWIF(drive)->pci_dev;
1727         pmac_ide_hwif_t* pmif = (pmac_ide_hwif_t *)HWIF(drive)->hwif_data;
1728         struct scatterlist *sg = pmif->sg_table;
1729         int nents = pmif->sg_nents;
1730
1731         if (nents) {
1732                 pci_unmap_sg(dev, sg, nents, pmif->sg_dma_direction);
1733                 pmif->sg_nents = 0;
1734                 HWIF(drive)->sg_dma_active = 0;
1735         }
1736 }
1737
1738 /*
1739  * Pick up best MDMA timing for the drive and apply it
1740  */
1741 static int __pmac
1742 pmac_ide_mdma_enable(ide_drive_t *drive, u16 mode)
1743 {
1744         ide_hwif_t *hwif = HWIF(drive);
1745         pmac_ide_hwif_t* pmif = (pmac_ide_hwif_t *)hwif->hwif_data;
1746         int drive_cycle_time;
1747         struct hd_driveid *id = drive->id;
1748         u32 *timings, *timings2;
1749         u32 timing_local[2];
1750         int ret;
1751
1752         /* which drive is it ? */
1753         timings = &pmif->timings[drive->select.b.unit & 0x01];
1754         timings2 = &pmif->timings[(drive->select.b.unit & 0x01) + 2];
1755
1756         /* Check if drive provide explicit cycle time */
1757         if ((id->field_valid & 2) && (id->eide_dma_time))
1758                 drive_cycle_time = id->eide_dma_time;
1759         else
1760                 drive_cycle_time = 0;
1761
1762         /* Copy timings to local image */
1763         timing_local[0] = *timings;
1764         timing_local[1] = *timings2;
1765
1766         /* Calculate controller timings */
1767         ret = set_timings_mdma( drive, pmif->kind,
1768                                 &timing_local[0],
1769                                 &timing_local[1],
1770                                 mode,
1771                                 drive_cycle_time);
1772         if (ret)
1773                 return 0;
1774
1775         /* Set feature on drive */
1776         printk(KERN_INFO "%s: Enabling MultiWord DMA %d\n", drive->name, mode & 0xf);
1777         ret = pmac_ide_do_setfeature(drive, mode);
1778         if (ret) {
1779                 printk(KERN_WARNING "%s: Failed !\n", drive->name);
1780                 return 0;
1781         }
1782
1783         /* Apply timings to controller */
1784         *timings = timing_local[0];
1785         *timings2 = timing_local[1];
1786
1787         /* Set speed info in drive */
1788         drive->current_speed = mode;
1789         if (!drive->init_speed)
1790                 drive->init_speed = mode;
1791
1792         return 1;
1793 }
1794
1795 /*
1796  * Pick up best UDMA timing for the drive and apply it
1797  */
1798 static int __pmac
1799 pmac_ide_udma_enable(ide_drive_t *drive, u16 mode)
1800 {
1801         ide_hwif_t *hwif = HWIF(drive);
1802         pmac_ide_hwif_t* pmif = (pmac_ide_hwif_t *)hwif->hwif_data;
1803         u32 *timings, *timings2;
1804         u32 timing_local[2];
1805         int ret;
1806
1807         /* which drive is it ? */
1808         timings = &pmif->timings[drive->select.b.unit & 0x01];
1809         timings2 = &pmif->timings[(drive->select.b.unit & 0x01) + 2];
1810
1811         /* Copy timings to local image */
1812         timing_local[0] = *timings;
1813         timing_local[1] = *timings2;
1814
1815         /* Calculate timings for interface */
1816         if (pmif->kind == controller_un_ata6 || pmif->kind == controller_k2_ata6)
1817                 ret = set_timings_udma_ata6(    &timing_local[0],
1818                                                 &timing_local[1],
1819                                                 mode);
1820         else
1821                 ret = set_timings_udma_ata4(&timing_local[0], mode);
1822         if (ret)
1823                 return 0;
1824
1825         /* Set feature on drive */
1826         printk(KERN_INFO "%s: Enabling Ultra DMA %d\n", drive->name, mode & 0x0f);
1827         ret = pmac_ide_do_setfeature(drive, mode);
1828         if (ret) {
1829                 printk(KERN_WARNING "%s: Failed !\n", drive->name);
1830                 return 0;
1831         }
1832
1833         /* Apply timings to controller */
1834         *timings = timing_local[0];
1835         *timings2 = timing_local[1];
1836
1837         /* Set speed info in drive */
1838         drive->current_speed = mode;
1839         if (!drive->init_speed)
1840                 drive->init_speed = mode;
1841
1842         return 1;
1843 }
1844
1845 /*
1846  * Check what is the best DMA timing setting for the drive and
1847  * call appropriate functions to apply it.
1848  */
1849 static int __pmac
1850 pmac_ide_dma_check(ide_drive_t *drive)
1851 {
1852         struct hd_driveid *id = drive->id;
1853         ide_hwif_t *hwif = HWIF(drive);
1854         pmac_ide_hwif_t* pmif = (pmac_ide_hwif_t *)hwif->hwif_data;
1855         int enable = 1;
1856         int map;
1857         drive->using_dma = 0;
1858
1859         if (drive->media == ide_floppy)
1860                 enable = 0;
1861         if (((id->capability & 1) == 0) && !__ide_dma_good_drive(drive))
1862                 enable = 0;
1863         if (__ide_dma_bad_drive(drive))
1864                 enable = 0;
1865
1866         if (enable) {
1867                 short mode;
1868
1869                 map = XFER_MWDMA;
1870                 if (pmif->kind == controller_kl_ata4 || pmif->kind == controller_un_ata6
1871                     || pmif->kind == controller_k2_ata6) {
1872                         map |= XFER_UDMA;
1873                         if (pmif->cable_80) {
1874                                 map |= XFER_UDMA_66;
1875                                 if (pmif->kind == controller_un_ata6 ||
1876                                     pmif->kind == controller_k2_ata6)
1877                                         map |= XFER_UDMA_100;
1878                         }
1879                 }
1880                 mode = ide_find_best_mode(drive, map);
1881                 if (mode & XFER_UDMA)
1882                         drive->using_dma = pmac_ide_udma_enable(drive, mode);
1883                 else if (mode & XFER_MWDMA)
1884                         drive->using_dma = pmac_ide_mdma_enable(drive, mode);
1885                 hwif->OUTB(0, IDE_CONTROL_REG);
1886                 /* Apply settings to controller */
1887                 pmac_ide_do_update_timings(drive);
1888         }
1889         return 0;
1890 }
1891
1892 /*
1893  * Prepare a DMA transfer. We build the DMA table, adjust the timings for
1894  * a read on KeyLargo ATA/66 and mark us as waiting for DMA completion
1895  */
1896 static int __pmac
1897 pmac_ide_dma_start(ide_drive_t *drive, int reading)
1898 {
1899         ide_hwif_t *hwif = HWIF(drive);
1900         pmac_ide_hwif_t* pmif = (pmac_ide_hwif_t *)hwif->hwif_data;
1901         struct request *rq = HWGROUP(drive)->rq;
1902         u8 unit = (drive->select.b.unit & 0x01);
1903         u8 ata4;
1904
1905         if (pmif == NULL)
1906                 return 1;
1907         ata4 = (pmif->kind == controller_kl_ata4);
1908
1909         if (!pmac_ide_build_dmatable(drive, rq))
1910                 return 1;
1911
1912         /* Apple adds 60ns to wrDataSetup on reads */
1913         if (ata4 && (pmif->timings[unit] & TR_66_UDMA_EN)) {
1914                 writel(pmif->timings[unit] + (reading ? 0x00800000UL : 0),
1915                         (unsigned *)(IDE_DATA_REG+IDE_TIMING_CONFIG));
1916                 (void)readl((unsigned *)(IDE_DATA_REG + IDE_TIMING_CONFIG));
1917         }
1918
1919         drive->waiting_for_dma = 1;
1920
1921         return 0;
1922 }
1923
1924 /*
1925  * Start a DMA READ command
1926  */
1927 static int __pmac
1928 pmac_ide_dma_read(ide_drive_t *drive)
1929 {
1930         struct request *rq = HWGROUP(drive)->rq;
1931         u8 lba48 = (drive->addressing == 1) ? 1 : 0;
1932         task_ioreg_t command = WIN_NOP;
1933
1934         if (pmac_ide_dma_start(drive, 1))
1935                 return 1;
1936
1937         if (drive->media != ide_disk)
1938                 return 0;
1939
1940         command = (lba48) ? WIN_READDMA_EXT : WIN_READDMA;
1941
1942         if (drive->vdma)
1943                 command = (lba48) ? WIN_READ_EXT: WIN_READ;
1944
1945         if (rq->flags & REQ_DRIVE_TASKFILE) {
1946                 ide_task_t *args = rq->special;
1947                 command = args->tfRegister[IDE_COMMAND_OFFSET];
1948         }
1949
1950         /* issue cmd to drive */
1951         ide_execute_command(drive, command, &ide_dma_intr, 2*WAIT_CMD, NULL);
1952
1953         return pmac_ide_dma_begin(drive);
1954 }
1955
1956 /*
1957  * Start a DMA WRITE command
1958  */
1959 static int __pmac
1960 pmac_ide_dma_write (ide_drive_t *drive)
1961 {
1962         struct request *rq = HWGROUP(drive)->rq;
1963         u8 lba48 = (drive->addressing == 1) ? 1 : 0;
1964         task_ioreg_t command = WIN_NOP;
1965
1966         if (pmac_ide_dma_start(drive, 0))
1967                 return 1;
1968
1969         if (drive->media != ide_disk)
1970                 return 0;
1971
1972         command = (lba48) ? WIN_WRITEDMA_EXT : WIN_WRITEDMA;
1973         if (drive->vdma)
1974                 command = (lba48) ? WIN_WRITE_EXT: WIN_WRITE;
1975
1976         if (rq->flags & REQ_DRIVE_TASKFILE) {
1977                 ide_task_t *args = rq->special;
1978                 command = args->tfRegister[IDE_COMMAND_OFFSET];
1979         }
1980
1981         /* issue cmd to drive */
1982         ide_execute_command(drive, command, &ide_dma_intr, 2*WAIT_CMD, NULL);
1983
1984         return pmac_ide_dma_begin(drive);
1985 }
1986
1987 /*
1988  * Kick the DMA controller into life after the DMA command has been issued
1989  * to the drive.
1990  */
1991 static int __pmac
1992 pmac_ide_dma_begin (ide_drive_t *drive)
1993 {
1994         pmac_ide_hwif_t* pmif = (pmac_ide_hwif_t *)HWIF(drive)->hwif_data;
1995         volatile struct dbdma_regs *dma;
1996
1997         if (pmif == NULL)
1998                 return 1;
1999         dma = pmif->dma_regs;
2000
2001         writel((RUN << 16) | RUN, &dma->control);
2002         /* Make sure it gets to the controller right now */
2003         (void)readl(&dma->control);
2004         return 0;
2005 }
2006
2007 /*
2008  * After a DMA transfer, make sure the controller is stopped
2009  */
2010 static int __pmac
2011 pmac_ide_dma_end (ide_drive_t *drive)
2012 {
2013         pmac_ide_hwif_t* pmif = (pmac_ide_hwif_t *)HWIF(drive)->hwif_data;
2014         volatile struct dbdma_regs *dma;
2015         u32 dstat;
2016
2017         if (pmif == NULL)
2018                 return 0;
2019         dma = pmif->dma_regs;
2020
2021         drive->waiting_for_dma = 0;
2022         dstat = readl(&dma->status);
2023         writel(((RUN|WAKE|DEAD) << 16), &dma->control);
2024         pmac_ide_destroy_dmatable(drive);
2025         /* verify good dma status. we don't check for ACTIVE beeing 0. We should...
2026          * in theory, but with ATAPI decices doing buffer underruns, that would
2027          * cause us to disable DMA, which isn't what we want
2028          */
2029         return (dstat & (RUN|DEAD)) != RUN;
2030 }
2031
2032 /*
2033  * Check out that the interrupt we got was for us. We can't always know this
2034  * for sure with those Apple interfaces (well, we could on the recent ones but
2035  * that's not implemented yet), on the other hand, we don't have shared interrupts
2036  * so it's not really a problem
2037  */
2038 static int __pmac
2039 pmac_ide_dma_test_irq (ide_drive_t *drive)
2040 {
2041         pmac_ide_hwif_t* pmif = (pmac_ide_hwif_t *)HWIF(drive)->hwif_data;
2042         volatile struct dbdma_regs *dma;
2043         unsigned long status, timeout;
2044
2045         if (pmif == NULL)
2046                 return 0;
2047         dma = pmif->dma_regs;
2048
2049         /* We have to things to deal with here:
2050          *
2051          * - The dbdma won't stop if the command was started
2052          * but completed with an error without transferring all
2053          * datas. This happens when bad blocks are met during
2054          * a multi-block transfer.
2055          *
2056          * - The dbdma fifo hasn't yet finished flushing to
2057          * to system memory when the disk interrupt occurs.
2058          *
2059          */
2060
2061         /* If ACTIVE is cleared, the STOP command have passed and
2062          * transfer is complete.
2063          */
2064         status = readl(&dma->status);
2065         if (!(status & ACTIVE))
2066                 return 1;
2067         if (!drive->waiting_for_dma)
2068                 printk(KERN_WARNING "ide%d, ide_dma_test_irq \
2069                         called while not waiting\n", HWIF(drive)->index);
2070
2071         /* If dbdma didn't execute the STOP command yet, the
2072          * active bit is still set. We consider that we aren't
2073          * sharing interrupts (which is hopefully the case with
2074          * those controllers) and so we just try to flush the
2075          * channel for pending data in the fifo
2076          */
2077         udelay(1);
2078         writel((FLUSH << 16) | FLUSH, &dma->control);
2079         timeout = 0;
2080         for (;;) {
2081                 udelay(1);
2082                 status = readl(&dma->status);
2083                 if ((status & FLUSH) == 0)
2084                         break;
2085                 if (++timeout > 100) {
2086                         printk(KERN_WARNING "ide%d, ide_dma_test_irq \
2087                         timeout flushing channel\n", HWIF(drive)->index);
2088                         break;
2089                 }
2090         }
2091         return 1;
2092 }
2093
2094 static int __pmac
2095 pmac_ide_dma_host_off (ide_drive_t *drive)
2096 {
2097         return 0;
2098 }
2099
2100 static int __pmac
2101 pmac_ide_dma_host_on (ide_drive_t *drive)
2102 {
2103         return 0;
2104 }
2105
2106 static int __pmac
2107 pmac_ide_dma_lostirq (ide_drive_t *drive)
2108 {
2109         pmac_ide_hwif_t* pmif = (pmac_ide_hwif_t *)HWIF(drive)->hwif_data;
2110         volatile struct dbdma_regs *dma;
2111         unsigned long status;
2112
2113         if (pmif == NULL)
2114                 return 0;
2115         dma = pmif->dma_regs;
2116
2117         status = readl(&dma->status);
2118         printk(KERN_ERR "ide-pmac lost interrupt, dma status: %lx\n", status);
2119         return 0;
2120 }
2121
2122 /*
2123  * Allocate the data structures needed for using DMA with an interface
2124  * and fill the proper list of functions pointers
2125  */
2126 static void __init
2127 pmac_ide_setup_dma(pmac_ide_hwif_t *pmif, ide_hwif_t *hwif)
2128 {
2129         /* We won't need pci_dev if we switch to generic consistent
2130          * DMA routines ...
2131          */
2132         if (hwif->pci_dev == NULL)
2133                 return;
2134         /*
2135          * Allocate space for the DBDMA commands.
2136          * The +2 is +1 for the stop command and +1 to allow for
2137          * aligning the start address to a multiple of 16 bytes.
2138          */
2139         pmif->dma_table_cpu = (struct dbdma_cmd*)pci_alloc_consistent(
2140                 hwif->pci_dev,
2141                 (MAX_DCMDS + 2) * sizeof(struct dbdma_cmd),
2142                 &pmif->dma_table_dma);
2143         if (pmif->dma_table_cpu == NULL) {
2144                 printk(KERN_ERR "%s: unable to allocate DMA command list\n",
2145                        hwif->name);
2146                 return;
2147         }
2148
2149         pmif->sg_table = kmalloc(sizeof(struct scatterlist) * MAX_DCMDS,
2150                                  GFP_KERNEL);
2151         if (pmif->sg_table == NULL) {
2152                 pci_free_consistent(    hwif->pci_dev,
2153                                         (MAX_DCMDS + 2) * sizeof(struct dbdma_cmd),
2154                                         pmif->dma_table_cpu, pmif->dma_table_dma);
2155                 return;
2156         }
2157         hwif->ide_dma_off_quietly = &__ide_dma_off_quietly;
2158         hwif->ide_dma_on = &__ide_dma_on;
2159         hwif->ide_dma_check = &pmac_ide_dma_check;
2160         hwif->ide_dma_read = &pmac_ide_dma_read;
2161         hwif->ide_dma_write = &pmac_ide_dma_write;
2162         hwif->ide_dma_begin = &pmac_ide_dma_begin;
2163         hwif->ide_dma_end = &pmac_ide_dma_end;
2164         hwif->ide_dma_test_irq = &pmac_ide_dma_test_irq;
2165         hwif->ide_dma_host_off = &pmac_ide_dma_host_off;
2166         hwif->ide_dma_host_on = &pmac_ide_dma_host_on;
2167         hwif->ide_dma_verbose = &__ide_dma_verbose;
2168         hwif->ide_dma_timeout = &__ide_dma_timeout;
2169         hwif->ide_dma_lostirq = &pmac_ide_dma_lostirq;
2170
2171 #ifdef CONFIG_BLK_DEV_IDEDMA_PMAC_AUTO
2172         if (!noautodma)
2173                 hwif->autodma = 1;
2174 #endif
2175         hwif->drives[0].autodma = hwif->autodma;
2176         hwif->drives[1].autodma = hwif->autodma;
2177
2178         hwif->atapi_dma = 1;
2179         switch(pmif->kind) {
2180                 case controller_un_ata6:
2181                 case controller_k2_ata6:
2182                         hwif->ultra_mask = pmif->cable_80 ? 0x3f : 0x07;
2183                         hwif->mwdma_mask = 0x07;
2184                         hwif->swdma_mask = 0x00;
2185                         break;
2186                 case controller_kl_ata4:
2187                         hwif->ultra_mask = pmif->cable_80 ? 0x1f : 0x07;
2188                         hwif->mwdma_mask = 0x07;
2189                         hwif->swdma_mask = 0x00;
2190                         break;
2191                 default:
2192                         hwif->ultra_mask = 0x00;
2193                         hwif->mwdma_mask = 0x07;
2194                         hwif->swdma_mask = 0x00;
2195                         break;
2196         }
2197 }
2198
2199 #endif /* CONFIG_BLK_DEV_IDEDMA_PMAC */