drivers/net/sky2.c

   1 /*
   2  * New driver for Marvell Yukon 2 chipset.
   3  * Based on earlier sk98lin, and skge driver.
   4  *
   5  * This driver intentionally does not support all the features
   6  * of the original driver such as link fail-over and link management because
   7  * those should be done at higher levels.
   8  *
   9  * Copyright (C) 2005 Stephen Hemminger <shemminger@osdl.org>
  10  *
  11  * This program is free software; you can redistribute it and/or modify
  12  * it under the terms of the GNU General Public License as published by
  13  * the Free Software Foundation; either version 2 of the License, or
  14  * (at your option) any later version.
  15  *
  16  * This program is distributed in the hope that it will be useful,
  17  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  18  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE. See the
  19  * GNU General Public License for more details.
  20  *
  21  * You should have received a copy of the GNU General Public License
  22  * along with this program; if not, write to the Free Software
  23  * Foundation, Inc., 675 Mass Ave, Cambridge, MA 02139, USA.
  24  */
  25
  26 #include <linux/config.h>
  27 #include <linux/crc32.h>
  28 #include <linux/kernel.h>
  29 #include <linux/version.h>
  30 #include <linux/module.h>
  31 #include <linux/netdevice.h>
  32 #include <linux/dma-mapping.h>
  33 #include <linux/etherdevice.h>
  34 #include <linux/ethtool.h>
  35 #include <linux/pci.h>
  36 #include <linux/ip.h>
  37 #include <linux/tcp.h>
  38 #include <linux/in.h>
  39 #include <linux/delay.h>
  40 #include <linux/workqueue.h>
  41 #include <linux/if_vlan.h>
  42 #include <linux/prefetch.h>
  43 #include <linux/mii.h>
  44
  45 #include <asm/irq.h>
  46
  47 #if defined(CONFIG_VLAN_8021Q) || defined(CONFIG_VLAN_8021Q_MODULE)
  48 #define SKY2_VLAN_TAG_USED 1
  49 #endif
  50
  51 #include "sky2.h"
  52
  53 #define DRV_NAME                "sky2"
  54 #define DRV_VERSION             "1.6.1"
  55 #define PFX                     DRV_NAME " "
  56
  57 /*
  58  * The Yukon II chipset takes 64 bit command blocks (called list elements)
  59  * that are organized into three (receive, transmit, status) different rings
  60  * similar to Tigon3. A transmit can require several elements;
  61  * a receive requires one (or two if using 64 bit dma).
  62  */
  63
  64 #define RX_LE_SIZE              512
  65 #define RX_LE_BYTES             (RX_LE_SIZE*sizeof(struct sky2_rx_le))
  66 #define RX_MAX_PENDING          (RX_LE_SIZE/2 - 2)
  67 #define RX_DEF_PENDING          RX_MAX_PENDING
  68 #define RX_SKB_ALIGN            8
  69
  70 #define TX_RING_SIZE            512
  71 #define TX_DEF_PENDING          (TX_RING_SIZE - 1)
  72 #define TX_MIN_PENDING          64
  73 #define MAX_SKB_TX_LE           (4 + (sizeof(dma_addr_t)/sizeof(u32))*MAX_SKB_FRAGS)
  74
  75 #define STATUS_RING_SIZE        2048    /* 2 ports * (TX + 2*RX) */
  76 #define STATUS_LE_BYTES         (STATUS_RING_SIZE*sizeof(struct sky2_status_le))
  77 #define ETH_JUMBO_MTU           9000
  78 #define TX_WATCHDOG             (5 * HZ)
  79 #define NAPI_WEIGHT             64
  80 #define PHY_RETRIES             1000
  81
  82 #define RING_NEXT(x,s)  (((x)+1) & ((s)-1))
  83
  84 static const u32 default_msg =
  85     NETIF_MSG_DRV | NETIF_MSG_PROBE | NETIF_MSG_LINK
  86     | NETIF_MSG_TIMER | NETIF_MSG_TX_ERR | NETIF_MSG_RX_ERR
  87     | NETIF_MSG_IFUP | NETIF_MSG_IFDOWN;
  88
  89 static int debug = -1;          /* defaults above */
  90 module_param(debug, int, 0);
  91 MODULE_PARM_DESC(debug, "Debug level (0=none,...,16=all)");
  92
  93 static int copybreak __read_mostly = 256;
  94 module_param(copybreak, int, 0);
  95 MODULE_PARM_DESC(copybreak, "Receive copy threshold");
  96
  97 static int disable_msi = 0;
  98 module_param(disable_msi, int, 0);
  99 MODULE_PARM_DESC(disable_msi, "Disable Message Signaled Interrupt (MSI)");
 100
 101 static int idle_timeout = 100;
 102 module_param(idle_timeout, int, 0);
 103 MODULE_PARM_DESC(idle_timeout, "Idle timeout workaround for lost interrupts (ms)");
 104
 105 static const struct pci_device_id sky2_id_table[] = {
 106         { PCI_DEVICE(PCI_VENDOR_ID_SYSKONNECT, 0x9000) },
 107         { PCI_DEVICE(PCI_VENDOR_ID_SYSKONNECT, 0x9E00) },
 108         { PCI_DEVICE(PCI_VENDOR_ID_DLINK, 0x4b00) },    /* DGE-560T */
 109         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4340) },
 110         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4341) },
 111         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4342) },
 112         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4343) },
 113         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4344) },
 114         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4345) },
 115         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4346) },
 116         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4347) },
 117         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4350) },
 118         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4351) },
 119         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4352) },
 120         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4360) },
 121         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4361) },
 122         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4362) },
 123         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4363) },
 124         { 0 }
 125 };
 126
 127 MODULE_DEVICE_TABLE(pci, sky2_id_table);
 128
 129 /* Avoid conditionals by using array */
 130 static const unsigned txqaddr[] = { Q_XA1, Q_XA2 };
 131 static const unsigned rxqaddr[] = { Q_R1, Q_R2 };
 132 static const u32 portirq_msk[] = { Y2_IS_PORT_1, Y2_IS_PORT_2 };
 133
 134 /* This driver supports yukon2 chipset only */
 135 static const char *yukon2_name[] = {
 136         "XL",           /* 0xb3 */
 137         "EC Ultra",     /* 0xb4 */
 138         "UNKNOWN",      /* 0xb5 */
 139         "EC",           /* 0xb6 */
 140         "FE",           /* 0xb7 */
 141 };
 142
 143 /* Access to external PHY */
 144 static int gm_phy_write(struct sky2_hw *hw, unsigned port, u16 reg, u16 val)
 145 {
 146         int i;
 147
 148         gma_write16(hw, port, GM_SMI_DATA, val);
 149         gma_write16(hw, port, GM_SMI_CTRL,
 150                     GM_SMI_CT_PHY_AD(PHY_ADDR_MARV) | GM_SMI_CT_REG_AD(reg));
 151
 152         for (i = 0; i < PHY_RETRIES; i++) {
 153                 if (!(gma_read16(hw, port, GM_SMI_CTRL) & GM_SMI_CT_BUSY))
 154                         return 0;
 155                 udelay(1);
 156         }
 157
 158         printk(KERN_WARNING PFX "%s: phy write timeout\n", hw->dev[port]->name);
 159         return -ETIMEDOUT;
 160 }
 161
 162 static int __gm_phy_read(struct sky2_hw *hw, unsigned port, u16 reg, u16 *val)
 163 {
 164         int i;
 165
 166         gma_write16(hw, port, GM_SMI_CTRL, GM_SMI_CT_PHY_AD(PHY_ADDR_MARV)
 167                     | GM_SMI_CT_REG_AD(reg) | GM_SMI_CT_OP_RD);
 168
 169         for (i = 0; i < PHY_RETRIES; i++) {
 170                 if (gma_read16(hw, port, GM_SMI_CTRL) & GM_SMI_CT_RD_VAL) {
 171                         *val = gma_read16(hw, port, GM_SMI_DATA);
 172                         return 0;
 173                 }
 174
 175                 udelay(1);
 176         }
 177
 178         return -ETIMEDOUT;
 179 }
 180
 181 static u16 gm_phy_read(struct sky2_hw *hw, unsigned port, u16 reg)
 182 {
 183         u16 v;
 184
 185         if (__gm_phy_read(hw, port, reg, &v) != 0)
 186                 printk(KERN_WARNING PFX "%s: phy read timeout\n", hw->dev[port]->name);
 187         return v;
 188 }
 189
 190 static void sky2_set_power_state(struct sky2_hw *hw, pci_power_t state)
 191 {
 192         u16 power_control;
 193         u32 reg1;
 194         int vaux;
 195
 196         pr_debug("sky2_set_power_state %d\n", state);
 197         sky2_write8(hw, B2_TST_CTRL1, TST_CFG_WRITE_ON);
 198
 199         power_control = sky2_pci_read16(hw, hw->pm_cap + PCI_PM_PMC);
 200         vaux = (sky2_read16(hw, B0_CTST) & Y2_VAUX_AVAIL) &&
 201                 (power_control & PCI_PM_CAP_PME_D3cold);
 202
 203         power_control = sky2_pci_read16(hw, hw->pm_cap + PCI_PM_CTRL);
 204
 205         power_control |= PCI_PM_CTRL_PME_STATUS;
 206         power_control &= ~(PCI_PM_CTRL_STATE_MASK);
 207
 208         switch (state) {
 209         case PCI_D0:
 210                 /* switch power to VCC (WA for VAUX problem) */
 211                 sky2_write8(hw, B0_POWER_CTRL,
 212                             PC_VAUX_ENA | PC_VCC_ENA | PC_VAUX_OFF | PC_VCC_ON);
 213
 214                 /* disable Core Clock Division, */
 215                 sky2_write32(hw, B2_Y2_CLK_CTRL, Y2_CLK_DIV_DIS);
 216
 217                 if (hw->chip_id == CHIP_ID_YUKON_XL && hw->chip_rev > 1)
 218                         /* enable bits are inverted */
 219                         sky2_write8(hw, B2_Y2_CLK_GATE,
 220                                     Y2_PCI_CLK_LNK1_DIS | Y2_COR_CLK_LNK1_DIS |
 221                                     Y2_CLK_GAT_LNK1_DIS | Y2_PCI_CLK_LNK2_DIS |
 222                                     Y2_COR_CLK_LNK2_DIS | Y2_CLK_GAT_LNK2_DIS);
 223                 else
 224                         sky2_write8(hw, B2_Y2_CLK_GATE, 0);
 225
 226                 /* Turn off phy power saving */
 227                 reg1 = sky2_pci_read32(hw, PCI_DEV_REG1);
 228                 reg1 &= ~(PCI_Y2_PHY1_POWD | PCI_Y2_PHY2_POWD);
 229
 230                 /* looks like this XL is back asswards .. */
 231                 if (hw->chip_id == CHIP_ID_YUKON_XL && hw->chip_rev > 1) {
 232                         reg1 |= PCI_Y2_PHY1_COMA;
 233                         if (hw->ports > 1)
 234                                 reg1 |= PCI_Y2_PHY2_COMA;
 235                 }
 236                 sky2_pci_write32(hw, PCI_DEV_REG1, reg1);
 237                 udelay(100);
 238
 239                 if (hw->chip_id == CHIP_ID_YUKON_EC_U) {
 240                         sky2_write16(hw, B0_CTST, Y2_HW_WOL_ON);
 241                         sky2_pci_write32(hw, PCI_DEV_REG3, 0);
 242                         reg1 = sky2_pci_read32(hw, PCI_DEV_REG4);
 243                         reg1 &= P_ASPM_CONTROL_MSK;
 244                         sky2_pci_write32(hw, PCI_DEV_REG4, reg1);
 245                         sky2_pci_write32(hw, PCI_DEV_REG5, 0);
 246                 }
 247
 248                 break;
 249
 250         case PCI_D3hot:
 251         case PCI_D3cold:
 252                 /* Turn on phy power saving */
 253                 reg1 = sky2_pci_read32(hw, PCI_DEV_REG1);
 254                 if (hw->chip_id == CHIP_ID_YUKON_XL && hw->chip_rev > 1)
 255                         reg1 &= ~(PCI_Y2_PHY1_POWD | PCI_Y2_PHY2_POWD);
 256                 else
 257                         reg1 |= (PCI_Y2_PHY1_POWD | PCI_Y2_PHY2_POWD);
 258                 sky2_pci_write32(hw, PCI_DEV_REG1, reg1);
 259
 260                 if (hw->chip_id == CHIP_ID_YUKON_XL && hw->chip_rev > 1)
 261                         sky2_write8(hw, B2_Y2_CLK_GATE, 0);
 262                 else
 263                         /* enable bits are inverted */
 264                         sky2_write8(hw, B2_Y2_CLK_GATE,
 265                                     Y2_PCI_CLK_LNK1_DIS | Y2_COR_CLK_LNK1_DIS |
 266                                     Y2_CLK_GAT_LNK1_DIS | Y2_PCI_CLK_LNK2_DIS |
 267                                     Y2_COR_CLK_LNK2_DIS | Y2_CLK_GAT_LNK2_DIS);
 268
 269                 /* switch power to VAUX */
 270                 if (vaux && state != PCI_D3cold)
 271                         sky2_write8(hw, B0_POWER_CTRL,
 272                                     (PC_VAUX_ENA | PC_VCC_ENA |
 273                                      PC_VAUX_ON | PC_VCC_OFF));
 274                 break;
 275         default:
 276                 printk(KERN_ERR PFX "Unknown power state %d\n", state);
 277         }
 278
 279         sky2_pci_write16(hw, hw->pm_cap + PCI_PM_CTRL, power_control);
 280         sky2_write8(hw, B2_TST_CTRL1, TST_CFG_WRITE_OFF);
 281 }
 282
 283 static void sky2_phy_reset(struct sky2_hw *hw, unsigned port)
 284 {
 285         u16 reg;
 286
 287         /* disable all GMAC IRQ's */
 288         sky2_write8(hw, SK_REG(port, GMAC_IRQ_MSK), 0);
 289         /* disable PHY IRQs */
 290         gm_phy_write(hw, port, PHY_MARV_INT_MASK, 0);
 291
 292         gma_write16(hw, port, GM_MC_ADDR_H1, 0);        /* clear MC hash */
 293         gma_write16(hw, port, GM_MC_ADDR_H2, 0);
 294         gma_write16(hw, port, GM_MC_ADDR_H3, 0);
 295         gma_write16(hw, port, GM_MC_ADDR_H4, 0);
 296
 297         reg = gma_read16(hw, port, GM_RX_CTRL);
 298         reg |= GM_RXCR_UCF_ENA | GM_RXCR_MCF_ENA;
 299         gma_write16(hw, port, GM_RX_CTRL, reg);
 300 }
 301
 302 static void sky2_phy_init(struct sky2_hw *hw, unsigned port)
 303 {
 304         struct sky2_port *sky2 = netdev_priv(hw->dev[port]);
 305         u16 ctrl, ct1000, adv, pg, ledctrl, ledover;
 306
 307         if (sky2->autoneg == AUTONEG_ENABLE &&
 308             !(hw->chip_id == CHIP_ID_YUKON_XL || hw->chip_id == CHIP_ID_YUKON_EC_U)) {
 309                 u16 ectrl = gm_phy_read(hw, port, PHY_MARV_EXT_CTRL);
 310
 311                 ectrl &= ~(PHY_M_EC_M_DSC_MSK | PHY_M_EC_S_DSC_MSK |
 312                            PHY_M_EC_MAC_S_MSK);
 313                 ectrl |= PHY_M_EC_MAC_S(MAC_TX_CLK_25_MHZ);
 314
 315                 if (hw->chip_id == CHIP_ID_YUKON_EC)
 316                         ectrl |= PHY_M_EC_DSC_2(2) | PHY_M_EC_DOWN_S_ENA;
 317                 else
 318                         ectrl |= PHY_M_EC_M_DSC(2) | PHY_M_EC_S_DSC(3);
 319
 320                 gm_phy_write(hw, port, PHY_MARV_EXT_CTRL, ectrl);
 321         }
 322
 323         ctrl = gm_phy_read(hw, port, PHY_MARV_PHY_CTRL);
 324         if (sky2_is_copper(hw)) {
 325                 if (hw->chip_id == CHIP_ID_YUKON_FE) {
 326                         /* enable automatic crossover */
 327                         ctrl |= PHY_M_PC_MDI_XMODE(PHY_M_PC_ENA_AUTO) >> 1;
 328                 } else {
 329                         /* disable energy detect */
 330                         ctrl &= ~PHY_M_PC_EN_DET_MSK;
 331
 332                         /* enable automatic crossover */
 333                         ctrl |= PHY_M_PC_MDI_XMODE(PHY_M_PC_ENA_AUTO);
 334
 335                         if (sky2->autoneg == AUTONEG_ENABLE &&
 336                             (hw->chip_id == CHIP_ID_YUKON_XL || hw->chip_id == CHIP_ID_YUKON_EC_U)) {
 337                                 ctrl &= ~PHY_M_PC_DSC_MSK;
 338                                 ctrl |= PHY_M_PC_DSC(2) | PHY_M_PC_DOWN_S_ENA;
 339                         }
 340                 }
 341         } else {
 342                 /* workaround for deviation #4.88 (CRC errors) */
 343                 /* disable Automatic Crossover */
 344
 345                 ctrl &= ~PHY_M_PC_MDIX_MSK;
 346         }
 347
 348         gm_phy_write(hw, port, PHY_MARV_PHY_CTRL, ctrl);
 349
 350         /* special setup for PHY 88E1112 Fiber */
 351         if (hw->chip_id == CHIP_ID_YUKON_XL && !sky2_is_copper(hw)) {
 352                 pg = gm_phy_read(hw, port, PHY_MARV_EXT_ADR);
 353
 354                 /* Fiber: select 1000BASE-X only mode MAC Specific Ctrl Reg. */
 355                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, 2);
 356                 ctrl = gm_phy_read(hw, port, PHY_MARV_PHY_CTRL);
 357                 ctrl &= ~PHY_M_MAC_MD_MSK;
 358                 ctrl |= PHY_M_MAC_MODE_SEL(PHY_M_MAC_MD_1000BX);
 359                 gm_phy_write(hw, port, PHY_MARV_PHY_CTRL, ctrl);
 360
 361                 if (hw->pmd_type  == 'P') {
 362                         /* select page 1 to access Fiber registers */
 363                         gm_phy_write(hw, port, PHY_MARV_EXT_ADR, 1);
 364
 365                         /* for SFP-module set SIGDET polarity to low */
 366                         ctrl = gm_phy_read(hw, port, PHY_MARV_PHY_CTRL);
 367                         ctrl |= PHY_M_FIB_SIGD_POL;
 368                         gm_phy_write(hw, port, PHY_MARV_CTRL, ctrl);
 369                 }
 370
 371                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, pg);
 372         }
 373
 374         ctrl = gm_phy_read(hw, port, PHY_MARV_CTRL);
 375         if (sky2->autoneg == AUTONEG_DISABLE)
 376                 ctrl &= ~PHY_CT_ANE;
 377         else
 378                 ctrl |= PHY_CT_ANE;
 379
 380         ctrl |= PHY_CT_RESET;
 381         gm_phy_write(hw, port, PHY_MARV_CTRL, ctrl);
 382
 383         ctrl = 0;
 384         ct1000 = 0;
 385         adv = PHY_AN_CSMA;
 386
 387         if (sky2->autoneg == AUTONEG_ENABLE) {
 388                 if (sky2_is_copper(hw)) {
 389                         if (sky2->advertising & ADVERTISED_1000baseT_Full)
 390                                 ct1000 |= PHY_M_1000C_AFD;
 391                         if (sky2->advertising & ADVERTISED_1000baseT_Half)
 392                                 ct1000 |= PHY_M_1000C_AHD;
 393                         if (sky2->advertising & ADVERTISED_100baseT_Full)
 394                                 adv |= PHY_M_AN_100_FD;
 395                         if (sky2->advertising & ADVERTISED_100baseT_Half)
 396                                 adv |= PHY_M_AN_100_HD;
 397                         if (sky2->advertising & ADVERTISED_10baseT_Full)
 398                                 adv |= PHY_M_AN_10_FD;
 399                         if (sky2->advertising & ADVERTISED_10baseT_Half)
 400                                 adv |= PHY_M_AN_10_HD;
 401                 } else {        /* special defines for FIBER (88E1040S only) */
 402                         if (sky2->advertising & ADVERTISED_1000baseT_Full)
 403                                 adv |= PHY_M_AN_1000X_AFD;
 404                         if (sky2->advertising & ADVERTISED_1000baseT_Half)
 405                                 adv |= PHY_M_AN_1000X_AHD;
 406                 }
 407
 408                 /* Set Flow-control capabilities */
 409                 if (sky2->tx_pause && sky2->rx_pause)
 410                         adv |= PHY_AN_PAUSE_CAP;        /* symmetric */
 411                 else if (sky2->rx_pause && !sky2->tx_pause)
 412                         adv |= PHY_AN_PAUSE_ASYM | PHY_AN_PAUSE_CAP;
 413                 else if (!sky2->rx_pause && sky2->tx_pause)
 414                         adv |= PHY_AN_PAUSE_ASYM;       /* local */
 415
 416                 /* Restart Auto-negotiation */
 417                 ctrl |= PHY_CT_ANE | PHY_CT_RE_CFG;
 418         } else {
 419                 /* forced speed/duplex settings */
 420                 ct1000 = PHY_M_1000C_MSE;
 421
 422                 if (sky2->duplex == DUPLEX_FULL)
 423                         ctrl |= PHY_CT_DUP_MD;
 424
 425                 switch (sky2->speed) {
 426                 case SPEED_1000:
 427                         ctrl |= PHY_CT_SP1000;
 428                         break;
 429                 case SPEED_100:
 430                         ctrl |= PHY_CT_SP100;
 431                         break;
 432                 }
 433
 434                 ctrl |= PHY_CT_RESET;
 435         }
 436
 437         if (hw->chip_id != CHIP_ID_YUKON_FE)
 438                 gm_phy_write(hw, port, PHY_MARV_1000T_CTRL, ct1000);
 439
 440         gm_phy_write(hw, port, PHY_MARV_AUNE_ADV, adv);
 441         gm_phy_write(hw, port, PHY_MARV_CTRL, ctrl);
 442
 443         /* Setup Phy LED's */
 444         ledctrl = PHY_M_LED_PULS_DUR(PULS_170MS);
 445         ledover = 0;
 446
 447         switch (hw->chip_id) {
 448         case CHIP_ID_YUKON_FE:
 449                 /* on 88E3082 these bits are at 11..9 (shifted left) */
 450                 ledctrl |= PHY_M_LED_BLINK_RT(BLINK_84MS) << 1;
 451
 452                 ctrl = gm_phy_read(hw, port, PHY_MARV_FE_LED_PAR);
 453
 454                 /* delete ACT LED control bits */
 455                 ctrl &= ~PHY_M_FELP_LED1_MSK;
 456                 /* change ACT LED control to blink mode */
 457                 ctrl |= PHY_M_FELP_LED1_CTRL(LED_PAR_CTRL_ACT_BL);
 458                 gm_phy_write(hw, port, PHY_MARV_FE_LED_PAR, ctrl);
 459                 break;
 460
 461         case CHIP_ID_YUKON_XL:
 462                 pg = gm_phy_read(hw, port, PHY_MARV_EXT_ADR);
 463
 464                 /* select page 3 to access LED control register */
 465                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, 3);
 466
 467                 /* set LED Function Control register */
 468                 gm_phy_write(hw, port, PHY_MARV_PHY_CTRL,
 469                              (PHY_M_LEDC_LOS_CTRL(1) |  /* LINK/ACT */
 470                               PHY_M_LEDC_INIT_CTRL(7) | /* 10 Mbps */
 471                               PHY_M_LEDC_STA1_CTRL(7) | /* 100 Mbps */
 472                               PHY_M_LEDC_STA0_CTRL(7)));        /* 1000 Mbps */
 473
 474                 /* set Polarity Control register */
 475                 gm_phy_write(hw, port, PHY_MARV_PHY_STAT,
 476                              (PHY_M_POLC_LS1_P_MIX(4) |
 477                               PHY_M_POLC_IS0_P_MIX(4) |
 478                               PHY_M_POLC_LOS_CTRL(2) |
 479                               PHY_M_POLC_INIT_CTRL(2) |
 480                               PHY_M_POLC_STA1_CTRL(2) |
 481                               PHY_M_POLC_STA0_CTRL(2)));
 482
 483                 /* restore page register */
 484                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, pg);
 485                 break;
 486         case CHIP_ID_YUKON_EC_U:
 487                 pg = gm_phy_read(hw, port, PHY_MARV_EXT_ADR);
 488
 489                 /* select page 3 to access LED control register */
 490                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, 3);
 491
 492                 /* set LED Function Control register */
 493                 gm_phy_write(hw, port, PHY_MARV_PHY_CTRL,
 494                              (PHY_M_LEDC_LOS_CTRL(1) |  /* LINK/ACT */
 495                               PHY_M_LEDC_INIT_CTRL(8) | /* 10 Mbps */
 496                               PHY_M_LEDC_STA1_CTRL(7) | /* 100 Mbps */
 497                               PHY_M_LEDC_STA0_CTRL(7)));/* 1000 Mbps */
 498
 499                 /* set Blink Rate in LED Timer Control Register */
 500                 gm_phy_write(hw, port, PHY_MARV_INT_MASK,
 501                              ledctrl | PHY_M_LED_BLINK_RT(BLINK_84MS));
 502                 /* restore page register */
 503                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, pg);
 504                 break;
 505
 506         default:
 507                 /* set Tx LED (LED_TX) to blink mode on Rx OR Tx activity */
 508                 ledctrl |= PHY_M_LED_BLINK_RT(BLINK_84MS) | PHY_M_LEDC_TX_CTRL;
 509                 /* turn off the Rx LED (LED_RX) */
 510                 ledover |= PHY_M_LED_MO_RX(MO_LED_OFF);
 511         }
 512
 513         if (hw->chip_id == CHIP_ID_YUKON_EC_U && hw->chip_rev == CHIP_REV_YU_EC_A1) {
 514                 /* apply fixes in PHY AFE */
 515                 pg = gm_phy_read(hw, port, PHY_MARV_EXT_ADR);
 516                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, 255);
 517
 518                 /* increase differential signal amplitude in 10BASE-T */
 519                 gm_phy_write(hw, port, 0x18, 0xaa99);
 520                 gm_phy_write(hw, port, 0x17, 0x2011);
 521
 522                 /* fix for IEEE A/B Symmetry failure in 1000BASE-T */
 523                 gm_phy_write(hw, port, 0x18, 0xa204);
 524                 gm_phy_write(hw, port, 0x17, 0x2002);
 525
 526                 /* set page register to 0 */
 527                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, pg);
 528         } else {
 529                 gm_phy_write(hw, port, PHY_MARV_LED_CTRL, ledctrl);
 530
 531                 if (sky2->autoneg == AUTONEG_DISABLE || sky2->speed == SPEED_100) {
 532                         /* turn on 100 Mbps LED (LED_LINK100) */
 533                         ledover |= PHY_M_LED_MO_100(MO_LED_ON);
 534                 }
 535
 536                 if (ledover)
 537                         gm_phy_write(hw, port, PHY_MARV_LED_OVER, ledover);
 538
 539         }
 540         /* Enable phy interrupt on auto-negotiation complete (or link up) */
 541         if (sky2->autoneg == AUTONEG_ENABLE)
 542                 gm_phy_write(hw, port, PHY_MARV_INT_MASK, PHY_M_IS_AN_COMPL);
 543         else
 544                 gm_phy_write(hw, port, PHY_MARV_INT_MASK, PHY_M_DEF_MSK);
 545 }
 546
 547 /* Force a renegotiation */
 548 static void sky2_phy_reinit(struct sky2_port *sky2)
 549 {
 550         spin_lock_bh(&sky2->phy_lock);
 551         sky2_phy_init(sky2->hw, sky2->port);
 552         spin_unlock_bh(&sky2->phy_lock);
 553 }
 554
 555 static void sky2_mac_init(struct sky2_hw *hw, unsigned port)
 556 {
 557         struct sky2_port *sky2 = netdev_priv(hw->dev[port]);
 558         u16 reg;
 559         int i;
 560         const u8 *addr = hw->dev[port]->dev_addr;
 561
 562         sky2_write32(hw, SK_REG(port, GPHY_CTRL), GPC_RST_SET);
 563         sky2_write32(hw, SK_REG(port, GPHY_CTRL), GPC_RST_CLR|GPC_ENA_PAUSE);
 564
 565         sky2_write8(hw, SK_REG(port, GMAC_CTRL), GMC_RST_CLR);
 566
 567         if (hw->chip_id == CHIP_ID_YUKON_XL && hw->chip_rev == 0 && port == 1) {
 568                 /* WA DEV_472 -- looks like crossed wires on port 2 */
 569                 /* clear GMAC 1 Control reset */
 570                 sky2_write8(hw, SK_REG(0, GMAC_CTRL), GMC_RST_CLR);
 571                 do {
 572                         sky2_write8(hw, SK_REG(1, GMAC_CTRL), GMC_RST_SET);
 573                         sky2_write8(hw, SK_REG(1, GMAC_CTRL), GMC_RST_CLR);
 574                 } while (gm_phy_read(hw, 1, PHY_MARV_ID0) != PHY_MARV_ID0_VAL ||
 575                          gm_phy_read(hw, 1, PHY_MARV_ID1) != PHY_MARV_ID1_Y2 ||
 576                          gm_phy_read(hw, 1, PHY_MARV_INT_MASK) != 0);
 577         }
 578
 579         if (sky2->autoneg == AUTONEG_DISABLE) {
 580                 reg = gma_read16(hw, port, GM_GP_CTRL);
 581                 reg |= GM_GPCR_AU_ALL_DIS;
 582                 gma_write16(hw, port, GM_GP_CTRL, reg);
 583                 gma_read16(hw, port, GM_GP_CTRL);
 584
 585                 switch (sky2->speed) {
 586                 case SPEED_1000:
 587                         reg &= ~GM_GPCR_SPEED_100;
 588                         reg |= GM_GPCR_SPEED_1000;
 589                         break;
 590                 case SPEED_100:
 591                         reg &= ~GM_GPCR_SPEED_1000;
 592                         reg |= GM_GPCR_SPEED_100;
 593                         break;
 594                 case SPEED_10:
 595                         reg &= ~(GM_GPCR_SPEED_1000 | GM_GPCR_SPEED_100);
 596                         break;
 597                 }
 598
 599                 if (sky2->duplex == DUPLEX_FULL)
 600                         reg |= GM_GPCR_DUP_FULL;
 601
 602                 /* turn off pause in 10/100mbps half duplex */
 603                 else if (sky2->speed != SPEED_1000 &&
 604                          hw->chip_id != CHIP_ID_YUKON_EC_U)
 605                         sky2->tx_pause = sky2->rx_pause = 0;
 606         } else
 607                 reg = GM_GPCR_SPEED_1000 | GM_GPCR_SPEED_100 | GM_GPCR_DUP_FULL;
 608
 609         if (!sky2->tx_pause && !sky2->rx_pause) {
 610                 sky2_write32(hw, SK_REG(port, GMAC_CTRL), GMC_PAUSE_OFF);
 611                 reg |=
 612                     GM_GPCR_FC_TX_DIS | GM_GPCR_FC_RX_DIS | GM_GPCR_AU_FCT_DIS;
 613         } else if (sky2->tx_pause && !sky2->rx_pause) {
 614                 /* disable Rx flow-control */
 615                 reg |= GM_GPCR_FC_RX_DIS | GM_GPCR_AU_FCT_DIS;
 616         }
 617
 618         gma_write16(hw, port, GM_GP_CTRL, reg);
 619
 620         sky2_read16(hw, SK_REG(port, GMAC_IRQ_SRC));
 621
 622         spin_lock_bh(&sky2->phy_lock);
 623         sky2_phy_init(hw, port);
 624         spin_unlock_bh(&sky2->phy_lock);
 625
 626         /* MIB clear */
 627         reg = gma_read16(hw, port, GM_PHY_ADDR);
 628         gma_write16(hw, port, GM_PHY_ADDR, reg | GM_PAR_MIB_CLR);
 629
 630         for (i = GM_MIB_CNT_BASE; i <= GM_MIB_CNT_END; i += 4)
 631                 gma_read16(hw, port, i);
 632         gma_write16(hw, port, GM_PHY_ADDR, reg);
 633
 634         /* transmit control */
 635         gma_write16(hw, port, GM_TX_CTRL, TX_COL_THR(TX_COL_DEF));
 636
 637         /* receive control reg: unicast + multicast + no FCS  */
 638         gma_write16(hw, port, GM_RX_CTRL,
 639                     GM_RXCR_UCF_ENA | GM_RXCR_CRC_DIS | GM_RXCR_MCF_ENA);
 640
 641         /* transmit flow control */
 642         gma_write16(hw, port, GM_TX_FLOW_CTRL, 0xffff);
 643
 644         /* transmit parameter */
 645         gma_write16(hw, port, GM_TX_PARAM,
 646                     TX_JAM_LEN_VAL(TX_JAM_LEN_DEF) |
 647                     TX_JAM_IPG_VAL(TX_JAM_IPG_DEF) |
 648                     TX_IPG_JAM_DATA(TX_IPG_JAM_DEF) |
 649                     TX_BACK_OFF_LIM(TX_BOF_LIM_DEF));
 650
 651         /* serial mode register */
 652         reg = DATA_BLIND_VAL(DATA_BLIND_DEF) |
 653                 GM_SMOD_VLAN_ENA | IPG_DATA_VAL(IPG_DATA_DEF);
 654
 655         if (hw->dev[port]->mtu > ETH_DATA_LEN)
 656                 reg |= GM_SMOD_JUMBO_ENA;
 657
 658         gma_write16(hw, port, GM_SERIAL_MODE, reg);
 659
 660         /* virtual address for data */
 661         gma_set_addr(hw, port, GM_SRC_ADDR_2L, addr);
 662
 663         /* physical address: used for pause frames */
 664         gma_set_addr(hw, port, GM_SRC_ADDR_1L, addr);
 665
 666         /* ignore counter overflows */
 667         gma_write16(hw, port, GM_TX_IRQ_MSK, 0);
 668         gma_write16(hw, port, GM_RX_IRQ_MSK, 0);
 669         gma_write16(hw, port, GM_TR_IRQ_MSK, 0);
 670
 671         /* Configure Rx MAC FIFO */
 672         sky2_write8(hw, SK_REG(port, RX_GMF_CTRL_T), GMF_RST_CLR);
 673         sky2_write32(hw, SK_REG(port, RX_GMF_CTRL_T),
 674                      GMF_OPER_ON | GMF_RX_F_FL_ON);
 675
 676         /* Flush Rx MAC FIFO on any flow control or error */
 677         sky2_write16(hw, SK_REG(port, RX_GMF_FL_MSK), GMR_FS_ANY_ERR);
 678
 679         /* Set threshold to 0xa (64 bytes)
 680          *  ASF disabled so no need to do WA dev #4.30
 681          */
 682         sky2_write16(hw, SK_REG(port, RX_GMF_FL_THR), RX_GMF_FL_THR_DEF);
 683
 684         /* Configure Tx MAC FIFO */
 685         sky2_write8(hw, SK_REG(port, TX_GMF_CTRL_T), GMF_RST_CLR);
 686         sky2_write16(hw, SK_REG(port, TX_GMF_CTRL_T), GMF_OPER_ON);
 687
 688         if (hw->chip_id == CHIP_ID_YUKON_EC_U) {
 689                 sky2_write8(hw, SK_REG(port, RX_GMF_LP_THR), 768/8);
 690                 sky2_write8(hw, SK_REG(port, RX_GMF_UP_THR), 1024/8);
 691                 if (hw->dev[port]->mtu > ETH_DATA_LEN) {
 692                         /* set Tx GMAC FIFO Almost Empty Threshold */
 693                         sky2_write32(hw, SK_REG(port, TX_GMF_AE_THR), 0x180);
 694                         /* Disable Store & Forward mode for TX */
 695                         sky2_write32(hw, SK_REG(port, TX_GMF_CTRL_T), TX_STFW_DIS);
 696                 }
 697         }
 698
 699 }
 700
 701 /* Assign Ram Buffer allocation.
 702  * start and end are in units of 4k bytes
 703  * ram registers are in units of 64bit words
 704  */
 705 static void sky2_ramset(struct sky2_hw *hw, u16 q, u8 startk, u8 endk)
 706 {
 707         u32 start, end;
 708
 709         start = startk * 4096/8;
 710         end = (endk * 4096/8) - 1;
 711
 712         sky2_write8(hw, RB_ADDR(q, RB_CTRL), RB_RST_CLR);
 713         sky2_write32(hw, RB_ADDR(q, RB_START), start);
 714         sky2_write32(hw, RB_ADDR(q, RB_END), end);
 715         sky2_write32(hw, RB_ADDR(q, RB_WP), start);
 716         sky2_write32(hw, RB_ADDR(q, RB_RP), start);
 717
 718         if (q == Q_R1 || q == Q_R2) {
 719                 u32 space = (endk - startk) * 4096/8;
 720                 u32 tp = space - space/4;
 721
 722                 /* On receive queue's set the thresholds
 723                  * give receiver priority when > 3/4 full
 724                  * send pause when down to 2K
 725                  */
 726                 sky2_write32(hw, RB_ADDR(q, RB_RX_UTHP), tp);
 727                 sky2_write32(hw, RB_ADDR(q, RB_RX_LTHP), space/2);
 728
 729                 tp = space - 2048/8;
 730                 sky2_write32(hw, RB_ADDR(q, RB_RX_UTPP), tp);
 731                 sky2_write32(hw, RB_ADDR(q, RB_RX_LTPP), space/4);
 732         } else {
 733                 /* Enable store & forward on Tx queue's because
 734                  * Tx FIFO is only 1K on Yukon
 735                  */
 736                 sky2_write8(hw, RB_ADDR(q, RB_CTRL), RB_ENA_STFWD);
 737         }
 738
 739         sky2_write8(hw, RB_ADDR(q, RB_CTRL), RB_ENA_OP_MD);
 740         sky2_read8(hw, RB_ADDR(q, RB_CTRL));
 741 }
 742
 743 /* Setup Bus Memory Interface */
 744 static void sky2_qset(struct sky2_hw *hw, u16 q)
 745 {
 746         sky2_write32(hw, Q_ADDR(q, Q_CSR), BMU_CLR_RESET);
 747         sky2_write32(hw, Q_ADDR(q, Q_CSR), BMU_OPER_INIT);
 748         sky2_write32(hw, Q_ADDR(q, Q_CSR), BMU_FIFO_OP_ON);
 749         sky2_write32(hw, Q_ADDR(q, Q_WM),  BMU_WM_DEFAULT);
 750 }
 751
 752 /* Setup prefetch unit registers. This is the interface between
 753  * hardware and driver list elements
 754  */
 755 static void sky2_prefetch_init(struct sky2_hw *hw, u32 qaddr,
 756                                       u64 addr, u32 last)
 757 {
 758         sky2_write32(hw, Y2_QADDR(qaddr, PREF_UNIT_CTRL), PREF_UNIT_RST_SET);
 759         sky2_write32(hw, Y2_QADDR(qaddr, PREF_UNIT_CTRL), PREF_UNIT_RST_CLR);
 760         sky2_write32(hw, Y2_QADDR(qaddr, PREF_UNIT_ADDR_HI), addr >> 32);
 761         sky2_write32(hw, Y2_QADDR(qaddr, PREF_UNIT_ADDR_LO), (u32) addr);
 762         sky2_write16(hw, Y2_QADDR(qaddr, PREF_UNIT_LAST_IDX), last);
 763         sky2_write32(hw, Y2_QADDR(qaddr, PREF_UNIT_CTRL), PREF_UNIT_OP_ON);
 764
 765         sky2_read32(hw, Y2_QADDR(qaddr, PREF_UNIT_CTRL));
 766 }
 767
 768 static inline struct sky2_tx_le *get_tx_le(struct sky2_port *sky2)
 769 {
 770         struct sky2_tx_le *le = sky2->tx_le + sky2->tx_prod;
 771
 772         sky2->tx_prod = RING_NEXT(sky2->tx_prod, TX_RING_SIZE);
 773         return le;
 774 }
 775
 776 /* Update chip's next pointer */
 777 static inline void sky2_put_idx(struct sky2_hw *hw, unsigned q, u16 idx)
 778 {
 779         wmb();
 780         sky2_write16(hw, Y2_QADDR(q, PREF_UNIT_PUT_IDX), idx);
 781         mmiowb();
 782 }
 783
 784
 785 static inline struct sky2_rx_le *sky2_next_rx(struct sky2_port *sky2)
 786 {
 787         struct sky2_rx_le *le = sky2->rx_le + sky2->rx_put;
 788         sky2->rx_put = RING_NEXT(sky2->rx_put, RX_LE_SIZE);
 789         return le;
 790 }
 791
 792 /* Return high part of DMA address (could be 32 or 64 bit) */
 793 static inline u32 high32(dma_addr_t a)
 794 {
 795         return sizeof(a) > sizeof(u32) ? (a >> 16) >> 16 : 0;
 796 }
 797
 798 /* Build description to hardware about buffer */
 799 static void sky2_rx_add(struct sky2_port *sky2, dma_addr_t map)
 800 {
 801         struct sky2_rx_le *le;
 802         u32 hi = high32(map);
 803         u16 len = sky2->rx_bufsize;
 804
 805         if (sky2->rx_addr64 != hi) {
 806                 le = sky2_next_rx(sky2);
 807                 le->addr = cpu_to_le32(hi);
 808                 le->ctrl = 0;
 809                 le->opcode = OP_ADDR64 | HW_OWNER;
 810                 sky2->rx_addr64 = high32(map + len);
 811         }
 812
 813         le = sky2_next_rx(sky2);
 814         le->addr = cpu_to_le32((u32) map);
 815         le->length = cpu_to_le16(len);
 816         le->ctrl = 0;
 817         le->opcode = OP_PACKET | HW_OWNER;
 818 }
 819
 820
 821 /* Tell chip where to start receive checksum.
 822  * Actually has two checksums, but set both same to avoid possible byte
 823  * order problems.
 824  */
 825 static void rx_set_checksum(struct sky2_port *sky2)
 826 {
 827         struct sky2_rx_le *le;
 828
 829         le = sky2_next_rx(sky2);
 830         le->addr = (ETH_HLEN << 16) | ETH_HLEN;
 831         le->ctrl = 0;
 832         le->opcode = OP_TCPSTART | HW_OWNER;
 833
 834         sky2_write32(sky2->hw,
 835                      Q_ADDR(rxqaddr[sky2->port], Q_CSR),
 836                      sky2->rx_csum ? BMU_ENA_RX_CHKSUM : BMU_DIS_RX_CHKSUM);
 837
 838 }
 839
 840 /*
 841  * The RX Stop command will not work for Yukon-2 if the BMU does not
 842  * reach the end of packet and since we can't make sure that we have
 843  * incoming data, we must reset the BMU while it is not doing a DMA
 844  * transfer. Since it is possible that the RX path is still active,
 845  * the RX RAM buffer will be stopped first, so any possible incoming
 846  * data will not trigger a DMA. After the RAM buffer is stopped, the
 847  * BMU is polled until any DMA in progress is ended and only then it
 848  * will be reset.
 849  */
 850 static void sky2_rx_stop(struct sky2_port *sky2)
 851 {
 852         struct sky2_hw *hw = sky2->hw;
 853         unsigned rxq = rxqaddr[sky2->port];
 854         int i;
 855
 856         /* disable the RAM Buffer receive queue */
 857         sky2_write8(hw, RB_ADDR(rxq, RB_CTRL), RB_DIS_OP_MD);
 858
 859         for (i = 0; i < 0xffff; i++)
 860                 if (sky2_read8(hw, RB_ADDR(rxq, Q_RSL))
 861                     == sky2_read8(hw, RB_ADDR(rxq, Q_RL)))
 862                         goto stopped;
 863
 864         printk(KERN_WARNING PFX "%s: receiver stop failed\n",
 865                sky2->netdev->name);
 866 stopped:
 867         sky2_write32(hw, Q_ADDR(rxq, Q_CSR), BMU_RST_SET | BMU_FIFO_RST);
 868
 869         /* reset the Rx prefetch unit */
 870         sky2_write32(hw, Y2_QADDR(rxq, PREF_UNIT_CTRL), PREF_UNIT_RST_SET);
 871 }
 872
 873 /* Clean out receive buffer area, assumes receiver hardware stopped */
 874 static void sky2_rx_clean(struct sky2_port *sky2)
 875 {
 876         unsigned i;
 877
 878         memset(sky2->rx_le, 0, RX_LE_BYTES);
 879         for (i = 0; i < sky2->rx_pending; i++) {
 880                 struct ring_info *re = sky2->rx_ring + i;
 881
 882                 if (re->skb) {
 883                         pci_unmap_single(sky2->hw->pdev,
 884                                          re->mapaddr, sky2->rx_bufsize,
 885                                          PCI_DMA_FROMDEVICE);
 886                         kfree_skb(re->skb);
 887                         re->skb = NULL;
 888                 }
 889         }
 890 }
 891
 892 /* Basic MII support */
 893 static int sky2_ioctl(struct net_device *dev, struct ifreq *ifr, int cmd)
 894 {
 895         struct mii_ioctl_data *data = if_mii(ifr);
 896         struct sky2_port *sky2 = netdev_priv(dev);
 897         struct sky2_hw *hw = sky2->hw;
 898         int err = -EOPNOTSUPP;
 899
 900         if (!netif_running(dev))
 901                 return -ENODEV; /* Phy still in reset */
 902
 903         switch (cmd) {
 904         case SIOCGMIIPHY:
 905                 data->phy_id = PHY_ADDR_MARV;
 906
 907                 /* fallthru */
 908         case SIOCGMIIREG: {
 909                 u16 val = 0;
 910
 911                 spin_lock_bh(&sky2->phy_lock);
 912                 err = __gm_phy_read(hw, sky2->port, data->reg_num & 0x1f, &val);
 913                 spin_unlock_bh(&sky2->phy_lock);
 914
 915                 data->val_out = val;
 916                 break;
 917         }
 918
 919         case SIOCSMIIREG:
 920                 if (!capable(CAP_NET_ADMIN))
 921                         return -EPERM;
 922
 923                 spin_lock_bh(&sky2->phy_lock);
 924                 err = gm_phy_write(hw, sky2->port, data->reg_num & 0x1f,
 925                                    data->val_in);
 926                 spin_unlock_bh(&sky2->phy_lock);
 927                 break;
 928         }
 929         return err;
 930 }
 931
 932 #ifdef SKY2_VLAN_TAG_USED
 933 static void sky2_vlan_rx_register(struct net_device *dev, struct vlan_group *grp)
 934 {
 935         struct sky2_port *sky2 = netdev_priv(dev);
 936         struct sky2_hw *hw = sky2->hw;
 937         u16 port = sky2->port;
 938
 939         spin_lock_bh(&sky2->tx_lock);
 940
 941         sky2_write32(hw, SK_REG(port, RX_GMF_CTRL_T), RX_VLAN_STRIP_ON);
 942         sky2_write32(hw, SK_REG(port, TX_GMF_CTRL_T), TX_VLAN_TAG_ON);
 943         sky2->vlgrp = grp;
 944
 945         spin_unlock_bh(&sky2->tx_lock);
 946 }
 947
 948 static void sky2_vlan_rx_kill_vid(struct net_device *dev, unsigned short vid)
 949 {
 950         struct sky2_port *sky2 = netdev_priv(dev);
 951         struct sky2_hw *hw = sky2->hw;
 952         u16 port = sky2->port;
 953
 954         spin_lock_bh(&sky2->tx_lock);
 955
 956         sky2_write32(hw, SK_REG(port, RX_GMF_CTRL_T), RX_VLAN_STRIP_OFF);
 957         sky2_write32(hw, SK_REG(port, TX_GMF_CTRL_T), TX_VLAN_TAG_OFF);
 958         if (sky2->vlgrp)
 959                 sky2->vlgrp->vlan_devices[vid] = NULL;
 960
 961         spin_unlock_bh(&sky2->tx_lock);
 962 }
 963 #endif
 964
 965 /*
 966  * It appears the hardware has a bug in the FIFO logic that
 967  * cause it to hang if the FIFO gets overrun and the receive buffer
 968  * is not aligned. Also dev_alloc_skb() won't align properly if slab
 969  * debugging is enabled.
 970  */
 971 static inline struct sk_buff *sky2_alloc_skb(unsigned int size, gfp_t gfp_mask)
 972 {
 973         struct sk_buff *skb;
 974
 975         skb = __dev_alloc_skb(size + RX_SKB_ALIGN, gfp_mask);
 976         if (likely(skb)) {
 977                 unsigned long p = (unsigned long) skb->data;
 978                 skb_reserve(skb, ALIGN(p, RX_SKB_ALIGN) - p);
 979         }
 980
 981         return skb;
 982 }
 983
 984 /*
 985  * Allocate and setup receiver buffer pool.
 986  * In case of 64 bit dma, there are 2X as many list elements
 987  * available as ring entries
 988  * and need to reserve one list element so we don't wrap around.
 989  */
 990 static int sky2_rx_start(struct sky2_port *sky2)
 991 {
 992         struct sky2_hw *hw = sky2->hw;
 993         unsigned rxq = rxqaddr[sky2->port];
 994         int i;
 995         unsigned thresh;
 996
 997         sky2->rx_put = sky2->rx_next = 0;
 998         sky2_qset(hw, rxq);
 999
1000         if (hw->chip_id == CHIP_ID_YUKON_EC_U && hw->chip_rev >= 2) {
1001                 /* MAC Rx RAM Read is controlled by hardware */
1002                 sky2_write32(hw, Q_ADDR(rxq, Q_F), F_M_RX_RAM_DIS);
1003         }
1004
1005         sky2_prefetch_init(hw, rxq, sky2->rx_le_map, RX_LE_SIZE - 1);
1006
1007         rx_set_checksum(sky2);
1008         for (i = 0; i < sky2->rx_pending; i++) {
1009                 struct ring_info *re = sky2->rx_ring + i;
1010
1011                 re->skb = sky2_alloc_skb(sky2->rx_bufsize, GFP_KERNEL);
1012                 if (!re->skb)
1013                         goto nomem;
1014
1015                 re->mapaddr = pci_map_single(hw->pdev, re->skb->data,
1016                                              sky2->rx_bufsize, PCI_DMA_FROMDEVICE);
1017                 sky2_rx_add(sky2, re->mapaddr);
1018         }
1019
1020
1021         /*
1022          * The receiver hangs if it receives frames larger than the
1023          * packet buffer. As a workaround, truncate oversize frames, but
1024          * the register is limited to 9 bits, so if you do frames > 2052
1025          * you better get the MTU right!
1026          */
1027         thresh = (sky2->rx_bufsize - 8) / sizeof(u32);
1028         if (thresh > 0x1ff)
1029                 sky2_write32(hw, SK_REG(sky2->port, RX_GMF_CTRL_T), RX_TRUNC_OFF);
1030         else {
1031                 sky2_write16(hw, SK_REG(sky2->port, RX_GMF_TR_THR), thresh);
1032                 sky2_write32(hw, SK_REG(sky2->port, RX_GMF_CTRL_T), RX_TRUNC_ON);
1033         }
1034
1035
1036         /* Tell chip about available buffers */
1037         sky2_write16(hw, Y2_QADDR(rxq, PREF_UNIT_PUT_IDX), sky2->rx_put);
1038         return 0;
1039 nomem:
1040         sky2_rx_clean(sky2);
1041         return -ENOMEM;
1042 }
1043
1044 /* Bring up network interface. */
1045 static int sky2_up(struct net_device *dev)
1046 {
1047         struct sky2_port *sky2 = netdev_priv(dev);
1048         struct sky2_hw *hw = sky2->hw;
1049         unsigned port = sky2->port;
1050         u32 ramsize, rxspace, imask;
1051         int cap, err = -ENOMEM;
1052         struct net_device *otherdev = hw->dev[sky2->port^1];
1053
1054         /*
1055          * On dual port PCI-X card, there is an problem where status
1056          * can be received out of order due to split transactions
1057          */
1058         if (otherdev && netif_running(otherdev) &&
1059             (cap = pci_find_capability(hw->pdev, PCI_CAP_ID_PCIX))) {
1060                 struct sky2_port *osky2 = netdev_priv(otherdev);
1061                 u16 cmd;
1062
1063                 cmd = sky2_pci_read16(hw, cap + PCI_X_CMD);
1064                 cmd &= ~PCI_X_CMD_MAX_SPLIT;
1065                 sky2_pci_write16(hw, cap + PCI_X_CMD, cmd);
1066
1067                 sky2->rx_csum = 0;
1068                 osky2->rx_csum = 0;
1069         }
1070
1071         if (netif_msg_ifup(sky2))
1072                 printk(KERN_INFO PFX "%s: enabling interface\n", dev->name);
1073
1074         /* must be power of 2 */
1075         sky2->tx_le = pci_alloc_consistent(hw->pdev,
1076                                            TX_RING_SIZE *
1077                                            sizeof(struct sky2_tx_le),
1078                                            &sky2->tx_le_map);
1079         if (!sky2->tx_le)
1080                 goto err_out;
1081
1082         sky2->tx_ring = kcalloc(TX_RING_SIZE, sizeof(struct tx_ring_info),
1083                                 GFP_KERNEL);
1084         if (!sky2->tx_ring)
1085                 goto err_out;
1086         sky2->tx_prod = sky2->tx_cons = 0;
1087
1088         sky2->rx_le = pci_alloc_consistent(hw->pdev, RX_LE_BYTES,
1089                                            &sky2->rx_le_map);
1090         if (!sky2->rx_le)
1091                 goto err_out;
1092         memset(sky2->rx_le, 0, RX_LE_BYTES);
1093
1094         sky2->rx_ring = kcalloc(sky2->rx_pending, sizeof(struct ring_info),
1095                                 GFP_KERNEL);
1096         if (!sky2->rx_ring)
1097                 goto err_out;
1098
1099         sky2_mac_init(hw, port);
1100
1101         /* Determine available ram buffer space (in 4K blocks).
1102          * Note: not sure about the FE setting below yet
1103          */
1104         if (hw->chip_id == CHIP_ID_YUKON_FE)
1105                 ramsize = 4;
1106         else
1107                 ramsize = sky2_read8(hw, B2_E_0);
1108
1109         /* Give transmitter one third (rounded up) */
1110         rxspace = ramsize - (ramsize + 2) / 3;
1111
1112         sky2_ramset(hw, rxqaddr[port], 0, rxspace);
1113         sky2_ramset(hw, txqaddr[port], rxspace, ramsize);
1114
1115         /* Make sure SyncQ is disabled */
1116         sky2_write8(hw, RB_ADDR(port == 0 ? Q_XS1 : Q_XS2, RB_CTRL),
1117                     RB_RST_SET);
1118
1119         sky2_qset(hw, txqaddr[port]);
1120
1121         /* Set almost empty threshold */
1122         if (hw->chip_id == CHIP_ID_YUKON_EC_U && hw->chip_rev == 1)
1123                 sky2_write16(hw, Q_ADDR(txqaddr[port], Q_AL), 0x1a0);
1124
1125         sky2_prefetch_init(hw, txqaddr[port], sky2->tx_le_map,
1126                            TX_RING_SIZE - 1);
1127
1128         err = sky2_rx_start(sky2);
1129         if (err)
1130                 goto err_out;
1131
1132         /* Enable interrupts from phy/mac for port */
1133         imask = sky2_read32(hw, B0_IMSK);
1134         imask |= portirq_msk[port];
1135         sky2_write32(hw, B0_IMSK, imask);
1136
1137         return 0;
1138
1139 err_out:
1140         if (sky2->rx_le) {
1141                 pci_free_consistent(hw->pdev, RX_LE_BYTES,
1142                                     sky2->rx_le, sky2->rx_le_map);
1143                 sky2->rx_le = NULL;
1144         }
1145         if (sky2->tx_le) {
1146                 pci_free_consistent(hw->pdev,
1147                                     TX_RING_SIZE * sizeof(struct sky2_tx_le),
1148                                     sky2->tx_le, sky2->tx_le_map);
1149                 sky2->tx_le = NULL;
1150         }
1151         kfree(sky2->tx_ring);
1152         kfree(sky2->rx_ring);
1153
1154         sky2->tx_ring = NULL;
1155         sky2->rx_ring = NULL;
1156         return err;
1157 }
1158
1159 /* Modular subtraction in ring */
1160 static inline int tx_dist(unsigned tail, unsigned head)
1161 {
1162         return (head - tail) & (TX_RING_SIZE - 1);
1163 }
1164
1165 /* Number of list elements available for next tx */
1166 static inline int tx_avail(const struct sky2_port *sky2)
1167 {
1168         return sky2->tx_pending - tx_dist(sky2->tx_cons, sky2->tx_prod);
1169 }
1170
1171 /* Estimate of number of transmit list elements required */
1172 static unsigned tx_le_req(const struct sk_buff *skb)
1173 {
1174         unsigned count;
1175
1176         count = sizeof(dma_addr_t) / sizeof(u32);
1177         count += skb_shinfo(skb)->nr_frags * count;
1178
1179         if (skb_is_gso(skb))
1180                 ++count;
1181
1182         if (skb->ip_summed == CHECKSUM_HW)
1183                 ++count;
1184
1185         return count;
1186 }
1187
1188 /*
1189  * Put one packet in ring for transmit.
1190  * A single packet can generate multiple list elements, and
1191  * the number of ring elements will probably be less than the number
1192  * of list elements used.
1193  *
1194  * No BH disabling for tx_lock here (like tg3)
1195  */
1196 static int sky2_xmit_frame(struct sk_buff *skb, struct net_device *dev)
1197 {
1198         struct sky2_port *sky2 = netdev_priv(dev);
1199         struct sky2_hw *hw = sky2->hw;
1200         struct sky2_tx_le *le = NULL;
1201         struct tx_ring_info *re;
1202         unsigned i, len;
1203         int avail;
1204         dma_addr_t mapping;
1205         u32 addr64;
1206         u16 mss;
1207         u8 ctrl;
1208
1209         /* No BH disabling for tx_lock here.  We are running in BH disabled
1210          * context and TX reclaim runs via poll inside of a software
1211          * interrupt, and no related locks in IRQ processing.
1212          */
1213         if (!spin_trylock(&sky2->tx_lock))
1214                 return NETDEV_TX_LOCKED;
1215
1216         if (unlikely(tx_avail(sky2) < tx_le_req(skb))) {
1217                 /* There is a known but harmless race with lockless tx
1218                  * and netif_stop_queue.
1219                  */
1220                 if (!netif_queue_stopped(dev)) {
1221                         netif_stop_queue(dev);
1222                         if (net_ratelimit())
1223                                 printk(KERN_WARNING PFX "%s: ring full when queue awake!\n",
1224                                        dev->name);
1225                 }
1226                 spin_unlock(&sky2->tx_lock);
1227
1228                 return NETDEV_TX_BUSY;
1229         }
1230
1231         if (unlikely(netif_msg_tx_queued(sky2)))
1232                 printk(KERN_DEBUG "%s: tx queued, slot %u, len %d\n",
1233                        dev->name, sky2->tx_prod, skb->len);
1234
1235         len = skb_headlen(skb);
1236         mapping = pci_map_single(hw->pdev, skb->data, len, PCI_DMA_TODEVICE);
1237         addr64 = high32(mapping);
1238
1239         re = sky2->tx_ring + sky2->tx_prod;
1240
1241         /* Send high bits if changed or crosses boundary */
1242         if (addr64 != sky2->tx_addr64 || high32(mapping + len) != sky2->tx_addr64) {
1243                 le = get_tx_le(sky2);
1244                 le->tx.addr = cpu_to_le32(addr64);
1245                 le->ctrl = 0;
1246                 le->opcode = OP_ADDR64 | HW_OWNER;
1247                 sky2->tx_addr64 = high32(mapping + len);
1248         }
1249
1250         /* Check for TCP Segmentation Offload */
1251         mss = skb_shinfo(skb)->gso_size;
1252         if (mss != 0) {
1253                 /* just drop the packet if non-linear expansion fails */
1254                 if (skb_header_cloned(skb) &&
1255                     pskb_expand_head(skb, 0, 0, GFP_ATOMIC)) {
1256                         dev_kfree_skb(skb);
1257                         goto out_unlock;
1258                 }
1259
1260                 mss += ((skb->h.th->doff - 5) * 4);     /* TCP options */
1261                 mss += (skb->nh.iph->ihl * 4) + sizeof(struct tcphdr);
1262                 mss += ETH_HLEN;
1263         }
1264
1265         if (mss != sky2->tx_last_mss) {
1266                 le = get_tx_le(sky2);
1267                 le->tx.tso.size = cpu_to_le16(mss);
1268                 le->tx.tso.rsvd = 0;
1269                 le->opcode = OP_LRGLEN | HW_OWNER;
1270                 le->ctrl = 0;
1271                 sky2->tx_last_mss = mss;
1272         }
1273
1274         ctrl = 0;
1275 #ifdef SKY2_VLAN_TAG_USED
1276         /* Add VLAN tag, can piggyback on LRGLEN or ADDR64 */
1277         if (sky2->vlgrp && vlan_tx_tag_present(skb)) {
1278                 if (!le) {
1279                         le = get_tx_le(sky2);
1280                         le->tx.addr = 0;
1281                         le->opcode = OP_VLAN|HW_OWNER;
1282                         le->ctrl = 0;
1283                 } else
1284                         le->opcode |= OP_VLAN;
1285                 le->length = cpu_to_be16(vlan_tx_tag_get(skb));
1286                 ctrl |= INS_VLAN;
1287         }
1288 #endif
1289
1290         /* Handle TCP checksum offload */
1291         if (skb->ip_summed == CHECKSUM_HW) {
1292                 u16 hdr = skb->h.raw - skb->data;
1293                 u16 offset = hdr + skb->csum;
1294
1295                 ctrl = CALSUM | WR_SUM | INIT_SUM | LOCK_SUM;
1296                 if (skb->nh.iph->protocol == IPPROTO_UDP)
1297                         ctrl |= UDPTCP;
1298
1299                 le = get_tx_le(sky2);
1300                 le->tx.csum.start = cpu_to_le16(hdr);
1301                 le->tx.csum.offset = cpu_to_le16(offset);
1302                 le->length = 0; /* initial checksum value */
1303                 le->ctrl = 1;   /* one packet */
1304                 le->opcode = OP_TCPLISW | HW_OWNER;
1305         }
1306
1307         le = get_tx_le(sky2);
1308         le->tx.addr = cpu_to_le32((u32) mapping);
1309         le->length = cpu_to_le16(len);
1310         le->ctrl = ctrl;
1311         le->opcode = mss ? (OP_LARGESEND | HW_OWNER) : (OP_PACKET | HW_OWNER);
1312
1313         /* Record the transmit mapping info */
1314         re->skb = skb;
1315         pci_unmap_addr_set(re, mapaddr, mapping);
1316
1317         for (i = 0; i < skb_shinfo(skb)->nr_frags; i++) {
1318                 skb_frag_t *frag = &skb_shinfo(skb)->frags[i];
1319                 struct tx_ring_info *fre;
1320
1321                 mapping = pci_map_page(hw->pdev, frag->page, frag->page_offset,
1322                                        frag->size, PCI_DMA_TODEVICE);
1323                 addr64 = high32(mapping);
1324                 if (addr64 != sky2->tx_addr64) {
1325                         le = get_tx_le(sky2);
1326                         le->tx.addr = cpu_to_le32(addr64);
1327                         le->ctrl = 0;
1328                         le->opcode = OP_ADDR64 | HW_OWNER;
1329                         sky2->tx_addr64 = addr64;
1330                 }
1331
1332                 le = get_tx_le(sky2);
1333                 le->tx.addr = cpu_to_le32((u32) mapping);
1334                 le->length = cpu_to_le16(frag->size);
1335                 le->ctrl = ctrl;
1336                 le->opcode = OP_BUFFER | HW_OWNER;
1337
1338                 fre = sky2->tx_ring
1339                     + RING_NEXT((re - sky2->tx_ring) + i, TX_RING_SIZE);
1340                 pci_unmap_addr_set(fre, mapaddr, mapping);
1341         }
1342
1343         re->idx = sky2->tx_prod;
1344         le->ctrl |= EOP;
1345
1346         avail = tx_avail(sky2);
1347         if (mss != 0 || avail < TX_MIN_PENDING) {
1348                 le->ctrl |= FRC_STAT;
1349                 if (avail <= MAX_SKB_TX_LE)
1350                         netif_stop_queue(dev);
1351         }
1352
1353         sky2_put_idx(hw, txqaddr[sky2->port], sky2->tx_prod);
1354
1355 out_unlock:
1356         spin_unlock(&sky2->tx_lock);
1357
1358         dev->trans_start = jiffies;
1359         return NETDEV_TX_OK;
1360 }
1361
1362 /*
1363  * Free ring elements from starting at tx_cons until "done"
1364  *
1365  * NB: the hardware will tell us about partial completion of multi-part
1366  *     buffers; these are deferred until completion.
1367  */
1368 static void sky2_tx_complete(struct sky2_port *sky2, u16 done)
1369 {
1370         struct net_device *dev = sky2->netdev;
1371         struct pci_dev *pdev = sky2->hw->pdev;
1372         u16 nxt, put;
1373         unsigned i;
1374
1375         BUG_ON(done >= TX_RING_SIZE);
1376
1377         if (unlikely(netif_msg_tx_done(sky2)))
1378                 printk(KERN_DEBUG "%s: tx done, up to %u\n",
1379                        dev->name, done);
1380
1381         for (put = sky2->tx_cons; put != done; put = nxt) {
1382                 struct tx_ring_info *re = sky2->tx_ring + put;
1383                 struct sk_buff *skb = re->skb;
1384
1385                 nxt = re->idx;
1386                 BUG_ON(nxt >= TX_RING_SIZE);
1387                 prefetch(sky2->tx_ring + nxt);
1388
1389                 /* Check for partial status */
1390                 if (tx_dist(put, done) < tx_dist(put, nxt))
1391                         break;
1392
1393                 skb = re->skb;
1394                 pci_unmap_single(pdev, pci_unmap_addr(re, mapaddr),
1395                                  skb_headlen(skb), PCI_DMA_TODEVICE);
1396
1397                 for (i = 0; i < skb_shinfo(skb)->nr_frags; i++) {
1398                         struct tx_ring_info *fre;
1399                         fre = sky2->tx_ring + RING_NEXT(put + i, TX_RING_SIZE);
1400                         pci_unmap_page(pdev, pci_unmap_addr(fre, mapaddr),
1401                                        skb_shinfo(skb)->frags[i].size,
1402                                        PCI_DMA_TODEVICE);
1403                 }
1404
1405                 dev_kfree_skb(skb);
1406         }
1407
1408         sky2->tx_cons = put;
1409         if (tx_avail(sky2) > MAX_SKB_TX_LE)
1410                 netif_wake_queue(dev);
1411 }
1412
1413 /* Cleanup all untransmitted buffers, assume transmitter not running */
1414 static void sky2_tx_clean(struct sky2_port *sky2)
1415 {
1416         spin_lock_bh(&sky2->tx_lock);
1417         sky2_tx_complete(sky2, sky2->tx_prod);
1418         spin_unlock_bh(&sky2->tx_lock);
1419 }
1420
1421 /* Network shutdown */
1422 static int sky2_down(struct net_device *dev)
1423 {
1424         struct sky2_port *sky2 = netdev_priv(dev);
1425         struct sky2_hw *hw = sky2->hw;
1426         unsigned port = sky2->port;
1427         u16 ctrl;
1428         u32 imask;
1429
1430         /* Never really got started! */
1431         if (!sky2->tx_le)
1432                 return 0;
1433
1434         if (netif_msg_ifdown(sky2))
1435                 printk(KERN_INFO PFX "%s: disabling interface\n", dev->name);
1436
1437         /* Stop more packets from being queued */
1438         netif_stop_queue(dev);
1439
1440         sky2_phy_reset(hw, port);
1441
1442         /* Stop transmitter */
1443         sky2_write32(hw, Q_ADDR(txqaddr[port], Q_CSR), BMU_STOP);
1444         sky2_read32(hw, Q_ADDR(txqaddr[port], Q_CSR));
1445
1446         sky2_write32(hw, RB_ADDR(txqaddr[port], RB_CTRL),
1447                      RB_RST_SET | RB_DIS_OP_MD);
1448
1449         ctrl = gma_read16(hw, port, GM_GP_CTRL);
1450         ctrl &= ~(GM_GPCR_TX_ENA | GM_GPCR_RX_ENA);
1451         gma_write16(hw, port, GM_GP_CTRL, ctrl);
1452
1453         sky2_write8(hw, SK_REG(port, GPHY_CTRL), GPC_RST_SET);
1454
1455         /* Workaround shared GMAC reset */
1456         if (!(hw->chip_id == CHIP_ID_YUKON_XL && hw->chip_rev == 0
1457               && port == 0 && hw->dev[1] && netif_running(hw->dev[1])))
1458                 sky2_write8(hw, SK_REG(port, GMAC_CTRL), GMC_RST_SET);
1459
1460         /* Disable Force Sync bit and Enable Alloc bit */
1461         sky2_write8(hw, SK_REG(port, TXA_CTRL),
1462                     TXA_DIS_FSYNC | TXA_DIS_ALLOC | TXA_STOP_RC);
1463
1464         /* Stop Interval Timer and Limit Counter of Tx Arbiter */
1465         sky2_write32(hw, SK_REG(port, TXA_ITI_INI), 0L);
1466         sky2_write32(hw, SK_REG(port, TXA_LIM_INI), 0L);
1467
1468         /* Reset the PCI FIFO of the async Tx queue */
1469         sky2_write32(hw, Q_ADDR(txqaddr[port], Q_CSR),
1470                      BMU_RST_SET | BMU_FIFO_RST);
1471
1472         /* Reset the Tx prefetch units */
1473         sky2_write32(hw, Y2_QADDR(txqaddr[port], PREF_UNIT_CTRL),
1474                      PREF_UNIT_RST_SET);
1475
1476         sky2_write32(hw, RB_ADDR(txqaddr[port], RB_CTRL), RB_RST_SET);
1477
1478         sky2_rx_stop(sky2);
1479
1480         sky2_write8(hw, SK_REG(port, RX_GMF_CTRL_T), GMF_RST_SET);
1481         sky2_write8(hw, SK_REG(port, TX_GMF_CTRL_T), GMF_RST_SET);
1482
1483         /* Disable port IRQ */
1484         imask = sky2_read32(hw, B0_IMSK);
1485         imask &= ~portirq_msk[port];
1486         sky2_write32(hw, B0_IMSK, imask);
1487
1488         /* turn off LED's */
1489         sky2_write16(hw, B0_Y2LED, LED_STAT_OFF);
1490
1491         synchronize_irq(hw->pdev->irq);
1492
1493         sky2_tx_clean(sky2);
1494         sky2_rx_clean(sky2);
1495
1496         pci_free_consistent(hw->pdev, RX_LE_BYTES,
1497                             sky2->rx_le, sky2->rx_le_map);
1498         kfree(sky2->rx_ring);
1499
1500         pci_free_consistent(hw->pdev,
1501                             TX_RING_SIZE * sizeof(struct sky2_tx_le),
1502                             sky2->tx_le, sky2->tx_le_map);
1503         kfree(sky2->tx_ring);
1504
1505         sky2->tx_le = NULL;
1506         sky2->rx_le = NULL;
1507
1508         sky2->rx_ring = NULL;
1509         sky2->tx_ring = NULL;
1510
1511         return 0;
1512 }
1513
1514 static u16 sky2_phy_speed(const struct sky2_hw *hw, u16 aux)
1515 {
1516         if (!sky2_is_copper(hw))
1517                 return SPEED_1000;
1518
1519         if (hw->chip_id == CHIP_ID_YUKON_FE)
1520                 return (aux & PHY_M_PS_SPEED_100) ? SPEED_100 : SPEED_10;
1521
1522         switch (aux & PHY_M_PS_SPEED_MSK) {
1523         case PHY_M_PS_SPEED_1000:
1524                 return SPEED_1000;
1525         case PHY_M_PS_SPEED_100:
1526                 return SPEED_100;
1527         default:
1528                 return SPEED_10;
1529         }
1530 }
1531
1532 static void sky2_link_up(struct sky2_port *sky2)
1533 {
1534         struct sky2_hw *hw = sky2->hw;
1535         unsigned port = sky2->port;
1536         u16 reg;
1537
1538         /* Enable Transmit FIFO Underrun */
1539         sky2_write8(hw, SK_REG(port, GMAC_IRQ_MSK), GMAC_DEF_MSK);
1540
1541         reg = gma_read16(hw, port, GM_GP_CTRL);
1542         if (sky2->autoneg == AUTONEG_DISABLE) {
1543                 reg |= GM_GPCR_AU_ALL_DIS;
1544
1545                 /* Is write/read necessary?  Copied from sky2_mac_init */
1546                 gma_write16(hw, port, GM_GP_CTRL, reg);
1547                 gma_read16(hw, port, GM_GP_CTRL);
1548
1549                 switch (sky2->speed) {
1550                 case SPEED_1000:
1551                         reg &= ~GM_GPCR_SPEED_100;
1552                         reg |= GM_GPCR_SPEED_1000;
1553                         break;
1554                 case SPEED_100:
1555                         reg &= ~GM_GPCR_SPEED_1000;
1556                         reg |= GM_GPCR_SPEED_100;
1557                         break;
1558                 case SPEED_10:
1559                         reg &= ~(GM_GPCR_SPEED_1000 | GM_GPCR_SPEED_100);
1560                         break;
1561                 }
1562         } else
1563                 reg &= ~GM_GPCR_AU_ALL_DIS;
1564
1565         if (sky2->duplex == DUPLEX_FULL || sky2->autoneg == AUTONEG_ENABLE)
1566                 reg |= GM_GPCR_DUP_FULL;
1567
1568         /* enable Rx/Tx */
1569         reg |= GM_GPCR_RX_ENA | GM_GPCR_TX_ENA;
1570         gma_write16(hw, port, GM_GP_CTRL, reg);
1571         gma_read16(hw, port, GM_GP_CTRL);
1572
1573         gm_phy_write(hw, port, PHY_MARV_INT_MASK, PHY_M_DEF_MSK);
1574
1575         netif_carrier_on(sky2->netdev);
1576         netif_wake_queue(sky2->netdev);
1577
1578         /* Turn on link LED */
1579         sky2_write8(hw, SK_REG(port, LNK_LED_REG),
1580                     LINKLED_ON | LINKLED_BLINK_OFF | LINKLED_LINKSYNC_OFF);
1581
1582         if (hw->chip_id == CHIP_ID_YUKON_XL || hw->chip_id == CHIP_ID_YUKON_EC_U) {
1583                 u16 pg = gm_phy_read(hw, port, PHY_MARV_EXT_ADR);
1584                 u16 led = PHY_M_LEDC_LOS_CTRL(1);       /* link active */
1585
1586                 switch(sky2->speed) {
1587                 case SPEED_10:
1588                         led |= PHY_M_LEDC_INIT_CTRL(7);
1589                         break;
1590
1591                 case SPEED_100:
1592                         led |= PHY_M_LEDC_STA1_CTRL(7);
1593                         break;
1594
1595                 case SPEED_1000:
1596                         led |= PHY_M_LEDC_STA0_CTRL(7);
1597                         break;
1598                 }
1599
1600                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, 3);
1601                 gm_phy_write(hw, port, PHY_MARV_PHY_CTRL, led);
1602                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, pg);
1603         }
1604
1605         if (netif_msg_link(sky2))
1606                 printk(KERN_INFO PFX
1607                        "%s: Link is up at %d Mbps, %s duplex, flow control %s\n",
1608                        sky2->netdev->name, sky2->speed,
1609                        sky2->duplex == DUPLEX_FULL ? "full" : "half",
1610                        (sky2->tx_pause && sky2->rx_pause) ? "both" :
1611                        sky2->tx_pause ? "tx" : sky2->rx_pause ? "rx" : "none");
1612 }
1613
1614 static void sky2_link_down(struct sky2_port *sky2)
1615 {
1616         struct sky2_hw *hw = sky2->hw;
1617         unsigned port = sky2->port;
1618         u16 reg;
1619
1620         gm_phy_write(hw, port, PHY_MARV_INT_MASK, 0);
1621
1622         reg = gma_read16(hw, port, GM_GP_CTRL);
1623         reg &= ~(GM_GPCR_RX_ENA | GM_GPCR_TX_ENA);
1624         gma_write16(hw, port, GM_GP_CTRL, reg);
1625         gma_read16(hw, port, GM_GP_CTRL);       /* PCI post */
1626
1627         if (sky2->rx_pause && !sky2->tx_pause) {
1628                 /* restore Asymmetric Pause bit */
1629                 gm_phy_write(hw, port, PHY_MARV_AUNE_ADV,
1630                              gm_phy_read(hw, port, PHY_MARV_AUNE_ADV)
1631                              | PHY_M_AN_ASP);
1632         }
1633
1634         netif_carrier_off(sky2->netdev);
1635         netif_stop_queue(sky2->netdev);
1636
1637         /* Turn on link LED */
1638         sky2_write8(hw, SK_REG(port, LNK_LED_REG), LINKLED_OFF);
1639
1640         if (netif_msg_link(sky2))
1641                 printk(KERN_INFO PFX "%s: Link is down.\n", sky2->netdev->name);
1642         sky2_phy_init(hw, port);
1643 }
1644
1645 static int sky2_autoneg_done(struct sky2_port *sky2, u16 aux)
1646 {
1647         struct sky2_hw *hw = sky2->hw;
1648         unsigned port = sky2->port;
1649         u16 lpa;
1650
1651         lpa = gm_phy_read(hw, port, PHY_MARV_AUNE_LP);
1652
1653         if (lpa & PHY_M_AN_RF) {
1654                 printk(KERN_ERR PFX "%s: remote fault", sky2->netdev->name);
1655                 return -1;
1656         }
1657
1658         if (hw->chip_id != CHIP_ID_YUKON_FE &&
1659             gm_phy_read(hw, port, PHY_MARV_1000T_STAT) & PHY_B_1000S_MSF) {
1660                 printk(KERN_ERR PFX "%s: master/slave fault",
1661                        sky2->netdev->name);
1662                 return -1;
1663         }
1664
1665         if (!(aux & PHY_M_PS_SPDUP_RES)) {
1666                 printk(KERN_ERR PFX "%s: speed/duplex mismatch",
1667                        sky2->netdev->name);
1668                 return -1;
1669         }
1670
1671         sky2->duplex = (aux & PHY_M_PS_FULL_DUP) ? DUPLEX_FULL : DUPLEX_HALF;
1672
1673         sky2->speed = sky2_phy_speed(hw, aux);
1674
1675         /* Pause bits are offset (9..8) */
1676         if (hw->chip_id == CHIP_ID_YUKON_XL || hw->chip_id == CHIP_ID_YUKON_EC_U)
1677                 aux >>= 6;
1678
1679         sky2->rx_pause = (aux & PHY_M_PS_RX_P_EN) != 0;
1680         sky2->tx_pause = (aux & PHY_M_PS_TX_P_EN) != 0;
1681
1682         if ((sky2->tx_pause || sky2->rx_pause)
1683             && !(sky2->speed < SPEED_1000 && sky2->duplex == DUPLEX_HALF))
1684                 sky2_write8(hw, SK_REG(port, GMAC_CTRL), GMC_PAUSE_ON);
1685         else
1686                 sky2_write8(hw, SK_REG(port, GMAC_CTRL), GMC_PAUSE_OFF);
1687
1688         return 0;
1689 }
1690
1691 /* Interrupt from PHY */
1692 static void sky2_phy_intr(struct sky2_hw *hw, unsigned port)
1693 {
1694         struct net_device *dev = hw->dev[port];
1695         struct sky2_port *sky2 = netdev_priv(dev);
1696         u16 istatus, phystat;
1697
1698         spin_lock(&sky2->phy_lock);
1699         istatus = gm_phy_read(hw, port, PHY_MARV_INT_STAT);
1700         phystat = gm_phy_read(hw, port, PHY_MARV_PHY_STAT);
1701
1702         if (!netif_running(dev))
1703                 goto out;
1704
1705         if (netif_msg_intr(sky2))
1706                 printk(KERN_INFO PFX "%s: phy interrupt status 0x%x 0x%x\n",
1707                        sky2->netdev->name, istatus, phystat);
1708
1709         if (istatus & PHY_M_IS_AN_COMPL) {
1710                 if (sky2_autoneg_done(sky2, phystat) == 0)
1711                         sky2_link_up(sky2);
1712                 goto out;
1713         }
1714
1715         if (istatus & PHY_M_IS_LSP_CHANGE)
1716                 sky2->speed = sky2_phy_speed(hw, phystat);
1717
1718         if (istatus & PHY_M_IS_DUP_CHANGE)
1719                 sky2->duplex =
1720                     (phystat & PHY_M_PS_FULL_DUP) ? DUPLEX_FULL : DUPLEX_HALF;
1721
1722         if (istatus & PHY_M_IS_LST_CHANGE) {
1723                 if (phystat & PHY_M_PS_LINK_UP)
1724                         sky2_link_up(sky2);
1725                 else
1726                         sky2_link_down(sky2);
1727         }
1728 out:
1729         spin_unlock(&sky2->phy_lock);
1730 }
1731
1732
1733 /* Transmit timeout is only called if we are running, carries is up
1734  * and tx queue is full (stopped).
1735  */
1736 static void sky2_tx_timeout(struct net_device *dev)
1737 {
1738         struct sky2_port *sky2 = netdev_priv(dev);
1739         struct sky2_hw *hw = sky2->hw;
1740         unsigned txq = txqaddr[sky2->port];
1741         u16 report, done;
1742
1743         if (netif_msg_timer(sky2))
1744                 printk(KERN_ERR PFX "%s: tx timeout\n", dev->name);
1745
1746         report = sky2_read16(hw, sky2->port == 0 ? STAT_TXA1_RIDX : STAT_TXA2_RIDX);
1747         done = sky2_read16(hw, Q_ADDR(txq, Q_DONE));
1748
1749         printk(KERN_DEBUG PFX "%s: transmit ring %u .. %u report=%u done=%u\n",
1750                dev->name,
1751                sky2->tx_cons, sky2->tx_prod, report, done);
1752
1753         if (report != done) {
1754                 printk(KERN_INFO PFX "status burst pending (irq moderation?)\n");
1755
1756                 sky2_write8(hw, STAT_TX_TIMER_CTRL, TIM_STOP);
1757                 sky2_write8(hw, STAT_TX_TIMER_CTRL, TIM_START);
1758         } else if (report != sky2->tx_cons) {
1759                 printk(KERN_INFO PFX "status report lost?\n");
1760
1761                 spin_lock_bh(&sky2->tx_lock);
1762                 sky2_tx_complete(sky2, report);
1763                 spin_unlock_bh(&sky2->tx_lock);
1764         } else {
1765                 printk(KERN_INFO PFX "hardware hung? flushing\n");
1766
1767                 sky2_write32(hw, Q_ADDR(txq, Q_CSR), BMU_STOP);
1768                 sky2_write32(hw, Y2_QADDR(txq, PREF_UNIT_CTRL), PREF_UNIT_RST_SET);
1769
1770                 sky2_tx_clean(sky2);
1771
1772                 sky2_qset(hw, txq);
1773                 sky2_prefetch_init(hw, txq, sky2->tx_le_map, TX_RING_SIZE - 1);
1774         }
1775 }
1776
1777
1778 /* Want receive buffer size to be multiple of 64 bits
1779  * and incl room for vlan and truncation
1780  */
1781 static inline unsigned sky2_buf_size(int mtu)
1782 {
1783         return ALIGN(mtu + ETH_HLEN + VLAN_HLEN, 8) + 8;
1784 }
1785
1786 static int sky2_change_mtu(struct net_device *dev, int new_mtu)
1787 {
1788         struct sky2_port *sky2 = netdev_priv(dev);
1789         struct sky2_hw *hw = sky2->hw;
1790         int err;
1791         u16 ctl, mode;
1792         u32 imask;
1793
1794         if (new_mtu < ETH_ZLEN || new_mtu > ETH_JUMBO_MTU)
1795                 return -EINVAL;
1796
1797         if (hw->chip_id == CHIP_ID_YUKON_EC_U && new_mtu > ETH_DATA_LEN)
1798                 return -EINVAL;
1799
1800         if (!netif_running(dev)) {
1801                 dev->mtu = new_mtu;
1802                 return 0;
1803         }
1804
1805         imask = sky2_read32(hw, B0_IMSK);
1806         sky2_write32(hw, B0_IMSK, 0);
1807
1808         dev->trans_start = jiffies;     /* prevent tx timeout */
1809         netif_stop_queue(dev);
1810         netif_poll_disable(hw->dev[0]);
1811
1812         synchronize_irq(hw->pdev->irq);
1813
1814         ctl = gma_read16(hw, sky2->port, GM_GP_CTRL);
1815         gma_write16(hw, sky2->port, GM_GP_CTRL, ctl & ~GM_GPCR_RX_ENA);
1816         sky2_rx_stop(sky2);
1817         sky2_rx_clean(sky2);
1818
1819         dev->mtu = new_mtu;
1820         sky2->rx_bufsize = sky2_buf_size(new_mtu);
1821         mode = DATA_BLIND_VAL(DATA_BLIND_DEF) |
1822                 GM_SMOD_VLAN_ENA | IPG_DATA_VAL(IPG_DATA_DEF);
1823
1824         if (dev->mtu > ETH_DATA_LEN)
1825                 mode |= GM_SMOD_JUMBO_ENA;
1826
1827         gma_write16(hw, sky2->port, GM_SERIAL_MODE, mode);
1828
1829         sky2_write8(hw, RB_ADDR(rxqaddr[sky2->port], RB_CTRL), RB_ENA_OP_MD);
1830
1831         err = sky2_rx_start(sky2);
1832         sky2_write32(hw, B0_IMSK, imask);
1833
1834         if (err)
1835                 dev_close(dev);
1836         else {
1837                 gma_write16(hw, sky2->port, GM_GP_CTRL, ctl);
1838
1839                 netif_poll_enable(hw->dev[0]);
1840                 netif_wake_queue(dev);
1841         }
1842
1843         return err;
1844 }
1845
1846 /*
1847  * Receive one packet.
1848  * For small packets or errors, just reuse existing skb.
1849  * For larger packets, get new buffer.
1850  */
1851 static struct sk_buff *sky2_receive(struct sky2_port *sky2,
1852                                     u16 length, u32 status)
1853 {
1854         struct ring_info *re = sky2->rx_ring + sky2->rx_next;
1855         struct sk_buff *skb = NULL;
1856
1857         if (unlikely(netif_msg_rx_status(sky2)))
1858                 printk(KERN_DEBUG PFX "%s: rx slot %u status 0x%x len %d\n",
1859                        sky2->netdev->name, sky2->rx_next, status, length);
1860
1861         sky2->rx_next = (sky2->rx_next + 1) % sky2->rx_pending;
1862         prefetch(sky2->rx_ring + sky2->rx_next);
1863
1864         if (status & GMR_FS_ANY_ERR)
1865                 goto error;
1866
1867         if (!(status & GMR_FS_RX_OK))
1868                 goto resubmit;
1869
1870         if (length > sky2->netdev->mtu + ETH_HLEN)
1871                 goto oversize;
1872
1873         if (length < copybreak) {
1874                 skb = dev_alloc_skb(length + 2);
1875                 if (!skb)
1876                         goto resubmit;
1877
1878                 skb_reserve(skb, 2);
1879                 pci_dma_sync_single_for_cpu(sky2->hw->pdev, re->mapaddr,
1880                                             length, PCI_DMA_FROMDEVICE);
1881                 memcpy(skb->data, re->skb->data, length);
1882                 skb->ip_summed = re->skb->ip_summed;
1883                 skb->csum = re->skb->csum;
1884                 pci_dma_sync_single_for_device(sky2->hw->pdev, re->mapaddr,
1885                                                length, PCI_DMA_FROMDEVICE);
1886         } else {
1887                 struct sk_buff *nskb;
1888
1889                 nskb = sky2_alloc_skb(sky2->rx_bufsize, GFP_ATOMIC);
1890                 if (!nskb)
1891                         goto resubmit;
1892
1893                 skb = re->skb;
1894                 re->skb = nskb;
1895                 pci_unmap_single(sky2->hw->pdev, re->mapaddr,
1896                                  sky2->rx_bufsize, PCI_DMA_FROMDEVICE);
1897                 prefetch(skb->data);
1898
1899                 re->mapaddr = pci_map_single(sky2->hw->pdev, nskb->data,
1900                                              sky2->rx_bufsize, PCI_DMA_FROMDEVICE);
1901         }
1902
1903         skb_put(skb, length);
1904 resubmit:
1905         re->skb->ip_summed = CHECKSUM_NONE;
1906         sky2_rx_add(sky2, re->mapaddr);
1907
1908         /* Tell receiver about new buffers. */
1909         sky2_put_idx(sky2->hw, rxqaddr[sky2->port], sky2->rx_put);
1910
1911         return skb;
1912
1913 oversize:
1914         ++sky2->net_stats.rx_over_errors;
1915         goto resubmit;
1916
1917 error:
1918         ++sky2->net_stats.rx_errors;
1919
1920         if (netif_msg_rx_err(sky2) && net_ratelimit())
1921                 printk(KERN_INFO PFX "%s: rx error, status 0x%x length %d\n",
1922                        sky2->netdev->name, status, length);
1923
1924         if (status & (GMR_FS_LONG_ERR | GMR_FS_UN_SIZE))
1925                 sky2->net_stats.rx_length_errors++;
1926         if (status & GMR_FS_FRAGMENT)
1927                 sky2->net_stats.rx_frame_errors++;
1928         if (status & GMR_FS_CRC_ERR)
1929                 sky2->net_stats.rx_crc_errors++;
1930         if (status & GMR_FS_RX_FF_OV)
1931                 sky2->net_stats.rx_fifo_errors++;
1932
1933         goto resubmit;
1934 }
1935
1936 /* Transmit complete */
1937 static inline void sky2_tx_done(struct net_device *dev, u16 last)
1938 {
1939         struct sky2_port *sky2 = netdev_priv(dev);
1940
1941         if (netif_running(dev)) {
1942                 spin_lock(&sky2->tx_lock);
1943                 sky2_tx_complete(sky2, last);
1944                 spin_unlock(&sky2->tx_lock);
1945         }
1946 }
1947
1948 /* Is status ring empty or is there more to do? */
1949 static inline int sky2_more_work(const struct sky2_hw *hw)
1950 {
1951         return (hw->st_idx != sky2_read16(hw, STAT_PUT_IDX));
1952 }
1953
1954 /* Process status response ring */
1955 static int sky2_status_intr(struct sky2_hw *hw, int to_do)
1956 {
1957         int work_done = 0;
1958         u16 hwidx = sky2_read16(hw, STAT_PUT_IDX);
1959
1960         rmb();
1961
1962         while (hw->st_idx != hwidx) {
1963                 struct sky2_status_le *le  = hw->st_le + hw->st_idx;
1964                 struct net_device *dev;
1965                 struct sky2_port *sky2;
1966                 struct sk_buff *skb;
1967                 u32 status;
1968                 u16 length;
1969
1970                 hw->st_idx = RING_NEXT(hw->st_idx, STATUS_RING_SIZE);
1971
1972                 BUG_ON(le->link >= 2);
1973                 dev = hw->dev[le->link];
1974
1975                 sky2 = netdev_priv(dev);
1976                 length = le->length;
1977                 status = le->status;
1978
1979                 switch (le->opcode & ~HW_OWNER) {
1980                 case OP_RXSTAT:
1981                         skb = sky2_receive(sky2, length, status);
1982                         if (!skb)
1983                                 break;
1984
1985                         skb->dev = dev;
1986                         skb->protocol = eth_type_trans(skb, dev);
1987                         dev->last_rx = jiffies;
1988
1989 #ifdef SKY2_VLAN_TAG_USED
1990                         if (sky2->vlgrp && (status & GMR_FS_VLAN)) {
1991                                 vlan_hwaccel_receive_skb(skb,
1992                                                          sky2->vlgrp,
1993                                                          be16_to_cpu(sky2->rx_tag));
1994                         } else
1995 #endif
1996                                 netif_receive_skb(skb);
1997
1998                         if (++work_done >= to_do)
1999                                 goto exit_loop;
2000                         break;
2001
2002 #ifdef SKY2_VLAN_TAG_USED
2003                 case OP_RXVLAN:
2004                         sky2->rx_tag = length;
2005                         break;
2006
2007                 case OP_RXCHKSVLAN:
2008                         sky2->rx_tag = length;
2009                         /* fall through */
2010 #endif
2011                 case OP_RXCHKS:
2012                         skb = sky2->rx_ring[sky2->rx_next].skb;
2013                         skb->ip_summed = CHECKSUM_HW;
2014                         skb->csum = le16_to_cpu(status);
2015                         break;
2016
2017                 case OP_TXINDEXLE:
2018                         /* TX index reports status for both ports */
2019                         BUILD_BUG_ON(TX_RING_SIZE > 0x1000);
2020                         sky2_tx_done(hw->dev[0], status & 0xfff);
2021                         if (hw->dev[1])
2022                                 sky2_tx_done(hw->dev[1],
2023                                      ((status >> 24) & 0xff)
2024                                              | (u16)(length & 0xf) << 8);
2025                         break;
2026
2027                 default:
2028                         if (net_ratelimit())
2029                                 printk(KERN_WARNING PFX
2030                                        "unknown status opcode 0x%x\n", le->opcode);
2031                         goto exit_loop;
2032                 }
2033         }
2034
2035         /* Fully processed status ring so clear irq */
2036         sky2_write32(hw, STAT_CTRL, SC_STAT_CLR_IRQ);
2037
2038 exit_loop:
2039         return work_done;
2040 }
2041
2042 static void sky2_hw_error(struct sky2_hw *hw, unsigned port, u32 status)
2043 {
2044         struct net_device *dev = hw->dev[port];
2045
2046         if (net_ratelimit())
2047                 printk(KERN_INFO PFX "%s: hw error interrupt status 0x%x\n",
2048                        dev->name, status);
2049
2050         if (status & Y2_IS_PAR_RD1) {
2051                 if (net_ratelimit())
2052                         printk(KERN_ERR PFX "%s: ram data read parity error\n",
2053                                dev->name);
2054                 /* Clear IRQ */
2055                 sky2_write16(hw, RAM_BUFFER(port, B3_RI_CTRL), RI_CLR_RD_PERR);
2056         }
2057
2058         if (status & Y2_IS_PAR_WR1) {
2059                 if (net_ratelimit())
2060                         printk(KERN_ERR PFX "%s: ram data write parity error\n",
2061                                dev->name);
2062
2063                 sky2_write16(hw, RAM_BUFFER(port, B3_RI_CTRL), RI_CLR_WR_PERR);
2064         }
2065
2066         if (status & Y2_IS_PAR_MAC1) {
2067                 if (net_ratelimit())
2068                         printk(KERN_ERR PFX "%s: MAC parity error\n", dev->name);
2069                 sky2_write8(hw, SK_REG(port, TX_GMF_CTRL_T), GMF_CLI_TX_PE);
2070         }
2071
2072         if (status & Y2_IS_PAR_RX1) {
2073                 if (net_ratelimit())
2074                         printk(KERN_ERR PFX "%s: RX parity error\n", dev->name);
2075                 sky2_write32(hw, Q_ADDR(rxqaddr[port], Q_CSR), BMU_CLR_IRQ_PAR);
2076         }
2077
2078         if (status & Y2_IS_TCP_TXA1) {
2079                 if (net_ratelimit())
2080                         printk(KERN_ERR PFX "%s: TCP segmentation error\n",
2081                                dev->name);
2082                 sky2_write32(hw, Q_ADDR(txqaddr[port], Q_CSR), BMU_CLR_IRQ_TCP);
2083         }
2084 }
2085
2086 static void sky2_hw_intr(struct sky2_hw *hw)
2087 {
2088         u32 status = sky2_read32(hw, B0_HWE_ISRC);
2089
2090         if (status & Y2_IS_TIST_OV)
2091                 sky2_write8(hw, GMAC_TI_ST_CTRL, GMT_ST_CLR_IRQ);
2092
2093         if (status & (Y2_IS_MST_ERR | Y2_IS_IRQ_STAT)) {
2094                 u16 pci_err;
2095
2096                 pci_err = sky2_pci_read16(hw, PCI_STATUS);
2097                 if (net_ratelimit())
2098                         printk(KERN_ERR PFX "%s: pci hw error (0x%x)\n",
2099                                pci_name(hw->pdev), pci_err);
2100
2101                 sky2_write8(hw, B2_TST_CTRL1, TST_CFG_WRITE_ON);
2102                 sky2_pci_write16(hw, PCI_STATUS,
2103                                       pci_err | PCI_STATUS_ERROR_BITS);
2104                 sky2_write8(hw, B2_TST_CTRL1, TST_CFG_WRITE_OFF);
2105         }
2106
2107         if (status & Y2_IS_PCI_EXP) {
2108                 /* PCI-Express uncorrectable Error occurred */
2109                 u32 pex_err;
2110
2111                 pex_err = sky2_pci_read32(hw, PEX_UNC_ERR_STAT);
2112
2113                 if (net_ratelimit())
2114                         printk(KERN_ERR PFX "%s: pci express error (0x%x)\n",
2115                                pci_name(hw->pdev), pex_err);
2116
2117                 /* clear the interrupt */
2118                 sky2_write32(hw, B2_TST_CTRL1, TST_CFG_WRITE_ON);
2119                 sky2_pci_write32(hw, PEX_UNC_ERR_STAT,
2120                                        0xffffffffUL);
2121                 sky2_write32(hw, B2_TST_CTRL1, TST_CFG_WRITE_OFF);
2122
2123                 if (pex_err & PEX_FATAL_ERRORS) {
2124                         u32 hwmsk = sky2_read32(hw, B0_HWE_IMSK);
2125                         hwmsk &= ~Y2_IS_PCI_EXP;
2126                         sky2_write32(hw, B0_HWE_IMSK, hwmsk);
2127                 }
2128         }
2129
2130         if (status & Y2_HWE_L1_MASK)
2131                 sky2_hw_error(hw, 0, status);
2132         status >>= 8;
2133         if (status & Y2_HWE_L1_MASK)
2134                 sky2_hw_error(hw, 1, status);
2135 }
2136
2137 static void sky2_mac_intr(struct sky2_hw *hw, unsigned port)
2138 {
2139         struct net_device *dev = hw->dev[port];
2140         struct sky2_port *sky2 = netdev_priv(dev);
2141         u8 status = sky2_read8(hw, SK_REG(port, GMAC_IRQ_SRC));
2142
2143         if (netif_msg_intr(sky2))
2144                 printk(KERN_INFO PFX "%s: mac interrupt status 0x%x\n",
2145                        dev->name, status);
2146
2147         if (status & GM_IS_RX_FF_OR) {
2148                 ++sky2->net_stats.rx_fifo_errors;
2149                 sky2_write8(hw, SK_REG(port, RX_GMF_CTRL_T), GMF_CLI_RX_FO);
2150         }
2151
2152         if (status & GM_IS_TX_FF_UR) {
2153                 ++sky2->net_stats.tx_fifo_errors;
2154                 sky2_write8(hw, SK_REG(port, TX_GMF_CTRL_T), GMF_CLI_TX_FU);
2155         }
2156 }
2157
2158 /* This should never happen it is a fatal situation */
2159 static void sky2_descriptor_error(struct sky2_hw *hw, unsigned port,
2160                                   const char *rxtx, u32 mask)
2161 {
2162         struct net_device *dev = hw->dev[port];
2163         struct sky2_port *sky2 = netdev_priv(dev);
2164         u32 imask;
2165
2166         printk(KERN_ERR PFX "%s: %s descriptor error (hardware problem)\n",
2167                dev ? dev->name : "<not registered>", rxtx);
2168
2169         imask = sky2_read32(hw, B0_IMSK);
2170         imask &= ~mask;
2171         sky2_write32(hw, B0_IMSK, imask);
2172
2173         if (dev) {
2174                 spin_lock(&sky2->phy_lock);
2175                 sky2_link_down(sky2);
2176                 spin_unlock(&sky2->phy_lock);
2177         }
2178 }
2179
2180 /* If idle then force a fake soft NAPI poll once a second
2181  * to work around cases where sharing an edge triggered interrupt.
2182  */
2183 static inline void sky2_idle_start(struct sky2_hw *hw)
2184 {
2185         if (idle_timeout > 0)
2186                 mod_timer(&hw->idle_timer,
2187                           jiffies + msecs_to_jiffies(idle_timeout));
2188 }
2189
2190 static void sky2_idle(unsigned long arg)
2191 {
2192         struct sky2_hw *hw = (struct sky2_hw *) arg;
2193         struct net_device *dev = hw->dev[0];
2194
2195         if (__netif_rx_schedule_prep(dev))
2196                 __netif_rx_schedule(dev);
2197
2198         mod_timer(&hw->idle_timer, jiffies + msecs_to_jiffies(idle_timeout));
2199 }
2200
2201
2202 static int sky2_poll(struct net_device *dev0, int *budget)
2203 {
2204         struct sky2_hw *hw = ((struct sky2_port *) netdev_priv(dev0))->hw;
2205         int work_limit = min(dev0->quota, *budget);
2206         int work_done = 0;
2207         u32 status = sky2_read32(hw, B0_Y2_SP_EISR);
2208
2209         if (status & Y2_IS_HW_ERR)
2210                 sky2_hw_intr(hw);
2211
2212         if (status & Y2_IS_IRQ_PHY1)
2213                 sky2_phy_intr(hw, 0);
2214
2215         if (status & Y2_IS_IRQ_PHY2)
2216                 sky2_phy_intr(hw, 1);
2217
2218         if (status & Y2_IS_IRQ_MAC1)
2219                 sky2_mac_intr(hw, 0);
2220
2221         if (status & Y2_IS_IRQ_MAC2)
2222                 sky2_mac_intr(hw, 1);
2223
2224         if (status & Y2_IS_CHK_RX1)
2225                 sky2_descriptor_error(hw, 0, "receive", Y2_IS_CHK_RX1);
2226
2227         if (status & Y2_IS_CHK_RX2)
2228                 sky2_descriptor_error(hw, 1, "receive", Y2_IS_CHK_RX2);
2229
2230         if (status & Y2_IS_CHK_TXA1)
2231                 sky2_descriptor_error(hw, 0, "transmit", Y2_IS_CHK_TXA1);
2232
2233         if (status & Y2_IS_CHK_TXA2)
2234                 sky2_descriptor_error(hw, 1, "transmit", Y2_IS_CHK_TXA2);
2235
2236         work_done = sky2_status_intr(hw, work_limit);
2237         *budget -= work_done;
2238         dev0->quota -= work_done;
2239
2240         if (sky2_more_work(hw))
2241                 return 1;
2242
2243         netif_rx_complete(dev0);
2244
2245         sky2_read32(hw, B0_Y2_SP_LISR);
2246         return 0;
2247 }
2248
2249 static irqreturn_t sky2_intr(int irq, void *dev_id, struct pt_regs *regs)
2250 {
2251         struct sky2_hw *hw = dev_id;
2252         struct net_device *dev0 = hw->dev[0];
2253         u32 status;
2254
2255         /* Reading this mask interrupts as side effect */
2256         status = sky2_read32(hw, B0_Y2_SP_ISRC2);
2257         if (status == 0 || status == ~0)
2258                 return IRQ_NONE;
2259
2260         prefetch(&hw->st_le[hw->st_idx]);
2261         if (likely(__netif_rx_schedule_prep(dev0)))
2262                 __netif_rx_schedule(dev0);
2263
2264         return IRQ_HANDLED;
2265 }
2266
2267 #ifdef CONFIG_NET_POLL_CONTROLLER
2268 static void sky2_netpoll(struct net_device *dev)
2269 {
2270         struct sky2_port *sky2 = netdev_priv(dev);
2271         struct net_device *dev0 = sky2->hw->dev[0];
2272
2273         if (netif_running(dev) && __netif_rx_schedule_prep(dev0))
2274                 __netif_rx_schedule(dev0);
2275 }
2276 #endif
2277
2278 /* Chip internal frequency for clock calculations */
2279 static inline u32 sky2_mhz(const struct sky2_hw *hw)
2280 {
2281         switch (hw->chip_id) {
2282         case CHIP_ID_YUKON_EC:
2283         case CHIP_ID_YUKON_EC_U:
2284                 return 125;     /* 125 Mhz */
2285         case CHIP_ID_YUKON_FE:
2286                 return 100;     /* 100 Mhz */
2287         default:                /* YUKON_XL */
2288                 return 156;     /* 156 Mhz */
2289         }
2290 }
2291
2292 static inline u32 sky2_us2clk(const struct sky2_hw *hw, u32 us)
2293 {
2294         return sky2_mhz(hw) * us;
2295 }
2296
2297 static inline u32 sky2_clk2us(const struct sky2_hw *hw, u32 clk)
2298 {
2299         return clk / sky2_mhz(hw);
2300 }
2301
2302
2303 static int __devinit sky2_reset(struct sky2_hw *hw)
2304 {
2305         u16 status;
2306         u8 t8;
2307         int i;
2308
2309         sky2_write8(hw, B0_CTST, CS_RST_CLR);
2310
2311         hw->chip_id = sky2_read8(hw, B2_CHIP_ID);
2312         if (hw->chip_id < CHIP_ID_YUKON_XL || hw->chip_id > CHIP_ID_YUKON_FE) {
2313                 printk(KERN_ERR PFX "%s: unsupported chip type 0x%x\n",
2314                        pci_name(hw->pdev), hw->chip_id);
2315                 return -EOPNOTSUPP;
2316         }
2317
2318         hw->chip_rev = (sky2_read8(hw, B2_MAC_CFG) & CFG_CHIP_R_MSK) >> 4;
2319
2320         /* This rev is really old, and requires untested workarounds */
2321         if (hw->chip_id == CHIP_ID_YUKON_EC && hw->chip_rev == CHIP_REV_YU_EC_A1) {
2322                 printk(KERN_ERR PFX "%s: unsupported revision Yukon-%s (0x%x) rev %d\n",
2323                        pci_name(hw->pdev), yukon2_name[hw->chip_id - CHIP_ID_YUKON_XL],
2324                        hw->chip_id, hw->chip_rev);
2325                 return -EOPNOTSUPP;
2326         }
2327
2328         /* disable ASF */
2329         if (hw->chip_id <= CHIP_ID_YUKON_EC) {
2330                 sky2_write8(hw, B28_Y2_ASF_STAT_CMD, Y2_ASF_RESET);
2331                 sky2_write16(hw, B0_CTST, Y2_ASF_DISABLE);
2332         }
2333
2334         /* do a SW reset */
2335         sky2_write8(hw, B0_CTST, CS_RST_SET);
2336         sky2_write8(hw, B0_CTST, CS_RST_CLR);
2337
2338         /* clear PCI errors, if any */
2339         status = sky2_pci_read16(hw, PCI_STATUS);
2340
2341         sky2_write8(hw, B2_TST_CTRL1, TST_CFG_WRITE_ON);
2342         sky2_pci_write16(hw, PCI_STATUS, status | PCI_STATUS_ERROR_BITS);
2343
2344
2345         sky2_write8(hw, B0_CTST, CS_MRST_CLR);
2346
2347         /* clear any PEX errors */
2348         if (pci_find_capability(hw->pdev, PCI_CAP_ID_EXP))
2349                 sky2_pci_write32(hw, PEX_UNC_ERR_STAT, 0xffffffffUL);
2350
2351
2352         hw->pmd_type = sky2_read8(hw, B2_PMD_TYP);
2353         hw->ports = 1;
2354         t8 = sky2_read8(hw, B2_Y2_HW_RES);
2355         if ((t8 & CFG_DUAL_MAC_MSK) == CFG_DUAL_MAC_MSK) {
2356                 if (!(sky2_read8(hw, B2_Y2_CLK_GATE) & Y2_STATUS_LNK2_INAC))
2357                         ++hw->ports;
2358         }
2359
2360         sky2_set_power_state(hw, PCI_D0);
2361
2362         for (i = 0; i < hw->ports; i++) {
2363                 sky2_write8(hw, SK_REG(i, GMAC_LINK_CTRL), GMLC_RST_SET);
2364                 sky2_write8(hw, SK_REG(i, GMAC_LINK_CTRL), GMLC_RST_CLR);
2365         }
2366
2367         sky2_write8(hw, B2_TST_CTRL1, TST_CFG_WRITE_OFF);
2368
2369         /* Clear I2C IRQ noise */
2370         sky2_write32(hw, B2_I2C_IRQ, 1);
2371
2372         /* turn off hardware timer (unused) */
2373         sky2_write8(hw, B2_TI_CTRL, TIM_STOP);
2374         sky2_write8(hw, B2_TI_CTRL, TIM_CLR_IRQ);
2375
2376         sky2_write8(hw, B0_Y2LED, LED_STAT_ON);
2377
2378         /* Turn off descriptor polling */
2379         sky2_write32(hw, B28_DPT_CTRL, DPT_STOP);
2380
2381         /* Turn off receive timestamp */
2382         sky2_write8(hw, GMAC_TI_ST_CTRL, GMT_ST_STOP);
2383         sky2_write8(hw, GMAC_TI_ST_CTRL, GMT_ST_CLR_IRQ);
2384
2385         /* enable the Tx Arbiters */
2386         for (i = 0; i < hw->ports; i++)
2387                 sky2_write8(hw, SK_REG(i, TXA_CTRL), TXA_ENA_ARB);
2388
2389         /* Initialize ram interface */
2390         for (i = 0; i < hw->ports; i++) {
2391                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_CTRL), RI_RST_CLR);
2392
2393                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_WTO_R1), SK_RI_TO_53);
2394                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_WTO_XA1), SK_RI_TO_53);
2395                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_WTO_XS1), SK_RI_TO_53);
2396                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_RTO_R1), SK_RI_TO_53);
2397                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_RTO_XA1), SK_RI_TO_53);
2398                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_RTO_XS1), SK_RI_TO_53);
2399                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_WTO_R2), SK_RI_TO_53);
2400                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_WTO_XA2), SK_RI_TO_53);
2401                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_WTO_XS2), SK_RI_TO_53);
2402                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_RTO_R2), SK_RI_TO_53);
2403                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_RTO_XA2), SK_RI_TO_53);
2404                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_RTO_XS2), SK_RI_TO_53);
2405         }
2406
2407         sky2_write32(hw, B0_HWE_IMSK, Y2_HWE_ALL_MASK);
2408
2409         for (i = 0; i < hw->ports; i++)
2410                 sky2_phy_reset(hw, i);
2411
2412         memset(hw->st_le, 0, STATUS_LE_BYTES);
2413         hw->st_idx = 0;
2414
2415         sky2_write32(hw, STAT_CTRL, SC_STAT_RST_SET);
2416         sky2_write32(hw, STAT_CTRL, SC_STAT_RST_CLR);
2417
2418         sky2_write32(hw, STAT_LIST_ADDR_LO, hw->st_dma);
2419         sky2_write32(hw, STAT_LIST_ADDR_HI, (u64) hw->st_dma >> 32);
2420
2421         /* Set the list last index */
2422         sky2_write16(hw, STAT_LAST_IDX, STATUS_RING_SIZE - 1);
2423
2424         sky2_write16(hw, STAT_TX_IDX_TH, 10);
2425         sky2_write8(hw, STAT_FIFO_WM, 16);
2426
2427         /* set Status-FIFO ISR watermark */
2428         if (hw->chip_id == CHIP_ID_YUKON_XL && hw->chip_rev == 0)
2429                 sky2_write8(hw, STAT_FIFO_ISR_WM, 4);
2430         else
2431                 sky2_write8(hw, STAT_FIFO_ISR_WM, 16);
2432
2433         sky2_write32(hw, STAT_TX_TIMER_INI, sky2_us2clk(hw, 1000));
2434         sky2_write32(hw, STAT_ISR_TIMER_INI, sky2_us2clk(hw, 20));
2435         sky2_write32(hw, STAT_LEV_TIMER_INI, sky2_us2clk(hw, 100));
2436
2437         /* enable status unit */
2438         sky2_write32(hw, STAT_CTRL, SC_STAT_OP_ON);
2439
2440         sky2_write8(hw, STAT_TX_TIMER_CTRL, TIM_START);
2441         sky2_write8(hw, STAT_LEV_TIMER_CTRL, TIM_START);
2442         sky2_write8(hw, STAT_ISR_TIMER_CTRL, TIM_START);
2443
2444         return 0;
2445 }
2446
2447 static u32 sky2_supported_modes(const struct sky2_hw *hw)
2448 {
2449         if (sky2_is_copper(hw)) {
2450                 u32 modes = SUPPORTED_10baseT_Half
2451                         | SUPPORTED_10baseT_Full
2452                         | SUPPORTED_100baseT_Half
2453                         | SUPPORTED_100baseT_Full
2454                         | SUPPORTED_Autoneg | SUPPORTED_TP;
2455
2456                 if (hw->chip_id != CHIP_ID_YUKON_FE)
2457                         modes |= SUPPORTED_1000baseT_Half
2458                                 | SUPPORTED_1000baseT_Full;
2459                 return modes;
2460         } else
2461                 return  SUPPORTED_1000baseT_Half
2462                         | SUPPORTED_1000baseT_Full
2463                         | SUPPORTED_Autoneg
2464                         | SUPPORTED_FIBRE;
2465 }
2466
2467 static int sky2_get_settings(struct net_device *dev, struct ethtool_cmd *ecmd)
2468 {
2469         struct sky2_port *sky2 = netdev_priv(dev);
2470         struct sky2_hw *hw = sky2->hw;
2471
2472         ecmd->transceiver = XCVR_INTERNAL;
2473         ecmd->supported = sky2_supported_modes(hw);
2474         ecmd->phy_address = PHY_ADDR_MARV;
2475         if (sky2_is_copper(hw)) {
2476                 ecmd->supported = SUPPORTED_10baseT_Half
2477                     | SUPPORTED_10baseT_Full
2478                     | SUPPORTED_100baseT_Half
2479                     | SUPPORTED_100baseT_Full
2480                     | SUPPORTED_1000baseT_Half
2481                     | SUPPORTED_1000baseT_Full
2482                     | SUPPORTED_Autoneg | SUPPORTED_TP;
2483                 ecmd->port = PORT_TP;
2484                 ecmd->speed = sky2->speed;
2485         } else {
2486                 ecmd->speed = SPEED_1000;
2487                 ecmd->port = PORT_FIBRE;
2488         }
2489
2490         ecmd->advertising = sky2->advertising;
2491         ecmd->autoneg = sky2->autoneg;
2492         ecmd->duplex = sky2->duplex;
2493         return 0;
2494 }
2495
2496 static int sky2_set_settings(struct net_device *dev, struct ethtool_cmd *ecmd)
2497 {
2498         struct sky2_port *sky2 = netdev_priv(dev);
2499         const struct sky2_hw *hw = sky2->hw;
2500         u32 supported = sky2_supported_modes(hw);
2501
2502         if (ecmd->autoneg == AUTONEG_ENABLE) {
2503                 ecmd->advertising = supported;
2504                 sky2->duplex = -1;
2505                 sky2->speed = -1;
2506         } else {
2507                 u32 setting;
2508
2509                 switch (ecmd->speed) {
2510                 case SPEED_1000:
2511                         if (ecmd->duplex == DUPLEX_FULL)
2512                                 setting = SUPPORTED_1000baseT_Full;
2513                         else if (ecmd->duplex == DUPLEX_HALF)
2514                                 setting = SUPPORTED_1000baseT_Half;
2515                         else
2516                                 return -EINVAL;
2517                         break;
2518                 case SPEED_100:
2519                         if (ecmd->duplex == DUPLEX_FULL)
2520                                 setting = SUPPORTED_100baseT_Full;
2521                         else if (ecmd->duplex == DUPLEX_HALF)
2522                                 setting = SUPPORTED_100baseT_Half;
2523                         else
2524                                 return -EINVAL;
2525                         break;
2526
2527                 case SPEED_10:
2528                         if (ecmd->duplex == DUPLEX_FULL)
2529                                 setting = SUPPORTED_10baseT_Full;
2530                         else if (ecmd->duplex == DUPLEX_HALF)
2531                                 setting = SUPPORTED_10baseT_Half;
2532                         else
2533                                 return -EINVAL;
2534                         break;
2535                 default:
2536                         return -EINVAL;
2537                 }
2538
2539                 if ((setting & supported) == 0)
2540                         return -EINVAL;
2541
2542                 sky2->speed = ecmd->speed;
2543                 sky2->duplex = ecmd->duplex;
2544         }
2545
2546         sky2->autoneg = ecmd->autoneg;
2547         sky2->advertising = ecmd->advertising;
2548
2549         if (netif_running(dev))
2550                 sky2_phy_reinit(sky2);
2551
2552         return 0;
2553 }
2554
2555 static void sky2_get_drvinfo(struct net_device *dev,
2556                              struct ethtool_drvinfo *info)
2557 {
2558         struct sky2_port *sky2 = netdev_priv(dev);
2559
2560         strcpy(info->driver, DRV_NAME);
2561         strcpy(info->version, DRV_VERSION);
2562         strcpy(info->fw_version, "N/A");
2563         strcpy(info->bus_info, pci_name(sky2->hw->pdev));
2564 }
2565
2566 static const struct sky2_stat {
2567         char name[ETH_GSTRING_LEN];
2568         u16 offset;
2569 } sky2_stats[] = {
2570         { "tx_bytes",      GM_TXO_OK_HI },
2571         { "rx_bytes",      GM_RXO_OK_HI },
2572         { "tx_broadcast",  GM_TXF_BC_OK },
2573         { "rx_broadcast",  GM_RXF_BC_OK },
2574         { "tx_multicast",  GM_TXF_MC_OK },
2575         { "rx_multicast",  GM_RXF_MC_OK },
2576         { "tx_unicast",    GM_TXF_UC_OK },
2577         { "rx_unicast",    GM_RXF_UC_OK },
2578         { "tx_mac_pause",  GM_TXF_MPAUSE },
2579         { "rx_mac_pause",  GM_RXF_MPAUSE },
2580         { "collisions",    GM_TXF_COL },
2581         { "late_collision",GM_TXF_LAT_COL },
2582         { "aborted",       GM_TXF_ABO_COL },
2583         { "single_collisions", GM_TXF_SNG_COL },
2584         { "multi_collisions", GM_TXF_MUL_COL },
2585
2586         { "rx_short",      GM_RXF_SHT },
2587         { "rx_runt",       GM_RXE_FRAG },
2588         { "rx_64_byte_packets", GM_RXF_64B },
2589         { "rx_65_to_127_byte_packets", GM_RXF_127B },
2590         { "rx_128_to_255_byte_packets", GM_RXF_255B },
2591         { "rx_256_to_511_byte_packets", GM_RXF_511B },
2592         { "rx_512_to_1023_byte_packets", GM_RXF_1023B },
2593         { "rx_1024_to_1518_byte_packets", GM_RXF_1518B },
2594         { "rx_1518_to_max_byte_packets", GM_RXF_MAX_SZ },
2595         { "rx_too_long",   GM_RXF_LNG_ERR },
2596         { "rx_fifo_overflow", GM_RXE_FIFO_OV },
2597         { "rx_jabber",     GM_RXF_JAB_PKT },
2598         { "rx_fcs_error",   GM_RXF_FCS_ERR },
2599
2600         { "tx_64_byte_packets", GM_TXF_64B },
2601         { "tx_65_to_127_byte_packets", GM_TXF_127B },
2602         { "tx_128_to_255_byte_packets", GM_TXF_255B },
2603         { "tx_256_to_511_byte_packets", GM_TXF_511B },
2604         { "tx_512_to_1023_byte_packets", GM_TXF_1023B },
2605         { "tx_1024_to_1518_byte_packets", GM_TXF_1518B },
2606         { "tx_1519_to_max_byte_packets", GM_TXF_MAX_SZ },
2607         { "tx_fifo_underrun", GM_TXE_FIFO_UR },
2608 };
2609
2610 static u32 sky2_get_rx_csum(struct net_device *dev)
2611 {
2612         struct sky2_port *sky2 = netdev_priv(dev);
2613
2614         return sky2->rx_csum;
2615 }
2616
2617 static int sky2_set_rx_csum(struct net_device *dev, u32 data)
2618 {
2619         struct sky2_port *sky2 = netdev_priv(dev);
2620
2621         sky2->rx_csum = data;
2622
2623         sky2_write32(sky2->hw, Q_ADDR(rxqaddr[sky2->port], Q_CSR),
2624                      data ? BMU_ENA_RX_CHKSUM : BMU_DIS_RX_CHKSUM);
2625
2626         return 0;
2627 }
2628
2629 static u32 sky2_get_msglevel(struct net_device *netdev)
2630 {
2631         struct sky2_port *sky2 = netdev_priv(netdev);
2632         return sky2->msg_enable;
2633 }
2634
2635 static int sky2_nway_reset(struct net_device *dev)
2636 {
2637         struct sky2_port *sky2 = netdev_priv(dev);
2638
2639         if (sky2->autoneg != AUTONEG_ENABLE)
2640                 return -EINVAL;
2641
2642         sky2_phy_reinit(sky2);
2643
2644         return 0;
2645 }
2646
2647 static void sky2_phy_stats(struct sky2_port *sky2, u64 * data, unsigned count)
2648 {
2649         struct sky2_hw *hw = sky2->hw;
2650         unsigned port = sky2->port;
2651         int i;
2652
2653         data[0] = (u64) gma_read32(hw, port, GM_TXO_OK_HI) << 32
2654             | (u64) gma_read32(hw, port, GM_TXO_OK_LO);
2655         data[1] = (u64) gma_read32(hw, port, GM_RXO_OK_HI) << 32
2656             | (u64) gma_read32(hw, port, GM_RXO_OK_LO);
2657
2658         for (i = 2; i < count; i++)
2659                 data[i] = (u64) gma_read32(hw, port, sky2_stats[i].offset);
2660 }
2661
2662 static void sky2_set_msglevel(struct net_device *netdev, u32 value)
2663 {
2664         struct sky2_port *sky2 = netdev_priv(netdev);
2665         sky2->msg_enable = value;
2666 }
2667
2668 static int sky2_get_stats_count(struct net_device *dev)
2669 {
2670         return ARRAY_SIZE(sky2_stats);
2671 }
2672
2673 static void sky2_get_ethtool_stats(struct net_device *dev,
2674                                    struct ethtool_stats *stats, u64 * data)
2675 {
2676         struct sky2_port *sky2 = netdev_priv(dev);
2677
2678         sky2_phy_stats(sky2, data, ARRAY_SIZE(sky2_stats));
2679 }
2680
2681 static void sky2_get_strings(struct net_device *dev, u32 stringset, u8 * data)
2682 {
2683         int i;
2684
2685         switch (stringset) {
2686         case ETH_SS_STATS:
2687                 for (i = 0; i < ARRAY_SIZE(sky2_stats); i++)
2688                         memcpy(data + i * ETH_GSTRING_LEN,
2689                                sky2_stats[i].name, ETH_GSTRING_LEN);
2690                 break;
2691         }
2692 }
2693
2694 /* Use hardware MIB variables for critical path statistics and
2695  * transmit feedback not reported at interrupt.
2696  * Other errors are accounted for in interrupt handler.
2697  */
2698 static struct net_device_stats *sky2_get_stats(struct net_device *dev)
2699 {
2700         struct sky2_port *sky2 = netdev_priv(dev);
2701         u64 data[13];
2702
2703         sky2_phy_stats(sky2, data, ARRAY_SIZE(data));
2704
2705         sky2->net_stats.tx_bytes = data[0];
2706         sky2->net_stats.rx_bytes = data[1];
2707         sky2->net_stats.tx_packets = data[2] + data[4] + data[6];
2708         sky2->net_stats.rx_packets = data[3] + data[5] + data[7];
2709         sky2->net_stats.multicast = data[3] + data[5];
2710         sky2->net_stats.collisions = data[10];
2711         sky2->net_stats.tx_aborted_errors = data[12];
2712
2713         return &sky2->net_stats;
2714 }
2715
2716 static int sky2_set_mac_address(struct net_device *dev, void *p)
2717 {
2718         struct sky2_port *sky2 = netdev_priv(dev);
2719         struct sky2_hw *hw = sky2->hw;
2720         unsigned port = sky2->port;
2721         const struct sockaddr *addr = p;
2722
2723         if (!is_valid_ether_addr(addr->sa_data))
2724                 return -EADDRNOTAVAIL;
2725
2726         memcpy(dev->dev_addr, addr->sa_data, ETH_ALEN);
2727         memcpy_toio(hw->regs + B2_MAC_1 + port * 8,
2728                     dev->dev_addr, ETH_ALEN);
2729         memcpy_toio(hw->regs + B2_MAC_2 + port * 8,
2730                     dev->dev_addr, ETH_ALEN);
2731
2732         /* virtual address for data */
2733         gma_set_addr(hw, port, GM_SRC_ADDR_2L, dev->dev_addr);
2734
2735         /* physical address: used for pause frames */
2736         gma_set_addr(hw, port, GM_SRC_ADDR_1L, dev->dev_addr);
2737
2738         return 0;
2739 }
2740
2741 static void sky2_set_multicast(struct net_device *dev)
2742 {
2743         struct sky2_port *sky2 = netdev_priv(dev);
2744         struct sky2_hw *hw = sky2->hw;
2745         unsigned port = sky2->port;
2746         struct dev_mc_list *list = dev->mc_list;
2747         u16 reg;
2748         u8 filter[8];
2749
2750         memset(filter, 0, sizeof(filter));
2751
2752         reg = gma_read16(hw, port, GM_RX_CTRL);
2753         reg |= GM_RXCR_UCF_ENA;
2754
2755         if (dev->flags & IFF_PROMISC)   /* promiscuous */
2756                 reg &= ~(GM_RXCR_UCF_ENA | GM_RXCR_MCF_ENA);
2757         else if ((dev->flags & IFF_ALLMULTI) || dev->mc_count > 16)     /* all multicast */
2758                 memset(filter, 0xff, sizeof(filter));
2759         else if (dev->mc_count == 0)    /* no multicast */
2760                 reg &= ~GM_RXCR_MCF_ENA;
2761         else {
2762                 int i;
2763                 reg |= GM_RXCR_MCF_ENA;
2764
2765                 for (i = 0; list && i < dev->mc_count; i++, list = list->next) {
2766                         u32 bit = ether_crc(ETH_ALEN, list->dmi_addr) & 0x3f;
2767                         filter[bit / 8] |= 1 << (bit % 8);
2768                 }
2769         }
2770
2771         gma_write16(hw, port, GM_MC_ADDR_H1,
2772                     (u16) filter[0] | ((u16) filter[1] << 8));
2773         gma_write16(hw, port, GM_MC_ADDR_H2,
2774                     (u16) filter[2] | ((u16) filter[3] << 8));
2775         gma_write16(hw, port, GM_MC_ADDR_H3,
2776                     (u16) filter[4] | ((u16) filter[5] << 8));
2777         gma_write16(hw, port, GM_MC_ADDR_H4,
2778                     (u16) filter[6] | ((u16) filter[7] << 8));
2779
2780         gma_write16(hw, port, GM_RX_CTRL, reg);
2781 }
2782
2783 /* Can have one global because blinking is controlled by
2784  * ethtool and that is always under RTNL mutex
2785  */
2786 static void sky2_led(struct sky2_hw *hw, unsigned port, int on)
2787 {
2788         u16 pg;
2789
2790         switch (hw->chip_id) {
2791         case CHIP_ID_YUKON_XL:
2792                 pg = gm_phy_read(hw, port, PHY_MARV_EXT_ADR);
2793                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, 3);
2794                 gm_phy_write(hw, port, PHY_MARV_PHY_CTRL,
2795                              on ? (PHY_M_LEDC_LOS_CTRL(1) |
2796                                    PHY_M_LEDC_INIT_CTRL(7) |
2797                                    PHY_M_LEDC_STA1_CTRL(7) |
2798                                    PHY_M_LEDC_STA0_CTRL(7))
2799                              : 0);
2800
2801                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, pg);
2802                 break;
2803
2804         default:
2805                 gm_phy_write(hw, port, PHY_MARV_LED_CTRL, 0);
2806                 gm_phy_write(hw, port, PHY_MARV_LED_OVER,
2807                              on ? PHY_M_LED_MO_DUP(MO_LED_ON) |
2808                              PHY_M_LED_MO_10(MO_LED_ON) |
2809                              PHY_M_LED_MO_100(MO_LED_ON) |
2810                              PHY_M_LED_MO_1000(MO_LED_ON) |
2811                              PHY_M_LED_MO_RX(MO_LED_ON)
2812                              : PHY_M_LED_MO_DUP(MO_LED_OFF) |
2813                              PHY_M_LED_MO_10(MO_LED_OFF) |
2814                              PHY_M_LED_MO_100(MO_LED_OFF) |
2815                              PHY_M_LED_MO_1000(MO_LED_OFF) |
2816                              PHY_M_LED_MO_RX(MO_LED_OFF));
2817
2818         }
2819 }
2820
2821 /* blink LED's for finding board */
2822 static int sky2_phys_id(struct net_device *dev, u32 data)
2823 {
2824         struct sky2_port *sky2 = netdev_priv(dev);
2825         struct sky2_hw *hw = sky2->hw;
2826         unsigned port = sky2->port;
2827         u16 ledctrl, ledover = 0;
2828         long ms;
2829         int interrupted;
2830         int onoff = 1;
2831
2832         if (!data || data > (u32) (MAX_SCHEDULE_TIMEOUT / HZ))
2833                 ms = jiffies_to_msecs(MAX_SCHEDULE_TIMEOUT);
2834         else
2835                 ms = data * 1000;
2836
2837         /* save initial values */
2838         spin_lock_bh(&sky2->phy_lock);
2839         if (hw->chip_id == CHIP_ID_YUKON_XL) {
2840                 u16 pg = gm_phy_read(hw, port, PHY_MARV_EXT_ADR);
2841                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, 3);
2842                 ledctrl = gm_phy_read(hw, port, PHY_MARV_PHY_CTRL);
2843                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, pg);
2844         } else {
2845                 ledctrl = gm_phy_read(hw, port, PHY_MARV_LED_CTRL);
2846                 ledover = gm_phy_read(hw, port, PHY_MARV_LED_OVER);
2847         }
2848
2849         interrupted = 0;
2850         while (!interrupted && ms > 0) {
2851                 sky2_led(hw, port, onoff);
2852                 onoff = !onoff;
2853
2854                 spin_unlock_bh(&sky2->phy_lock);
2855                 interrupted = msleep_interruptible(250);
2856                 spin_lock_bh(&sky2->phy_lock);
2857
2858                 ms -= 250;
2859         }
2860
2861         /* resume regularly scheduled programming */
2862         if (hw->chip_id == CHIP_ID_YUKON_XL) {
2863                 u16 pg = gm_phy_read(hw, port, PHY_MARV_EXT_ADR);
2864                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, 3);
2865                 gm_phy_write(hw, port, PHY_MARV_PHY_CTRL, ledctrl);
2866                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, pg);
2867         } else {
2868                 gm_phy_write(hw, port, PHY_MARV_LED_CTRL, ledctrl);
2869                 gm_phy_write(hw, port, PHY_MARV_LED_OVER, ledover);
2870         }
2871         spin_unlock_bh(&sky2->phy_lock);
2872
2873         return 0;
2874 }
2875
2876 static void sky2_get_pauseparam(struct net_device *dev,
2877                                 struct ethtool_pauseparam *ecmd)
2878 {
2879         struct sky2_port *sky2 = netdev_priv(dev);
2880
2881         ecmd->tx_pause = sky2->tx_pause;
2882         ecmd->rx_pause = sky2->rx_pause;
2883         ecmd->autoneg = sky2->autoneg;
2884 }
2885
2886 static int sky2_set_pauseparam(struct net_device *dev,
2887                                struct ethtool_pauseparam *ecmd)
2888 {
2889         struct sky2_port *sky2 = netdev_priv(dev);
2890         int err = 0;
2891
2892         sky2->autoneg = ecmd->autoneg;
2893         sky2->tx_pause = ecmd->tx_pause != 0;
2894         sky2->rx_pause = ecmd->rx_pause != 0;
2895
2896         sky2_phy_reinit(sky2);
2897
2898         return err;
2899 }
2900
2901 static int sky2_get_coalesce(struct net_device *dev,
2902                              struct ethtool_coalesce *ecmd)
2903 {
2904         struct sky2_port *sky2 = netdev_priv(dev);
2905         struct sky2_hw *hw = sky2->hw;
2906
2907         if (sky2_read8(hw, STAT_TX_TIMER_CTRL) == TIM_STOP)
2908                 ecmd->tx_coalesce_usecs = 0;
2909         else {
2910                 u32 clks = sky2_read32(hw, STAT_TX_TIMER_INI);
2911                 ecmd->tx_coalesce_usecs = sky2_clk2us(hw, clks);
2912         }
2913         ecmd->tx_max_coalesced_frames = sky2_read16(hw, STAT_TX_IDX_TH);
2914
2915         if (sky2_read8(hw, STAT_LEV_TIMER_CTRL) == TIM_STOP)
2916                 ecmd->rx_coalesce_usecs = 0;
2917         else {
2918                 u32 clks = sky2_read32(hw, STAT_LEV_TIMER_INI);
2919                 ecmd->rx_coalesce_usecs = sky2_clk2us(hw, clks);
2920         }
2921         ecmd->rx_max_coalesced_frames = sky2_read8(hw, STAT_FIFO_WM);
2922
2923         if (sky2_read8(hw, STAT_ISR_TIMER_CTRL) == TIM_STOP)
2924                 ecmd->rx_coalesce_usecs_irq = 0;
2925         else {
2926                 u32 clks = sky2_read32(hw, STAT_ISR_TIMER_INI);
2927                 ecmd->rx_coalesce_usecs_irq = sky2_clk2us(hw, clks);
2928         }
2929
2930         ecmd->rx_max_coalesced_frames_irq = sky2_read8(hw, STAT_FIFO_ISR_WM);
2931
2932         return 0;
2933 }
2934
2935 /* Note: this affect both ports */
2936 static int sky2_set_coalesce(struct net_device *dev,
2937                              struct ethtool_coalesce *ecmd)
2938 {
2939         struct sky2_port *sky2 = netdev_priv(dev);
2940         struct sky2_hw *hw = sky2->hw;
2941         const u32 tmax = sky2_clk2us(hw, 0x0ffffff);
2942
2943         if (ecmd->tx_coalesce_usecs > tmax ||
2944             ecmd->rx_coalesce_usecs > tmax ||
2945             ecmd->rx_coalesce_usecs_irq > tmax)
2946                 return -EINVAL;
2947
2948         if (ecmd->tx_max_coalesced_frames >= TX_RING_SIZE-1)
2949                 return -EINVAL;
2950         if (ecmd->rx_max_coalesced_frames > RX_MAX_PENDING)
2951                 return -EINVAL;
2952         if (ecmd->rx_max_coalesced_frames_irq >RX_MAX_PENDING)
2953                 return -EINVAL;
2954
2955         if (ecmd->tx_coalesce_usecs == 0)
2956                 sky2_write8(hw, STAT_TX_TIMER_CTRL, TIM_STOP);
2957         else {
2958                 sky2_write32(hw, STAT_TX_TIMER_INI,
2959                              sky2_us2clk(hw, ecmd->tx_coalesce_usecs));
2960                 sky2_write8(hw, STAT_TX_TIMER_CTRL, TIM_START);
2961         }
2962         sky2_write16(hw, STAT_TX_IDX_TH, ecmd->tx_max_coalesced_frames);
2963
2964         if (ecmd->rx_coalesce_usecs == 0)
2965                 sky2_write8(hw, STAT_LEV_TIMER_CTRL, TIM_STOP);
2966         else {
2967                 sky2_write32(hw, STAT_LEV_TIMER_INI,
2968                              sky2_us2clk(hw, ecmd->rx_coalesce_usecs));
2969                 sky2_write8(hw, STAT_LEV_TIMER_CTRL, TIM_START);
2970         }
2971         sky2_write8(hw, STAT_FIFO_WM, ecmd->rx_max_coalesced_frames);
2972
2973         if (ecmd->rx_coalesce_usecs_irq == 0)
2974                 sky2_write8(hw, STAT_ISR_TIMER_CTRL, TIM_STOP);
2975         else {
2976                 sky2_write32(hw, STAT_ISR_TIMER_INI,
2977                              sky2_us2clk(hw, ecmd->rx_coalesce_usecs_irq));
2978                 sky2_write8(hw, STAT_ISR_TIMER_CTRL, TIM_START);
2979         }
2980         sky2_write8(hw, STAT_FIFO_ISR_WM, ecmd->rx_max_coalesced_frames_irq);
2981         return 0;
2982 }
2983
2984 static void sky2_get_ringparam(struct net_device *dev,
2985                                struct ethtool_ringparam *ering)
2986 {
2987         struct sky2_port *sky2 = netdev_priv(dev);
2988
2989         ering->rx_max_pending = RX_MAX_PENDING;
2990         ering->rx_mini_max_pending = 0;
2991         ering->rx_jumbo_max_pending = 0;
2992         ering->tx_max_pending = TX_RING_SIZE - 1;
2993
2994         ering->rx_pending = sky2->rx_pending;
2995         ering->rx_mini_pending = 0;
2996         ering->rx_jumbo_pending = 0;
2997         ering->tx_pending = sky2->tx_pending;
2998 }
2999
3000 static int sky2_set_ringparam(struct net_device *dev,
3001                               struct ethtool_ringparam *ering)
3002 {
3003         struct sky2_port *sky2 = netdev_priv(dev);
3004         int err = 0;
3005
3006         if (ering->rx_pending > RX_MAX_PENDING ||
3007             ering->rx_pending < 8 ||
3008             ering->tx_pending < MAX_SKB_TX_LE ||
3009             ering->tx_pending > TX_RING_SIZE - 1)
3010                 return -EINVAL;
3011
3012         if (netif_running(dev))
3013                 sky2_down(dev);
3014
3015         sky2->rx_pending = ering->rx_pending;
3016         sky2->tx_pending = ering->tx_pending;
3017
3018         if (netif_running(dev)) {
3019                 err = sky2_up(dev);
3020                 if (err)
3021                         dev_close(dev);
3022                 else
3023                         sky2_set_multicast(dev);
3024         }
3025
3026         return err;
3027 }
3028
3029 static int sky2_get_regs_len(struct net_device *dev)
3030 {
3031         return 0x4000;
3032 }
3033
3034 /*
3035  * Returns copy of control register region
3036  * Note: access to the RAM address register set will cause timeouts.
3037  */
3038 static void sky2_get_regs(struct net_device *dev, struct ethtool_regs *regs,
3039                           void *p)
3040 {
3041         const struct sky2_port *sky2 = netdev_priv(dev);
3042         const void __iomem *io = sky2->hw->regs;
3043
3044         BUG_ON(regs->len < B3_RI_WTO_R1);
3045         regs->version = 1;
3046         memset(p, 0, regs->len);
3047
3048         memcpy_fromio(p, io, B3_RAM_ADDR);
3049
3050         memcpy_fromio(p + B3_RI_WTO_R1,
3051                       io + B3_RI_WTO_R1,
3052                       regs->len - B3_RI_WTO_R1);
3053 }
3054
3055 static struct ethtool_ops sky2_ethtool_ops = {
3056         .get_settings = sky2_get_settings,
3057         .set_settings = sky2_set_settings,
3058         .get_drvinfo = sky2_get_drvinfo,
3059         .get_msglevel = sky2_get_msglevel,
3060         .set_msglevel = sky2_set_msglevel,
3061         .nway_reset   = sky2_nway_reset,
3062         .get_regs_len = sky2_get_regs_len,
3063         .get_regs = sky2_get_regs,
3064         .get_link = ethtool_op_get_link,
3065         .get_sg = ethtool_op_get_sg,
3066         .set_sg = ethtool_op_set_sg,
3067         .get_tx_csum = ethtool_op_get_tx_csum,
3068         .set_tx_csum = ethtool_op_set_tx_csum,
3069         .get_tso = ethtool_op_get_tso,
3070         .set_tso = ethtool_op_set_tso,
3071         .get_rx_csum = sky2_get_rx_csum,
3072         .set_rx_csum = sky2_set_rx_csum,
3073         .get_strings = sky2_get_strings,
3074         .get_coalesce = sky2_get_coalesce,
3075         .set_coalesce = sky2_set_coalesce,
3076         .get_ringparam = sky2_get_ringparam,
3077         .set_ringparam = sky2_set_ringparam,
3078         .get_pauseparam = sky2_get_pauseparam,
3079         .set_pauseparam = sky2_set_pauseparam,
3080         .phys_id = sky2_phys_id,
3081         .get_stats_count = sky2_get_stats_count,
3082         .get_ethtool_stats = sky2_get_ethtool_stats,
3083         .get_perm_addr  = ethtool_op_get_perm_addr,
3084 };
3085
3086 /* Initialize network device */
3087 static __devinit struct net_device *sky2_init_netdev(struct sky2_hw *hw,
3088                                                      unsigned port, int highmem)
3089 {
3090         struct sky2_port *sky2;
3091         struct net_device *dev = alloc_etherdev(sizeof(*sky2));
3092
3093         if (!dev) {
3094                 printk(KERN_ERR "sky2 etherdev alloc failed");
3095                 return NULL;
3096         }
3097
3098         SET_MODULE_OWNER(dev);
3099         SET_NETDEV_DEV(dev, &hw->pdev->dev);
3100         dev->irq = hw->pdev->irq;
3101         dev->open = sky2_up;
3102         dev->stop = sky2_down;
3103         dev->do_ioctl = sky2_ioctl;
3104         dev->hard_start_xmit = sky2_xmit_frame;
3105         dev->get_stats = sky2_get_stats;
3106         dev->set_multicast_list = sky2_set_multicast;
3107         dev->set_mac_address = sky2_set_mac_address;
3108         dev->change_mtu = sky2_change_mtu;
3109         SET_ETHTOOL_OPS(dev, &sky2_ethtool_ops);
3110         dev->tx_timeout = sky2_tx_timeout;
3111         dev->watchdog_timeo = TX_WATCHDOG;
3112         if (port == 0)
3113                 dev->poll = sky2_poll;
3114         dev->weight = NAPI_WEIGHT;
3115 #ifdef CONFIG_NET_POLL_CONTROLLER
3116         dev->poll_controller = sky2_netpoll;
3117 #endif
3118
3119         sky2 = netdev_priv(dev);
3120         sky2->netdev = dev;
3121         sky2->hw = hw;
3122         sky2->msg_enable = netif_msg_init(debug, default_msg);
3123
3124         spin_lock_init(&sky2->tx_lock);
3125         /* Auto speed and flow control */
3126         sky2->autoneg = AUTONEG_ENABLE;
3127         sky2->tx_pause = 1;
3128         sky2->rx_pause = 1;
3129         sky2->duplex = -1;
3130         sky2->speed = -1;
3131         sky2->advertising = sky2_supported_modes(hw);
3132         sky2->rx_csum = 1;
3133
3134         spin_lock_init(&sky2->phy_lock);
3135         sky2->tx_pending = TX_DEF_PENDING;
3136         sky2->rx_pending = RX_DEF_PENDING;
3137         sky2->rx_bufsize = sky2_buf_size(ETH_DATA_LEN);
3138
3139         hw->dev[port] = dev;
3140
3141         sky2->port = port;
3142
3143         dev->features |= NETIF_F_LLTX;
3144         if (hw->chip_id != CHIP_ID_YUKON_EC_U)
3145                 dev->features |= NETIF_F_TSO;
3146         if (highmem)
3147                 dev->features |= NETIF_F_HIGHDMA;
3148         dev->features |= NETIF_F_IP_CSUM | NETIF_F_SG;
3149
3150 #ifdef SKY2_VLAN_TAG_USED
3151         dev->features |= NETIF_F_HW_VLAN_TX | NETIF_F_HW_VLAN_RX;
3152         dev->vlan_rx_register = sky2_vlan_rx_register;
3153         dev->vlan_rx_kill_vid = sky2_vlan_rx_kill_vid;
3154 #endif
3155
3156         /* read the mac address */
3157         memcpy_fromio(dev->dev_addr, hw->regs + B2_MAC_1 + port * 8, ETH_ALEN);
3158         memcpy(dev->perm_addr, dev->dev_addr, dev->addr_len);
3159
3160         /* device is off until link detection */
3161         netif_carrier_off(dev);
3162         netif_stop_queue(dev);
3163
3164         return dev;
3165 }
3166
3167 static void __devinit sky2_show_addr(struct net_device *dev)
3168 {
3169         const struct sky2_port *sky2 = netdev_priv(dev);
3170
3171         if (netif_msg_probe(sky2))
3172                 printk(KERN_INFO PFX "%s: addr %02x:%02x:%02x:%02x:%02x:%02x\n",
3173                        dev->name,
3174                        dev->dev_addr[0], dev->dev_addr[1], dev->dev_addr[2],
3175                        dev->dev_addr[3], dev->dev_addr[4], dev->dev_addr[5]);
3176 }
3177
3178 /* Handle software interrupt used during MSI test */
3179 static irqreturn_t __devinit sky2_test_intr(int irq, void *dev_id,
3180                                             struct pt_regs *regs)
3181 {
3182         struct sky2_hw *hw = dev_id;
3183         u32 status = sky2_read32(hw, B0_Y2_SP_ISRC2);
3184
3185         if (status == 0)
3186                 return IRQ_NONE;
3187
3188         if (status & Y2_IS_IRQ_SW) {
3189                 hw->msi_detected = 1;
3190                 wake_up(&hw->msi_wait);
3191                 sky2_write8(hw, B0_CTST, CS_CL_SW_IRQ);
3192         }
3193         sky2_write32(hw, B0_Y2_SP_ICR, 2);
3194
3195         return IRQ_HANDLED;
3196 }
3197
3198 /* Test interrupt path by forcing a a software IRQ */
3199 static int __devinit sky2_test_msi(struct sky2_hw *hw)
3200 {
3201         struct pci_dev *pdev = hw->pdev;
3202         int err;
3203
3204         init_waitqueue_head (&hw->msi_wait);
3205
3206         sky2_write32(hw, B0_IMSK, Y2_IS_IRQ_SW);
3207
3208         err = request_irq(pdev->irq, sky2_test_intr, SA_SHIRQ, DRV_NAME, hw);
3209         if (err) {
3210                 printk(KERN_ERR PFX "%s: cannot assign irq %d\n",
3211                        pci_name(pdev), pdev->irq);
3212                 return err;
3213         }
3214
3215         sky2_write8(hw, B0_CTST, CS_ST_SW_IRQ);
3216         sky2_read8(hw, B0_CTST);
3217
3218         wait_event_timeout(hw->msi_wait, hw->msi_detected, HZ/10);
3219
3220         if (!hw->msi_detected) {
3221                 /* MSI test failed, go back to INTx mode */
3222                 printk(KERN_WARNING PFX "%s: No interrupt was generated using MSI, "
3223                        "switching to INTx mode. Please report this failure to "
3224                        "the PCI maintainer and include system chipset information.\n",
3225                        pci_name(pdev));
3226
3227                 err = -EOPNOTSUPP;
3228                 sky2_write8(hw, B0_CTST, CS_CL_SW_IRQ);
3229         }
3230
3231         sky2_write32(hw, B0_IMSK, 0);
3232
3233         free_irq(pdev->irq, hw);
3234
3235         return err;
3236 }
3237
3238 static int __devinit sky2_probe(struct pci_dev *pdev,
3239                                 const struct pci_device_id *ent)
3240 {
3241         struct net_device *dev, *dev1 = NULL;
3242         struct sky2_hw *hw;
3243         int err, pm_cap, using_dac = 0;
3244
3245         err = pci_enable_device(pdev);
3246         if (err) {
3247                 printk(KERN_ERR PFX "%s cannot enable PCI device\n",
3248                        pci_name(pdev));
3249                 goto err_out;
3250         }
3251
3252         err = pci_request_regions(pdev, DRV_NAME);
3253         if (err) {
3254                 printk(KERN_ERR PFX "%s cannot obtain PCI resources\n",
3255                        pci_name(pdev));
3256                 goto err_out;
3257         }
3258
3259         pci_set_master(pdev);
3260
3261         /* Find power-management capability. */
3262         pm_cap = pci_find_capability(pdev, PCI_CAP_ID_PM);
3263         if (pm_cap == 0) {
3264                 printk(KERN_ERR PFX "Cannot find PowerManagement capability, "
3265                        "aborting.\n");
3266                 err = -EIO;
3267                 goto err_out_free_regions;
3268         }
3269
3270         if (sizeof(dma_addr_t) > sizeof(u32) &&
3271             !(err = pci_set_dma_mask(pdev, DMA_64BIT_MASK))) {
3272                 using_dac = 1;
3273                 err = pci_set_consistent_dma_mask(pdev, DMA_64BIT_MASK);
3274                 if (err < 0) {
3275                         printk(KERN_ERR PFX "%s unable to obtain 64 bit DMA "
3276                                "for consistent allocations\n", pci_name(pdev));
3277                         goto err_out_free_regions;
3278                 }
3279
3280         } else {
3281                 err = pci_set_dma_mask(pdev, DMA_32BIT_MASK);
3282                 if (err) {
3283                         printk(KERN_ERR PFX "%s no usable DMA configuration\n",
3284                                pci_name(pdev));
3285                         goto err_out_free_regions;
3286                 }
3287         }
3288
3289         err = -ENOMEM;
3290         hw = kzalloc(sizeof(*hw), GFP_KERNEL);
3291         if (!hw) {
3292                 printk(KERN_ERR PFX "%s: cannot allocate hardware struct\n",
3293                        pci_name(pdev));
3294                 goto err_out_free_regions;
3295         }
3296
3297         hw->pdev = pdev;
3298
3299         hw->regs = ioremap_nocache(pci_resource_start(pdev, 0), 0x4000);
3300         if (!hw->regs) {
3301                 printk(KERN_ERR PFX "%s: cannot map device registers\n",
3302                        pci_name(pdev));
3303                 goto err_out_free_hw;
3304         }
3305         hw->pm_cap = pm_cap;
3306
3307 #ifdef __BIG_ENDIAN
3308         /* byte swap descriptors in hardware */
3309         {
3310                 u32 reg;
3311
3312                 reg = sky2_pci_read32(hw, PCI_DEV_REG2);
3313                 reg |= PCI_REV_DESC;
3314                 sky2_pci_write32(hw, PCI_DEV_REG2, reg);
3315         }
3316 #endif
3317
3318         /* ring for status responses */
3319         hw->st_le = pci_alloc_consistent(hw->pdev, STATUS_LE_BYTES,
3320                                          &hw->st_dma);
3321         if (!hw->st_le)
3322                 goto err_out_iounmap;
3323
3324         err = sky2_reset(hw);
3325         if (err)
3326                 goto err_out_iounmap;
3327
3328         printk(KERN_INFO PFX "v%s addr 0x%lx irq %d Yukon-%s (0x%x) rev %d\n",
3329                DRV_VERSION, pci_resource_start(pdev, 0), pdev->irq,
3330                yukon2_name[hw->chip_id - CHIP_ID_YUKON_XL],
3331                hw->chip_id, hw->chip_rev);
3332
3333         dev = sky2_init_netdev(hw, 0, using_dac);
3334         if (!dev)
3335                 goto err_out_free_pci;
3336
3337         err = register_netdev(dev);
3338         if (err) {
3339                 printk(KERN_ERR PFX "%s: cannot register net device\n",
3340                        pci_name(pdev));
3341                 goto err_out_free_netdev;
3342         }
3343
3344         sky2_show_addr(dev);
3345
3346         if (hw->ports > 1 && (dev1 = sky2_init_netdev(hw, 1, using_dac))) {
3347                 if (register_netdev(dev1) == 0)
3348                         sky2_show_addr(dev1);
3349                 else {
3350                         /* Failure to register second port need not be fatal */
3351                         printk(KERN_WARNING PFX
3352                                "register of second port failed\n");
3353                         hw->dev[1] = NULL;
3354                         free_netdev(dev1);
3355                 }
3356         }
3357
3358         if (!disable_msi && pci_enable_msi(pdev) == 0) {
3359                 err = sky2_test_msi(hw);
3360                 if (err == -EOPNOTSUPP)
3361                         pci_disable_msi(pdev);
3362                 else if (err)
3363                         goto err_out_unregister;
3364         }
3365
3366         err = request_irq(pdev->irq,  sky2_intr, SA_SHIRQ, DRV_NAME, hw);
3367         if (err) {
3368                 printk(KERN_ERR PFX "%s: cannot assign irq %d\n",
3369                        pci_name(pdev), pdev->irq);
3370                 goto err_out_unregister;
3371         }
3372
3373         sky2_write32(hw, B0_IMSK, Y2_IS_BASE);
3374
3375         setup_timer(&hw->idle_timer, sky2_idle, (unsigned long) hw);
3376         sky2_idle_start(hw);
3377
3378         pci_set_drvdata(pdev, hw);
3379
3380         return 0;
3381
3382 err_out_unregister:
3383         pci_disable_msi(pdev);
3384         if (dev1) {
3385                 unregister_netdev(dev1);
3386                 free_netdev(dev1);
3387         }
3388         unregister_netdev(dev);
3389 err_out_free_netdev:
3390         free_netdev(dev);
3391 err_out_free_pci:
3392         sky2_write8(hw, B0_CTST, CS_RST_SET);
3393         pci_free_consistent(hw->pdev, STATUS_LE_BYTES, hw->st_le, hw->st_dma);
3394 err_out_iounmap:
3395         iounmap(hw->regs);
3396 err_out_free_hw:
3397         kfree(hw);
3398 err_out_free_regions:
3399         pci_release_regions(pdev);
3400         pci_disable_device(pdev);
3401 err_out:
3402         return err;
3403 }
3404
3405 static void __devexit sky2_remove(struct pci_dev *pdev)
3406 {
3407         struct sky2_hw *hw = pci_get_drvdata(pdev);
3408         struct net_device *dev0, *dev1;
3409
3410         if (!hw)
3411                 return;
3412
3413         del_timer_sync(&hw->idle_timer);
3414
3415         sky2_write32(hw, B0_IMSK, 0);
3416         synchronize_irq(hw->pdev->irq);
3417
3418         dev0 = hw->dev[0];
3419         dev1 = hw->dev[1];
3420         if (dev1)
3421                 unregister_netdev(dev1);
3422         unregister_netdev(dev0);
3423
3424         sky2_set_power_state(hw, PCI_D3hot);
3425         sky2_write16(hw, B0_Y2LED, LED_STAT_OFF);
3426         sky2_write8(hw, B0_CTST, CS_RST_SET);
3427         sky2_read8(hw, B0_CTST);
3428
3429         free_irq(pdev->irq, hw);
3430         pci_disable_msi(pdev);
3431         pci_free_consistent(pdev, STATUS_LE_BYTES, hw->st_le, hw->st_dma);
3432         pci_release_regions(pdev);
3433         pci_disable_device(pdev);
3434
3435         if (dev1)
3436                 free_netdev(dev1);
3437         free_netdev(dev0);
3438         iounmap(hw->regs);
3439         kfree(hw);
3440
3441         pci_set_drvdata(pdev, NULL);
3442 }
3443
3444 #ifdef CONFIG_PM
3445 static int sky2_suspend(struct pci_dev *pdev, pm_message_t state)
3446 {
3447         struct sky2_hw *hw = pci_get_drvdata(pdev);
3448         int i;
3449         pci_power_t pstate = pci_choose_state(pdev, state);
3450
3451         if (!(pstate == PCI_D3hot || pstate == PCI_D3cold))
3452                 return -EINVAL;
3453
3454         del_timer_sync(&hw->idle_timer);
3455
3456         for (i = 0; i < hw->ports; i++) {
3457                 struct net_device *dev = hw->dev[i];
3458
3459                 if (dev) {
3460                         if (!netif_running(dev))
3461                                 continue;
3462
3463                         sky2_down(dev);
3464                         netif_device_detach(dev);
3465                         netif_poll_disable(dev);
3466                 }
3467         }
3468
3469         sky2_write32(hw, B0_IMSK, 0);
3470         pci_save_state(pdev);
3471         sky2_set_power_state(hw, pstate);
3472         return 0;
3473 }
3474
3475 static int sky2_resume(struct pci_dev *pdev)
3476 {
3477         struct sky2_hw *hw = pci_get_drvdata(pdev);
3478         int i, err;
3479
3480         pci_restore_state(pdev);
3481         pci_enable_wake(pdev, PCI_D0, 0);
3482         sky2_set_power_state(hw, PCI_D0);
3483
3484         err = sky2_reset(hw);
3485         if (err)
3486                 goto out;
3487
3488         sky2_write32(hw, B0_IMSK, Y2_IS_BASE);
3489
3490         for (i = 0; i < hw->ports; i++) {
3491                 struct net_device *dev = hw->dev[i];
3492                 if (dev && netif_running(dev)) {
3493                         netif_device_attach(dev);
3494                         netif_poll_enable(dev);
3495
3496                         err = sky2_up(dev);
3497                         if (err) {
3498                                 printk(KERN_ERR PFX "%s: could not up: %d\n",
3499                                        dev->name, err);
3500                                 dev_close(dev);
3501                                 goto out;
3502                         }
3503                 }
3504         }
3505
3506         sky2_idle_start(hw);
3507 out:
3508         return err;
3509 }
3510 #endif
3511
3512 static struct pci_driver sky2_driver = {
3513         .name = DRV_NAME,
3514         .id_table = sky2_id_table,
3515         .probe = sky2_probe,
3516         .remove = __devexit_p(sky2_remove),
3517 #ifdef CONFIG_PM
3518         .suspend = sky2_suspend,
3519         .resume = sky2_resume,
3520 #endif
3521 };
3522
3523 static int __init sky2_init_module(void)
3524 {
3525         return pci_register_driver(&sky2_driver);
3526 }
3527
3528 static void __exit sky2_cleanup_module(void)
3529 {
3530         pci_unregister_driver(&sky2_driver);
3531 }
3532
3533 module_init(sky2_init_module);
3534 module_exit(sky2_cleanup_module);
3535
3536 MODULE_DESCRIPTION("Marvell Yukon 2 Gigabit Ethernet driver");
3537 MODULE_AUTHOR("Stephen Hemminger <shemminger@osdl.org>");
3538 MODULE_LICENSE("GPL");
3539 MODULE_VERSION(DRV_VERSION);