drivers/pci/pci.c

   1 /*
   2  *      $Id: pci.c,v 1.91 1999/01/21 13:34:01 davem Exp $
   3  *
   4  *      PCI Bus Services, see include/linux/pci.h for further explanation.
   5  *
   6  *      Copyright 1993 -- 1997 Drew Eckhardt, Frederic Potter,
   7  *      David Mosberger-Tang
   8  *
   9  *      Copyright 1997 -- 2000 Martin Mares <mj@ucw.cz>
  10  */
  11
  12 #include <linux/delay.h>
  13 #include <linux/init.h>
  14 #include <linux/pci.h>
  15 #include <linux/module.h>
  16 #include <linux/spinlock.h>
  17 #include <asm/dma.h>    /* isa_dma_bridge_buggy */
  18
  19 #undef DEBUG
  20
  21 #ifdef DEBUG
  22 #define DBG(x...) printk(x)
  23 #else
  24 #define DBG(x...)
  25 #endif
  26
  27 /**
  28  * pci_bus_max_busnr - returns maximum PCI bus number of given bus' children
  29  * @bus: pointer to PCI bus structure to search
  30  *
  31  * Given a PCI bus, returns the highest PCI bus number present in the set
  32  * including the given PCI bus and its list of child PCI buses.
  33  */
  34 unsigned char __devinit
  35 pci_bus_max_busnr(struct pci_bus* bus)
  36 {
  37         struct list_head *tmp;
  38         unsigned char max, n;
  39
  40         max = bus->number;
  41         list_for_each(tmp, &bus->children) {
  42                 n = pci_bus_max_busnr(pci_bus_b(tmp));
  43                 if(n > max)
  44                         max = n;
  45         }
  46         return max;
  47 }
  48
  49 /**
  50  * pci_max_busnr - returns maximum PCI bus number
  51  *
  52  * Returns the highest PCI bus number present in the system global list of
  53  * PCI buses.
  54  */
  55 unsigned char __devinit
  56 pci_max_busnr(void)
  57 {
  58         struct pci_bus *bus = NULL;
  59         unsigned char max, n;
  60
  61         max = 0;
  62         while ((bus = pci_find_next_bus(bus)) != NULL) {
  63                 n = pci_bus_max_busnr(bus);
  64                 if(n > max)
  65                         max = n;
  66         }
  67         return max;
  68 }
  69
  70 static int __pci_bus_find_cap(struct pci_bus *bus, unsigned int devfn, u8 hdr_type, int cap)
  71 {
  72         u16 status;
  73         u8 pos, id;
  74         int ttl = 48;
  75
  76         pci_bus_read_config_word(bus, devfn, PCI_STATUS, &status);
  77         if (!(status & PCI_STATUS_CAP_LIST))
  78                 return 0;
  79
  80         switch (hdr_type) {
  81         case PCI_HEADER_TYPE_NORMAL:
  82         case PCI_HEADER_TYPE_BRIDGE:
  83                 pci_bus_read_config_byte(bus, devfn, PCI_CAPABILITY_LIST, &pos);
  84                 break;
  85         case PCI_HEADER_TYPE_CARDBUS:
  86                 pci_bus_read_config_byte(bus, devfn, PCI_CB_CAPABILITY_LIST, &pos);
  87                 break;
  88         default:
  89                 return 0;
  90         }
  91         while (ttl-- && pos >= 0x40) {
  92                 pos &= ~3;
  93                 pci_bus_read_config_byte(bus, devfn, pos + PCI_CAP_LIST_ID, &id);
  94                 if (id == 0xff)
  95                         break;
  96                 if (id == cap)
  97                         return pos;
  98                 pci_bus_read_config_byte(bus, devfn, pos + PCI_CAP_LIST_NEXT, &pos);
  99         }
 100         return 0;
 101 }
 102
 103 /**
 104  * pci_find_capability - query for devices' capabilities
 105  * @dev: PCI device to query
 106  * @cap: capability code
 107  *
 108  * Tell if a device supports a given PCI capability.
 109  * Returns the address of the requested capability structure within the
 110  * device's PCI configuration space or 0 in case the device does not
 111  * support it.  Possible values for @cap:
 112  *
 113  *  %PCI_CAP_ID_PM           Power Management
 114  *  %PCI_CAP_ID_AGP          Accelerated Graphics Port
 115  *  %PCI_CAP_ID_VPD          Vital Product Data
 116  *  %PCI_CAP_ID_SLOTID       Slot Identification
 117  *  %PCI_CAP_ID_MSI          Message Signalled Interrupts
 118  *  %PCI_CAP_ID_CHSWP        CompactPCI HotSwap
 119  *  %PCI_CAP_ID_PCIX         PCI-X
 120  *  %PCI_CAP_ID_EXP          PCI Express
 121  */
 122 int pci_find_capability(struct pci_dev *dev, int cap)
 123 {
 124         return __pci_bus_find_cap(dev->bus, dev->devfn, dev->hdr_type, cap);
 125 }
 126
 127 /**
 128  * pci_bus_find_capability - query for devices' capabilities
 129  * @bus:   the PCI bus to query
 130  * @devfn: PCI device to query
 131  * @cap:   capability code
 132  *
 133  * Like pci_find_capability() but works for pci devices that do not have a
 134  * pci_dev structure set up yet.
 135  *
 136  * Returns the address of the requested capability structure within the
 137  * device's PCI configuration space or 0 in case the device does not
 138  * support it.
 139  */
 140 int pci_bus_find_capability(struct pci_bus *bus, unsigned int devfn, int cap)
 141 {
 142         u8 hdr_type;
 143
 144         pci_bus_read_config_byte(bus, devfn, PCI_HEADER_TYPE, &hdr_type);
 145
 146         return __pci_bus_find_cap(bus, devfn, hdr_type & 0x7f, cap);
 147 }
 148
 149 /**
 150  * pci_find_ext_capability - Find an extended capability
 151  * @dev: PCI device to query
 152  * @cap: capability code
 153  *
 154  * Returns the address of the requested extended capability structure
 155  * within the device's PCI configuration space or 0 if the device does
 156  * not support it.  Possible values for @cap:
 157  *
 158  *  %PCI_EXT_CAP_ID_ERR         Advanced Error Reporting
 159  *  %PCI_EXT_CAP_ID_VC          Virtual Channel
 160  *  %PCI_EXT_CAP_ID_DSN         Device Serial Number
 161  *  %PCI_EXT_CAP_ID_PWR         Power Budgeting
 162  */
 163 int pci_find_ext_capability(struct pci_dev *dev, int cap)
 164 {
 165         u32 header;
 166         int ttl = 480; /* 3840 bytes, minimum 8 bytes per capability */
 167         int pos = 0x100;
 168
 169         if (dev->cfg_size <= 256)
 170                 return 0;
 171
 172         if (pci_read_config_dword(dev, pos, &header) != PCIBIOS_SUCCESSFUL)
 173                 return 0;
 174
 175         /*
 176          * If we have no capabilities, this is indicated by cap ID,
 177          * cap version and next pointer all being 0.
 178          */
 179         if (header == 0)
 180                 return 0;
 181
 182         while (ttl-- > 0) {
 183                 if (PCI_EXT_CAP_ID(header) == cap)
 184                         return pos;
 185
 186                 pos = PCI_EXT_CAP_NEXT(header);
 187                 if (pos < 0x100)
 188                         break;
 189
 190                 if (pci_read_config_dword(dev, pos, &header) != PCIBIOS_SUCCESSFUL)
 191                         break;
 192         }
 193
 194         return 0;
 195 }
 196
 197 /**
 198  * pci_find_parent_resource - return resource region of parent bus of given region
 199  * @dev: PCI device structure contains resources to be searched
 200  * @res: child resource record for which parent is sought
 201  *
 202  *  For given resource region of given device, return the resource
 203  *  region of parent bus the given region is contained in or where
 204  *  it should be allocated from.
 205  */
 206 struct resource *
 207 pci_find_parent_resource(const struct pci_dev *dev, struct resource *res)
 208 {
 209         const struct pci_bus *bus = dev->bus;
 210         int i;
 211         struct resource *best = NULL;
 212
 213         for(i = 0; i < PCI_BUS_NUM_RESOURCES; i++) {
 214                 struct resource *r = bus->resource[i];
 215                 if (!r)
 216                         continue;
 217                 if (res->start && !(res->start >= r->start && res->end <= r->end))
 218                         continue;       /* Not contained */
 219                 if ((res->flags ^ r->flags) & (IORESOURCE_IO | IORESOURCE_MEM))
 220                         continue;       /* Wrong type */
 221                 if (!((res->flags ^ r->flags) & IORESOURCE_PREFETCH))
 222                         return r;       /* Exact match */
 223                 if ((res->flags & IORESOURCE_PREFETCH) && !(r->flags & IORESOURCE_PREFETCH))
 224                         best = r;       /* Approximating prefetchable by non-prefetchable */
 225         }
 226         return best;
 227 }
 228
 229 /**
 230  * pci_set_power_state - Set the power state of a PCI device
 231  * @dev: PCI device to be suspended
 232  * @state: Power state we're entering
 233  *
 234  * Transition a device to a new power state, using the Power Management
 235  * Capabilities in the device's config space.
 236  *
 237  * RETURN VALUE:
 238  * -EINVAL if trying to enter a lower state than we're already in.
 239  * 0 if we're already in the requested state.
 240  * -EIO if device does not support PCI PM.
 241  * 0 if we can successfully change the power state.
 242  */
 243
 244 int
 245 pci_set_power_state(struct pci_dev *dev, int state)
 246 {
 247         int pm;
 248         u16 pmcsr;
 249
 250         /* bound the state we're entering */
 251         if (state > 3) state = 3;
 252
 253         /* Validate current state:
 254          * Can enter D0 from any state, but if we can only go deeper
 255          * to sleep if we're already in a low power state
 256          */
 257         if (state > 0 && dev->current_state > state)
 258                 return -EINVAL;
 259         else if (dev->current_state == state)
 260                 return 0;        /* we're already there */
 261
 262         /* find PCI PM capability in list */
 263         pm = pci_find_capability(dev, PCI_CAP_ID_PM);
 264
 265         /* abort if the device doesn't support PM capabilities */
 266         if (!pm) return -EIO;
 267
 268         /* check if this device supports the desired state */
 269         if (state == 1 || state == 2) {
 270                 u16 pmc;
 271                 pci_read_config_word(dev,pm + PCI_PM_PMC,&pmc);
 272                 if (state == 1 && !(pmc & PCI_PM_CAP_D1)) return -EIO;
 273                 else if (state == 2 && !(pmc & PCI_PM_CAP_D2)) return -EIO;
 274         }
 275
 276         /* If we're in D3, force entire word to 0.
 277          * This doesn't affect PME_Status, disables PME_En, and
 278          * sets PowerState to 0.
 279          */
 280         if (dev->current_state >= 3)
 281                 pmcsr = 0;
 282         else {
 283                 pci_read_config_word(dev, pm + PCI_PM_CTRL, &pmcsr);
 284                 pmcsr &= ~PCI_PM_CTRL_STATE_MASK;
 285                 pmcsr |= state;
 286         }
 287
 288         /* enter specified state */
 289         pci_write_config_word(dev, pm + PCI_PM_CTRL, pmcsr);
 290
 291         /* Mandatory power management transition delays */
 292         /* see PCI PM 1.1 5.6.1 table 18 */
 293         if(state == 3 || dev->current_state == 3)
 294                 msleep(10);
 295         else if(state == 2 || dev->current_state == 2)
 296                 udelay(200);
 297         dev->current_state = state;
 298
 299         return 0;
 300 }
 301
 302 /**
 303  * pci_save_state - save the PCI configuration space of a device before suspending
 304  * @dev: - PCI device that we're dealing with
 305  * @buffer: - buffer to hold config space context
 306  *
 307  * @buffer must be large enough to hold the entire PCI 2.2 config space
 308  * (>= 64 bytes).
 309  */
 310 int
 311 pci_save_state(struct pci_dev *dev, u32 *buffer)
 312 {
 313         int i;
 314         if (buffer) {
 315                 /* XXX: 100% dword access ok here? */
 316                 for (i = 0; i < 16; i++)
 317                         pci_read_config_dword(dev, i * 4,&buffer[i]);
 318         }
 319         return 0;
 320 }
 321
 322 /**
 323  * pci_restore_state - Restore the saved state of a PCI device
 324  * @dev: - PCI device that we're dealing with
 325  * @buffer: - saved PCI config space
 326  *
 327  */
 328 int
 329 pci_restore_state(struct pci_dev *dev, u32 *buffer)
 330 {
 331         int i;
 332
 333         if (buffer) {
 334                 for (i = 0; i < 16; i++)
 335                         pci_write_config_dword(dev,i * 4, buffer[i]);
 336         }
 337         /*
 338          * otherwise, write the context information we know from bootup.
 339          * This works around a problem where warm-booting from Windows
 340          * combined with a D3(hot)->D0 transition causes PCI config
 341          * header data to be forgotten.
 342          */
 343         else {
 344                 for (i = 0; i < 6; i ++)
 345                         pci_write_config_dword(dev,
 346                                                PCI_BASE_ADDRESS_0 + (i * 4),
 347                                                dev->resource[i].start);
 348                 pci_write_config_byte(dev, PCI_INTERRUPT_LINE, dev->irq);
 349         }
 350         return 0;
 351 }
 352
 353 /**
 354  * pci_enable_device_bars - Initialize some of a device for use
 355  * @dev: PCI device to be initialized
 356  * @bars: bitmask of BAR's that must be configured
 357  *
 358  *  Initialize device before it's used by a driver. Ask low-level code
 359  *  to enable selected I/O and memory resources. Wake up the device if it
 360  *  was suspended. Beware, this function can fail.
 361  */
 362
 363 int
 364 pci_enable_device_bars(struct pci_dev *dev, int bars)
 365 {
 366         int err;
 367
 368         pci_set_power_state(dev, 0);
 369         if ((err = pcibios_enable_device(dev, bars)) < 0)
 370                 return err;
 371         return 0;
 372 }
 373
 374 /**
 375  * pci_enable_device - Initialize device before it's used by a driver.
 376  * @dev: PCI device to be initialized
 377  *
 378  *  Initialize device before it's used by a driver. Ask low-level code
 379  *  to enable I/O and memory. Wake up the device if it was suspended.
 380  *  Beware, this function can fail.
 381  */
 382 int
 383 pci_enable_device(struct pci_dev *dev)
 384 {
 385         dev->is_enabled = 1;
 386         return pci_enable_device_bars(dev, (1 << PCI_NUM_RESOURCES) - 1);
 387 }
 388
 389 /**
 390  * pci_disable_device - Disable PCI device after use
 391  * @dev: PCI device to be disabled
 392  *
 393  * Signal to the system that the PCI device is not in use by the system
 394  * anymore.  This only involves disabling PCI bus-mastering, if active.
 395  */
 396 void
 397 pci_disable_device(struct pci_dev *dev)
 398 {
 399         u16 pci_command;
 400
 401         dev->is_enabled = 0;
 402         dev->is_busmaster = 0;
 403
 404         pci_read_config_word(dev, PCI_COMMAND, &pci_command);
 405         if (pci_command & PCI_COMMAND_MASTER) {
 406                 pci_command &= ~PCI_COMMAND_MASTER;
 407                 pci_write_config_word(dev, PCI_COMMAND, pci_command);
 408         }
 409 }
 410
 411 /**
 412  * pci_enable_wake - enable device to generate PME# when suspended
 413  * @dev: - PCI device to operate on
 414  * @state: - Current state of device.
 415  * @enable: - Flag to enable or disable generation
 416  *
 417  * Set the bits in the device's PM Capabilities to generate PME# when
 418  * the system is suspended.
 419  *
 420  * -EIO is returned if device doesn't have PM Capabilities.
 421  * -EINVAL is returned if device supports it, but can't generate wake events.
 422  * 0 if operation is successful.
 423  *
 424  */
 425 int pci_enable_wake(struct pci_dev *dev, u32 state, int enable)
 426 {
 427         int pm;
 428         u16 value;
 429
 430         /* find PCI PM capability in list */
 431         pm = pci_find_capability(dev, PCI_CAP_ID_PM);
 432
 433         /* If device doesn't support PM Capabilities, but request is to disable
 434          * wake events, it's a nop; otherwise fail */
 435         if (!pm)
 436                 return enable ? -EIO : 0;
 437
 438         /* Check device's ability to generate PME# */
 439         pci_read_config_word(dev,pm+PCI_PM_PMC,&value);
 440
 441         value &= PCI_PM_CAP_PME_MASK;
 442         value >>= ffs(PCI_PM_CAP_PME_MASK) - 1;   /* First bit of mask */
 443
 444         /* Check if it can generate PME# from requested state. */
 445         if (!value || !(value & (1 << state)))
 446                 return enable ? -EINVAL : 0;
 447
 448         pci_read_config_word(dev, pm + PCI_PM_CTRL, &value);
 449
 450         /* Clear PME_Status by writing 1 to it and enable PME# */
 451         value |= PCI_PM_CTRL_PME_STATUS | PCI_PM_CTRL_PME_ENABLE;
 452
 453         if (!enable)
 454                 value &= ~PCI_PM_CTRL_PME_ENABLE;
 455
 456         pci_write_config_word(dev, pm + PCI_PM_CTRL, value);
 457
 458         return 0;
 459 }
 460
 461 int
 462 pci_get_interrupt_pin(struct pci_dev *dev, struct pci_dev **bridge)
 463 {
 464         u8 pin;
 465
 466         pci_read_config_byte(dev, PCI_INTERRUPT_PIN, &pin);
 467         if (!pin)
 468                 return -1;
 469         pin--;
 470         while (dev->bus->self) {
 471                 pin = (pin + PCI_SLOT(dev->devfn)) % 4;
 472                 dev = dev->bus->self;
 473         }
 474         *bridge = dev;
 475         return pin;
 476 }
 477
 478 /**
 479  *      pci_release_region - Release a PCI bar
 480  *      @pdev: PCI device whose resources were previously reserved by pci_request_region
 481  *      @bar: BAR to release
 482  *
 483  *      Releases the PCI I/O and memory resources previously reserved by a
 484  *      successful call to pci_request_region.  Call this function only
 485  *      after all use of the PCI regions has ceased.
 486  */
 487 void pci_release_region(struct pci_dev *pdev, int bar)
 488 {
 489         if (pci_resource_len(pdev, bar) == 0)
 490                 return;
 491         if (pci_resource_flags(pdev, bar) & IORESOURCE_IO)
 492                 release_region(pci_resource_start(pdev, bar),
 493                                 pci_resource_len(pdev, bar));
 494         else if (pci_resource_flags(pdev, bar) & IORESOURCE_MEM)
 495                 release_mem_region(pci_resource_start(pdev, bar),
 496                                 pci_resource_len(pdev, bar));
 497 }
 498
 499 /**
 500  *      pci_request_region - Reserved PCI I/O and memory resource
 501  *      @pdev: PCI device whose resources are to be reserved
 502  *      @bar: BAR to be reserved
 503  *      @res_name: Name to be associated with resource.
 504  *
 505  *      Mark the PCI region associated with PCI device @pdev BR @bar as
 506  *      being reserved by owner @res_name.  Do not access any
 507  *      address inside the PCI regions unless this call returns
 508  *      successfully.
 509  *
 510  *      Returns 0 on success, or %EBUSY on error.  A warning
 511  *      message is also printed on failure.
 512  */
 513 int pci_request_region(struct pci_dev *pdev, int bar, char *res_name)
 514 {
 515         if (pci_resource_len(pdev, bar) == 0)
 516                 return 0;
 517
 518         if (pci_resource_flags(pdev, bar) & IORESOURCE_IO) {
 519                 if (!request_region(pci_resource_start(pdev, bar),
 520                             pci_resource_len(pdev, bar), res_name))
 521                         goto err_out;
 522         }
 523         else if (pci_resource_flags(pdev, bar) & IORESOURCE_MEM) {
 524                 if (!request_mem_region(pci_resource_start(pdev, bar),
 525                                         pci_resource_len(pdev, bar), res_name))
 526                         goto err_out;
 527         }
 528
 529         return 0;
 530
 531 err_out:
 532         printk (KERN_WARNING "PCI: Unable to reserve %s region #%d:%lx@%lx for device %s\n",
 533                 pci_resource_flags(pdev, bar) & IORESOURCE_IO ? "I/O" : "mem",
 534                 bar + 1, /* PCI BAR # */
 535                 pci_resource_len(pdev, bar), pci_resource_start(pdev, bar),
 536                 pci_name(pdev));
 537         return -EBUSY;
 538 }
 539
 540
 541 /**
 542  *      pci_release_regions - Release reserved PCI I/O and memory resources
 543  *      @pdev: PCI device whose resources were previously reserved by pci_request_regions
 544  *
 545  *      Releases all PCI I/O and memory resources previously reserved by a
 546  *      successful call to pci_request_regions.  Call this function only
 547  *      after all use of the PCI regions has ceased.
 548  */
 549
 550 void pci_release_regions(struct pci_dev *pdev)
 551 {
 552         int i;
 553
 554         for (i = 0; i < 6; i++)
 555                 pci_release_region(pdev, i);
 556 }
 557
 558 /**
 559  *      pci_request_regions - Reserved PCI I/O and memory resources
 560  *      @pdev: PCI device whose resources are to be reserved
 561  *      @res_name: Name to be associated with resource.
 562  *
 563  *      Mark all PCI regions associated with PCI device @pdev as
 564  *      being reserved by owner @res_name.  Do not access any
 565  *      address inside the PCI regions unless this call returns
 566  *      successfully.
 567  *
 568  *      Returns 0 on success, or %EBUSY on error.  A warning
 569  *      message is also printed on failure.
 570  */
 571 int pci_request_regions(struct pci_dev *pdev, char *res_name)
 572 {
 573         int i;
 574
 575         for (i = 0; i < 6; i++)
 576                 if(pci_request_region(pdev, i, res_name))
 577                         goto err_out;
 578         return 0;
 579
 580 err_out:
 581         while(--i >= 0)
 582                 pci_release_region(pdev, i);
 583
 584         return -EBUSY;
 585 }
 586
 587 /**
 588  * pci_set_master - enables bus-mastering for device dev
 589  * @dev: the PCI device to enable
 590  *
 591  * Enables bus-mastering on the device and calls pcibios_set_master()
 592  * to do the needed arch specific settings.
 593  */
 594 void
 595 pci_set_master(struct pci_dev *dev)
 596 {
 597         u16 cmd;
 598
 599         pci_read_config_word(dev, PCI_COMMAND, &cmd);
 600         if (! (cmd & PCI_COMMAND_MASTER)) {
 601                 DBG("PCI: Enabling bus mastering for device %s\n", pci_name(dev));
 602                 cmd |= PCI_COMMAND_MASTER;
 603                 pci_write_config_word(dev, PCI_COMMAND, cmd);
 604         }
 605         dev->is_busmaster = 1;
 606         pcibios_set_master(dev);
 607 }
 608
 609 #ifndef HAVE_ARCH_PCI_MWI
 610 /* This can be overridden by arch code. */
 611 u8 pci_cache_line_size = L1_CACHE_BYTES >> 2;
 612
 613 /**
 614  * pci_generic_prep_mwi - helper function for pci_set_mwi
 615  * @dev: the PCI device for which MWI is enabled
 616  *
 617  * Helper function for generic implementation of pcibios_prep_mwi
 618  * function.  Originally copied from drivers/net/acenic.c.
 619  * Copyright 1998-2001 by Jes Sorensen, <jes@trained-monkey.org>.
 620  *
 621  * RETURNS: An appropriate -ERRNO error value on error, or zero for success.
 622  */
 623 static int
 624 pci_generic_prep_mwi(struct pci_dev *dev)
 625 {
 626         u8 cacheline_size;
 627
 628         if (!pci_cache_line_size)
 629                 return -EINVAL;         /* The system doesn't support MWI. */
 630
 631         /* Validate current setting: the PCI_CACHE_LINE_SIZE must be
 632            equal to or multiple of the right value. */
 633         pci_read_config_byte(dev, PCI_CACHE_LINE_SIZE, &cacheline_size);
 634         if (cacheline_size >= pci_cache_line_size &&
 635             (cacheline_size % pci_cache_line_size) == 0)
 636                 return 0;
 637
 638         /* Write the correct value. */
 639         pci_write_config_byte(dev, PCI_CACHE_LINE_SIZE, pci_cache_line_size);
 640         /* Read it back. */
 641         pci_read_config_byte(dev, PCI_CACHE_LINE_SIZE, &cacheline_size);
 642         if (cacheline_size == pci_cache_line_size)
 643                 return 0;
 644
 645         printk(KERN_DEBUG "PCI: cache line size of %d is not supported "
 646                "by device %s\n", pci_cache_line_size << 2, pci_name(dev));
 647
 648         return -EINVAL;
 649 }
 650 #endif /* !HAVE_ARCH_PCI_MWI */
 651
 652 /**
 653  * pci_set_mwi - enables memory-write-invalidate PCI transaction
 654  * @dev: the PCI device for which MWI is enabled
 655  *
 656  * Enables the Memory-Write-Invalidate transaction in %PCI_COMMAND,
 657  * and then calls @pcibios_set_mwi to do the needed arch specific
 658  * operations or a generic mwi-prep function.
 659  *
 660  * RETURNS: An appropriate -ERRNO error value on error, or zero for success.
 661  */
 662 int
 663 pci_set_mwi(struct pci_dev *dev)
 664 {
 665         int rc;
 666         u16 cmd;
 667
 668 #ifdef HAVE_ARCH_PCI_MWI
 669         rc = pcibios_prep_mwi(dev);
 670 #else
 671         rc = pci_generic_prep_mwi(dev);
 672 #endif
 673
 674         if (rc)
 675                 return rc;
 676
 677         pci_read_config_word(dev, PCI_COMMAND, &cmd);
 678         if (! (cmd & PCI_COMMAND_INVALIDATE)) {
 679                 DBG("PCI: Enabling Mem-Wr-Inval for device %s\n", pci_name(dev));
 680                 cmd |= PCI_COMMAND_INVALIDATE;
 681                 pci_write_config_word(dev, PCI_COMMAND, cmd);
 682         }
 683
 684         return 0;
 685 }
 686
 687 /**
 688  * pci_clear_mwi - disables Memory-Write-Invalidate for device dev
 689  * @dev: the PCI device to disable
 690  *
 691  * Disables PCI Memory-Write-Invalidate transaction on the device
 692  */
 693 void
 694 pci_clear_mwi(struct pci_dev *dev)
 695 {
 696         u16 cmd;
 697
 698         pci_read_config_word(dev, PCI_COMMAND, &cmd);
 699         if (cmd & PCI_COMMAND_INVALIDATE) {
 700                 cmd &= ~PCI_COMMAND_INVALIDATE;
 701                 pci_write_config_word(dev, PCI_COMMAND, cmd);
 702         }
 703 }
 704
 705 #ifndef HAVE_ARCH_PCI_SET_DMA_MASK
 706 /*
 707  * These can be overridden by arch-specific implementations
 708  */
 709 int
 710 pci_set_dma_mask(struct pci_dev *dev, u64 mask)
 711 {
 712         if (!pci_dma_supported(dev, mask))
 713                 return -EIO;
 714
 715         dev->dma_mask = mask;
 716
 717         return 0;
 718 }
 719
 720 int
 721 pci_dac_set_dma_mask(struct pci_dev *dev, u64 mask)
 722 {
 723         if (!pci_dac_dma_supported(dev, mask))
 724                 return -EIO;
 725
 726         dev->dma_mask = mask;
 727
 728         return 0;
 729 }
 730
 731 int
 732 pci_set_consistent_dma_mask(struct pci_dev *dev, u64 mask)
 733 {
 734         if (!pci_dma_supported(dev, mask))
 735                 return -EIO;
 736
 737         dev->dev.coherent_dma_mask = mask;
 738
 739         return 0;
 740 }
 741 #endif
 742
 743 static int __devinit pci_init(void)
 744 {
 745         struct pci_dev *dev = NULL;
 746
 747         while ((dev = pci_find_device(PCI_ANY_ID, PCI_ANY_ID, dev)) != NULL) {
 748                 pci_fixup_device(pci_fixup_final, dev);
 749         }
 750         return 0;
 751 }
 752
 753 static int __devinit pci_setup(char *str)
 754 {
 755         while (str) {
 756                 char *k = strchr(str, ',');
 757                 if (k)
 758                         *k++ = 0;
 759                 if (*str && (str = pcibios_setup(str)) && *str) {
 760                         /* PCI layer options should be handled here */
 761                         printk(KERN_ERR "PCI: Unknown option `%s'\n", str);
 762                 }
 763                 str = k;
 764         }
 765         return 1;
 766 }
 767
 768 device_initcall(pci_init);
 769
 770 __setup("pci=", pci_setup);
 771
 772 #if defined(CONFIG_ISA) || defined(CONFIG_EISA)
 773 /* FIXME: Some boxes have multiple ISA bridges! */
 774 struct pci_dev *isa_bridge;
 775 EXPORT_SYMBOL(isa_bridge);
 776 #endif
 777
 778 EXPORT_SYMBOL(pci_enable_device_bars);
 779 EXPORT_SYMBOL(pci_enable_device);
 780 EXPORT_SYMBOL(pci_disable_device);
 781 EXPORT_SYMBOL(pci_max_busnr);
 782 EXPORT_SYMBOL(pci_bus_max_busnr);
 783 EXPORT_SYMBOL(pci_find_capability);
 784 EXPORT_SYMBOL(pci_bus_find_capability);
 785 EXPORT_SYMBOL(pci_release_regions);
 786 EXPORT_SYMBOL(pci_request_regions);
 787 EXPORT_SYMBOL(pci_release_region);
 788 EXPORT_SYMBOL(pci_request_region);
 789 EXPORT_SYMBOL(pci_set_master);
 790 EXPORT_SYMBOL(pci_set_mwi);
 791 EXPORT_SYMBOL(pci_clear_mwi);
 792 EXPORT_SYMBOL(pci_set_dma_mask);
 793 EXPORT_SYMBOL(pci_dac_set_dma_mask);
 794 EXPORT_SYMBOL(pci_set_consistent_dma_mask);
 795 EXPORT_SYMBOL(pci_assign_resource);
 796 EXPORT_SYMBOL(pci_find_parent_resource);
 797
 798 EXPORT_SYMBOL(pci_set_power_state);
 799 EXPORT_SYMBOL(pci_save_state);
 800 EXPORT_SYMBOL(pci_restore_state);
 801 EXPORT_SYMBOL(pci_enable_wake);
 802
 803 /* Quirk info */
 804
 805 EXPORT_SYMBOL(isa_dma_bridge_buggy);
 806 EXPORT_SYMBOL(pci_pci_problems);