drivers/scsi/ata_piix.c

   1 /*
   2
   3     ata_piix.c - Intel PATA/SATA controllers
   4
   5     Maintained by:  Jeff Garzik <jgarzik@pobox.com>
   6                     Please ALWAYS copy linux-ide@vger.kernel.org
   7                     on emails.
   8
   9
  10         Copyright 2003-2004 Red Hat Inc
  11         Copyright 2003-2004 Jeff Garzik
  12
  13
  14         Copyright header from piix.c:
  15
  16     Copyright (C) 1998-1999 Andrzej Krzysztofowicz, Author and Maintainer
  17     Copyright (C) 1998-2000 Andre Hedrick <andre@linux-ide.org>
  18     Copyright (C) 2003 Red Hat Inc <alan@redhat.com>
  19
  20     May be copied or modified under the terms of the GNU General Public License
  21
  22  */
  23
  24 #include <linux/kernel.h>
  25 #include <linux/module.h>
  26 #include <linux/pci.h>
  27 #include <linux/init.h>
  28 #include <linux/blkdev.h>
  29 #include <linux/delay.h>
  30 #include "scsi.h"
  31 #include <scsi/scsi_host.h>
  32 #include <linux/libata.h>
  33
  34 #define DRV_NAME        "ata_piix"
  35 #define DRV_VERSION     "1.03"
  36
  37 enum {
  38         PIIX_IOCFG              = 0x54, /* IDE I/O configuration register */
  39         ICH5_PMR                = 0x90, /* port mapping register */
  40         ICH5_PCS                = 0x92, /* port control and status */
  41
  42         PIIX_FLAG_AHCI          = (1 << 28), /* AHCI possible */
  43         PIIX_FLAG_CHECKINTR     = (1 << 29), /* make sure PCI INTx enabled */
  44         PIIX_FLAG_COMBINED      = (1 << 30), /* combined mode possible */
  45
  46         /* combined mode.  if set, PATA is channel 0.
  47          * if clear, PATA is channel 1.
  48          */
  49         PIIX_COMB_PATA_P0       = (1 << 1),
  50         PIIX_COMB               = (1 << 2), /* combined mode enabled? */
  51
  52         PIIX_PORT_PRESENT       = (1 << 0),
  53         PIIX_PORT_ENABLED       = (1 << 4),
  54
  55         PIIX_80C_PRI            = (1 << 5) | (1 << 4),
  56         PIIX_80C_SEC            = (1 << 7) | (1 << 6),
  57
  58         ich5_pata               = 0,
  59         ich5_sata               = 1,
  60         piix4_pata              = 2,
  61         ich6_sata               = 3,
  62         ich6_sata_rm            = 4,
  63         ich7_sata               = 5,
  64 };
  65
  66 static int piix_init_one (struct pci_dev *pdev,
  67                                     const struct pci_device_id *ent);
  68
  69 static void piix_pata_phy_reset(struct ata_port *ap);
  70 static void piix_sata_phy_reset(struct ata_port *ap);
  71 static void piix_set_piomode (struct ata_port *ap, struct ata_device *adev);
  72 static void piix_set_dmamode (struct ata_port *ap, struct ata_device *adev);
  73
  74 static unsigned int in_module_init = 1;
  75
  76 static struct pci_device_id piix_pci_tbl[] = {
  77 #ifdef ATA_ENABLE_PATA
  78         { 0x8086, 0x7111, PCI_ANY_ID, PCI_ANY_ID, 0, 0, piix4_pata },
  79         { 0x8086, 0x24db, PCI_ANY_ID, PCI_ANY_ID, 0, 0, ich5_pata },
  80         { 0x8086, 0x25a2, PCI_ANY_ID, PCI_ANY_ID, 0, 0, ich5_pata },
  81 #endif
  82
  83         /* NOTE: The following PCI ids must be kept in sync with the
  84          * list in drivers/pci/quirks.c.
  85          */
  86
  87         { 0x8086, 0x24d1, PCI_ANY_ID, PCI_ANY_ID, 0, 0, ich5_sata },
  88         { 0x8086, 0x24df, PCI_ANY_ID, PCI_ANY_ID, 0, 0, ich5_sata },
  89         { 0x8086, 0x25a3, PCI_ANY_ID, PCI_ANY_ID, 0, 0, ich5_sata },
  90         { 0x8086, 0x25b0, PCI_ANY_ID, PCI_ANY_ID, 0, 0, ich5_sata },
  91         { 0x8086, 0x2651, PCI_ANY_ID, PCI_ANY_ID, 0, 0, ich6_sata },
  92         { 0x8086, 0x2652, PCI_ANY_ID, PCI_ANY_ID, 0, 0, ich6_sata_rm },
  93         { 0x8086, 0x2653, PCI_ANY_ID, PCI_ANY_ID, 0, 0, ich6_sata_rm },
  94         { 0x8086, 0x27c0, PCI_ANY_ID, PCI_ANY_ID, 0, 0, ich7_sata },
  95         { 0x8086, 0x27c4, PCI_ANY_ID, PCI_ANY_ID, 0, 0, ich7_sata },
  96
  97         { }     /* terminate list */
  98 };
  99
 100 static struct pci_driver piix_pci_driver = {
 101         .name                   = DRV_NAME,
 102         .id_table               = piix_pci_tbl,
 103         .probe                  = piix_init_one,
 104         .remove                 = ata_pci_remove_one,
 105 };
 106
 107 static Scsi_Host_Template piix_sht = {
 108         .module                 = THIS_MODULE,
 109         .name                   = DRV_NAME,
 110         .ioctl                  = ata_scsi_ioctl,
 111         .queuecommand           = ata_scsi_queuecmd,
 112         .eh_strategy_handler    = ata_scsi_error,
 113         .can_queue              = ATA_DEF_QUEUE,
 114         .this_id                = ATA_SHT_THIS_ID,
 115         .sg_tablesize           = LIBATA_MAX_PRD,
 116         .max_sectors            = ATA_MAX_SECTORS,
 117         .cmd_per_lun            = ATA_SHT_CMD_PER_LUN,
 118         .emulated               = ATA_SHT_EMULATED,
 119         .use_clustering         = ATA_SHT_USE_CLUSTERING,
 120         .proc_name              = DRV_NAME,
 121         .dma_boundary           = ATA_DMA_BOUNDARY,
 122         .slave_configure        = ata_scsi_slave_config,
 123         .bios_param             = ata_std_bios_param,
 124 };
 125
 126 static struct ata_port_operations piix_pata_ops = {
 127         .port_disable           = ata_port_disable,
 128         .set_piomode            = piix_set_piomode,
 129         .set_dmamode            = piix_set_dmamode,
 130
 131         .tf_load                = ata_tf_load,
 132         .tf_read                = ata_tf_read,
 133         .check_status           = ata_check_status,
 134         .exec_command           = ata_exec_command,
 135         .dev_select             = ata_std_dev_select,
 136
 137         .phy_reset              = piix_pata_phy_reset,
 138
 139         .bmdma_setup            = ata_bmdma_setup,
 140         .bmdma_start            = ata_bmdma_start,
 141         .bmdma_stop             = ata_bmdma_stop,
 142         .bmdma_status           = ata_bmdma_status,
 143         .qc_prep                = ata_qc_prep,
 144         .qc_issue               = ata_qc_issue_prot,
 145
 146         .eng_timeout            = ata_eng_timeout,
 147
 148         .irq_handler            = ata_interrupt,
 149         .irq_clear              = ata_bmdma_irq_clear,
 150
 151         .port_start             = ata_port_start,
 152         .port_stop              = ata_port_stop,
 153 };
 154
 155 static struct ata_port_operations piix_sata_ops = {
 156         .port_disable           = ata_port_disable,
 157
 158         .tf_load                = ata_tf_load,
 159         .tf_read                = ata_tf_read,
 160         .check_status           = ata_check_status,
 161         .exec_command           = ata_exec_command,
 162         .dev_select             = ata_std_dev_select,
 163
 164         .phy_reset              = piix_sata_phy_reset,
 165
 166         .bmdma_setup            = ata_bmdma_setup,
 167         .bmdma_start            = ata_bmdma_start,
 168         .bmdma_stop             = ata_bmdma_stop,
 169         .bmdma_status           = ata_bmdma_status,
 170         .qc_prep                = ata_qc_prep,
 171         .qc_issue               = ata_qc_issue_prot,
 172
 173         .eng_timeout            = ata_eng_timeout,
 174
 175         .irq_handler            = ata_interrupt,
 176         .irq_clear              = ata_bmdma_irq_clear,
 177
 178         .port_start             = ata_port_start,
 179         .port_stop              = ata_port_stop,
 180 };
 181
 182 static struct ata_port_info piix_port_info[] = {
 183         /* ich5_pata */
 184         {
 185                 .sht            = &piix_sht,
 186                 .host_flags     = ATA_FLAG_SLAVE_POSS | ATA_FLAG_SRST |
 187                                   PIIX_FLAG_CHECKINTR,
 188                 .pio_mask       = 0x1f, /* pio0-4 */
 189 #if 0
 190                 .mwdma_mask     = 0x06, /* mwdma1-2 */
 191 #else
 192                 .mwdma_mask     = 0x00, /* mwdma broken */
 193 #endif
 194                 .udma_mask      = 0x3f, /* udma0-5 */
 195                 .port_ops       = &piix_pata_ops,
 196         },
 197
 198         /* ich5_sata */
 199         {
 200                 .sht            = &piix_sht,
 201                 .host_flags     = ATA_FLAG_SATA | ATA_FLAG_SRST |
 202                                   PIIX_FLAG_COMBINED | PIIX_FLAG_CHECKINTR,
 203                 .pio_mask       = 0x1f, /* pio0-4 */
 204                 .mwdma_mask     = 0x07, /* mwdma0-2 */
 205                 .udma_mask      = 0x7f, /* udma0-6 */
 206                 .port_ops       = &piix_sata_ops,
 207         },
 208
 209         /* piix4_pata */
 210         {
 211                 .sht            = &piix_sht,
 212                 .host_flags     = ATA_FLAG_SLAVE_POSS | ATA_FLAG_SRST,
 213                 .pio_mask       = 0x1f, /* pio0-4 */
 214 #if 0
 215                 .mwdma_mask     = 0x06, /* mwdma1-2 */
 216 #else
 217                 .mwdma_mask     = 0x00, /* mwdma broken */
 218 #endif
 219                 .udma_mask      = ATA_UDMA_MASK_40C,
 220                 .port_ops       = &piix_pata_ops,
 221         },
 222
 223         /* ich6_sata */
 224         {
 225                 .sht            = &piix_sht,
 226                 .host_flags     = ATA_FLAG_SATA | ATA_FLAG_SRST |
 227                                   PIIX_FLAG_COMBINED | PIIX_FLAG_CHECKINTR |
 228                                   ATA_FLAG_SLAVE_POSS,
 229                 .pio_mask       = 0x1f, /* pio0-4 */
 230                 .mwdma_mask     = 0x07, /* mwdma0-2 */
 231                 .udma_mask      = 0x7f, /* udma0-6 */
 232                 .port_ops       = &piix_sata_ops,
 233         },
 234
 235         /* ich6_sata_rm */
 236         {
 237                 .sht            = &piix_sht,
 238                 .host_flags     = ATA_FLAG_SATA | ATA_FLAG_SRST |
 239                                   PIIX_FLAG_COMBINED | PIIX_FLAG_CHECKINTR |
 240                                   ATA_FLAG_SLAVE_POSS | PIIX_FLAG_AHCI,
 241                 .pio_mask       = 0x1f, /* pio0-4 */
 242                 .mwdma_mask     = 0x07, /* mwdma0-2 */
 243                 .udma_mask      = 0x7f, /* udma0-6 */
 244                 .port_ops       = &piix_sata_ops,
 245         },
 246
 247         /* ich7_sata */
 248         {
 249                 .sht            = &piix_sht,
 250                 .host_flags     = ATA_FLAG_SATA | ATA_FLAG_SRST |
 251                                   PIIX_FLAG_COMBINED | PIIX_FLAG_CHECKINTR |
 252                                   ATA_FLAG_SLAVE_POSS | PIIX_FLAG_AHCI,
 253                 .pio_mask       = 0x1f, /* pio0-4 */
 254                 .mwdma_mask     = 0x07, /* mwdma0-2 */
 255                 .udma_mask      = 0x7f, /* udma0-6 */
 256                 .port_ops       = &piix_sata_ops,
 257         },
 258 };
 259
 260 static struct pci_bits piix_enable_bits[] = {
 261         { 0x41U, 1U, 0x80UL, 0x80UL },  /* port 0 */
 262         { 0x43U, 1U, 0x80UL, 0x80UL },  /* port 1 */
 263 };
 264
 265 MODULE_AUTHOR("Andre Hedrick, Alan Cox, Andrzej Krzysztofowicz, Jeff Garzik");
 266 MODULE_DESCRIPTION("SCSI low-level driver for Intel PIIX/ICH ATA controllers");
 267 MODULE_LICENSE("GPL");
 268 MODULE_DEVICE_TABLE(pci, piix_pci_tbl);
 269 MODULE_VERSION(DRV_VERSION);
 270
 271 /**
 272  *      piix_pata_cbl_detect - Probe host controller cable detect info
 273  *      @ap: Port for which cable detect info is desired
 274  *
 275  *      Read 80c cable indicator from ATA PCI device's PCI config
 276  *      register.  This register is normally set by firmware (BIOS).
 277  *
 278  *      LOCKING:
 279  *      None (inherited from caller).
 280  */
 281 static void piix_pata_cbl_detect(struct ata_port *ap)
 282 {
 283         struct pci_dev *pdev = to_pci_dev(ap->host_set->dev);
 284         u8 tmp, mask;
 285
 286         /* no 80c support in host controller? */
 287         if ((ap->udma_mask & ~ATA_UDMA_MASK_40C) == 0)
 288                 goto cbl40;
 289
 290         /* check BIOS cable detect results */
 291         mask = ap->hard_port_no == 0 ? PIIX_80C_PRI : PIIX_80C_SEC;
 292         pci_read_config_byte(pdev, PIIX_IOCFG, &tmp);
 293         if ((tmp & mask) == 0)
 294                 goto cbl40;
 295
 296         ap->cbl = ATA_CBL_PATA80;
 297         return;
 298
 299 cbl40:
 300         ap->cbl = ATA_CBL_PATA40;
 301         ap->udma_mask &= ATA_UDMA_MASK_40C;
 302 }
 303
 304 /**
 305  *      piix_pata_phy_reset - Probe specified port on PATA host controller
 306  *      @ap: Port to probe
 307  *
 308  *      Probe PATA phy.
 309  *
 310  *      LOCKING:
 311  *      None (inherited from caller).
 312  */
 313
 314 static void piix_pata_phy_reset(struct ata_port *ap)
 315 {
 316         struct pci_dev *pdev = to_pci_dev(ap->host_set->dev);
 317
 318         if (!pci_test_config_bits(pdev, &piix_enable_bits[ap->hard_port_no])) {
 319                 ata_port_disable(ap);
 320                 printk(KERN_INFO "ata%u: port disabled. ignoring.\n", ap->id);
 321                 return;
 322         }
 323
 324         piix_pata_cbl_detect(ap);
 325
 326         ata_port_probe(ap);
 327
 328         ata_bus_reset(ap);
 329 }
 330
 331 /**
 332  *      piix_sata_probe - Probe PCI device for present SATA devices
 333  *      @ap: Port associated with the PCI device we wish to probe
 334  *
 335  *      Reads SATA PCI device's PCI config register Port Configuration
 336  *      and Status (PCS) to determine port and device availability.
 337  *
 338  *      LOCKING:
 339  *      None (inherited from caller).
 340  *
 341  *      RETURNS:
 342  *      Non-zero if device detected, zero otherwise.
 343  */
 344 static int piix_sata_probe (struct ata_port *ap)
 345 {
 346         struct pci_dev *pdev = to_pci_dev(ap->host_set->dev);
 347         int combined = (ap->flags & ATA_FLAG_SLAVE_POSS);
 348         int orig_mask, mask, i;
 349         u8 pcs;
 350
 351         mask = (PIIX_PORT_PRESENT << ap->hard_port_no) |
 352                (PIIX_PORT_ENABLED << ap->hard_port_no);
 353
 354         pci_read_config_byte(pdev, ICH5_PCS, &pcs);
 355         orig_mask = (int) pcs & 0xff;
 356
 357         /* TODO: this is vaguely wrong for ICH6 combined mode,
 358          * where only two of the four SATA ports are mapped
 359          * onto a single ATA channel.  It is also vaguely inaccurate
 360          * for ICH5, which has only two ports.  However, this is ok,
 361          * as further device presence detection code will handle
 362          * any false positives produced here.
 363          */
 364
 365         for (i = 0; i < 4; i++) {
 366                 mask = (PIIX_PORT_PRESENT << i) | (PIIX_PORT_ENABLED << i);
 367
 368                 if ((orig_mask & mask) == mask)
 369                         if (combined || (i == ap->hard_port_no))
 370                                 return 1;
 371         }
 372
 373         return 0;
 374 }
 375
 376 /**
 377  *      piix_sata_phy_reset - Probe specified port on SATA host controller
 378  *      @ap: Port to probe
 379  *
 380  *      Probe SATA phy.
 381  *
 382  *      LOCKING:
 383  *      None (inherited from caller).
 384  */
 385
 386 static void piix_sata_phy_reset(struct ata_port *ap)
 387 {
 388         if (!piix_sata_probe(ap)) {
 389                 ata_port_disable(ap);
 390                 printk(KERN_INFO "ata%u: SATA port has no device.\n", ap->id);
 391                 return;
 392         }
 393
 394         ap->cbl = ATA_CBL_SATA;
 395
 396         ata_port_probe(ap);
 397
 398         ata_bus_reset(ap);
 399 }
 400
 401 /**
 402  *      piix_set_piomode - Initialize host controller PATA PIO timings
 403  *      @ap: Port whose timings we are configuring
 404  *      @adev: um
 405  *      @pio: PIO mode, 0 - 4
 406  *
 407  *      Set PIO mode for device, in host controller PCI config space.
 408  *
 409  *      LOCKING:
 410  *      None (inherited from caller).
 411  */
 412
 413 static void piix_set_piomode (struct ata_port *ap, struct ata_device *adev)
 414 {
 415         unsigned int pio        = adev->pio_mode - XFER_PIO_0;
 416         struct pci_dev *dev     = to_pci_dev(ap->host_set->dev);
 417         unsigned int is_slave   = (adev->devno != 0);
 418         unsigned int master_port= ap->hard_port_no ? 0x42 : 0x40;
 419         unsigned int slave_port = 0x44;
 420         u16 master_data;
 421         u8 slave_data;
 422
 423         static const     /* ISP  RTC */
 424         u8 timings[][2] = { { 0, 0 },
 425                             { 0, 0 },
 426                             { 1, 0 },
 427                             { 2, 1 },
 428                             { 2, 3 }, };
 429
 430         pci_read_config_word(dev, master_port, &master_data);
 431         if (is_slave) {
 432                 master_data |= 0x4000;
 433                 /* enable PPE, IE and TIME */
 434                 master_data |= 0x0070;
 435                 pci_read_config_byte(dev, slave_port, &slave_data);
 436                 slave_data &= (ap->hard_port_no ? 0x0f : 0xf0);
 437                 slave_data |=
 438                         (timings[pio][0] << 2) |
 439                         (timings[pio][1] << (ap->hard_port_no ? 4 : 0));
 440         } else {
 441                 master_data &= 0xccf8;
 442                 /* enable PPE, IE and TIME */
 443                 master_data |= 0x0007;
 444                 master_data |=
 445                         (timings[pio][0] << 12) |
 446                         (timings[pio][1] << 8);
 447         }
 448         pci_write_config_word(dev, master_port, master_data);
 449         if (is_slave)
 450                 pci_write_config_byte(dev, slave_port, slave_data);
 451 }
 452
 453 /**
 454  *      piix_set_dmamode - Initialize host controller PATA PIO timings
 455  *      @ap: Port whose timings we are configuring
 456  *      @adev: um
 457  *      @udma: udma mode, 0 - 6
 458  *
 459  *      Set UDMA mode for device, in host controller PCI config space.
 460  *
 461  *      LOCKING:
 462  *      None (inherited from caller).
 463  */
 464
 465 static void piix_set_dmamode (struct ata_port *ap, struct ata_device *adev)
 466 {
 467         unsigned int udma       = adev->dma_mode; /* FIXME: MWDMA too */
 468         struct pci_dev *dev     = to_pci_dev(ap->host_set->dev);
 469         u8 maslave              = ap->hard_port_no ? 0x42 : 0x40;
 470         u8 speed                = udma;
 471         unsigned int drive_dn   = (ap->hard_port_no ? 2 : 0) + adev->devno;
 472         int a_speed             = 3 << (drive_dn * 4);
 473         int u_flag              = 1 << drive_dn;
 474         int v_flag              = 0x01 << drive_dn;
 475         int w_flag              = 0x10 << drive_dn;
 476         int u_speed             = 0;
 477         int                     sitre;
 478         u16                     reg4042, reg4a;
 479         u8                      reg48, reg54, reg55;
 480
 481         pci_read_config_word(dev, maslave, &reg4042);
 482         DPRINTK("reg4042 = 0x%04x\n", reg4042);
 483         sitre = (reg4042 & 0x4000) ? 1 : 0;
 484         pci_read_config_byte(dev, 0x48, &reg48);
 485         pci_read_config_word(dev, 0x4a, &reg4a);
 486         pci_read_config_byte(dev, 0x54, &reg54);
 487         pci_read_config_byte(dev, 0x55, &reg55);
 488
 489         switch(speed) {
 490                 case XFER_UDMA_4:
 491                 case XFER_UDMA_2:       u_speed = 2 << (drive_dn * 4); break;
 492                 case XFER_UDMA_6:
 493                 case XFER_UDMA_5:
 494                 case XFER_UDMA_3:
 495                 case XFER_UDMA_1:       u_speed = 1 << (drive_dn * 4); break;
 496                 case XFER_UDMA_0:       u_speed = 0 << (drive_dn * 4); break;
 497                 case XFER_MW_DMA_2:
 498                 case XFER_MW_DMA_1:     break;
 499                 default:
 500                         BUG();
 501                         return;
 502         }
 503
 504         if (speed >= XFER_UDMA_0) {
 505                 if (!(reg48 & u_flag))
 506                         pci_write_config_byte(dev, 0x48, reg48 | u_flag);
 507                 if (speed == XFER_UDMA_5) {
 508                         pci_write_config_byte(dev, 0x55, (u8) reg55|w_flag);
 509                 } else {
 510                         pci_write_config_byte(dev, 0x55, (u8) reg55 & ~w_flag);
 511                 }
 512                 if ((reg4a & a_speed) != u_speed)
 513                         pci_write_config_word(dev, 0x4a, (reg4a & ~a_speed) | u_speed);
 514                 if (speed > XFER_UDMA_2) {
 515                         if (!(reg54 & v_flag))
 516                                 pci_write_config_byte(dev, 0x54, reg54 | v_flag);
 517                 } else
 518                         pci_write_config_byte(dev, 0x54, reg54 & ~v_flag);
 519         } else {
 520                 if (reg48 & u_flag)
 521                         pci_write_config_byte(dev, 0x48, reg48 & ~u_flag);
 522                 if (reg4a & a_speed)
 523                         pci_write_config_word(dev, 0x4a, reg4a & ~a_speed);
 524                 if (reg54 & v_flag)
 525                         pci_write_config_byte(dev, 0x54, reg54 & ~v_flag);
 526                 if (reg55 & w_flag)
 527                         pci_write_config_byte(dev, 0x55, (u8) reg55 & ~w_flag);
 528         }
 529 }
 530
 531 /* move to PCI layer, integrate w/ MSI stuff */
 532 static void pci_enable_intx(struct pci_dev *pdev)
 533 {
 534         u16 pci_command;
 535
 536         pci_read_config_word(pdev, PCI_COMMAND, &pci_command);
 537         if (pci_command & PCI_COMMAND_INTX_DISABLE) {
 538                 pci_command &= ~PCI_COMMAND_INTX_DISABLE;
 539                 pci_write_config_word(pdev, PCI_COMMAND, pci_command);
 540         }
 541 }
 542
 543 #define AHCI_PCI_BAR 5
 544 #define AHCI_GLOBAL_CTL 0x04
 545 #define AHCI_ENABLE (1 << 31)
 546 static int piix_disable_ahci(struct pci_dev *pdev)
 547 {
 548         void *mmio;
 549         unsigned long addr;
 550         u32 tmp;
 551         int rc = 0;
 552
 553         /* BUG: pci_enable_device has not yet been called.  This
 554          * works because this device is usually set up by BIOS.
 555          */
 556
 557         addr = pci_resource_start(pdev, AHCI_PCI_BAR);
 558         if (!addr || !pci_resource_len(pdev, AHCI_PCI_BAR))
 559                 return 0;
 560
 561         mmio = ioremap(addr, 64);
 562         if (!mmio)
 563                 return -ENOMEM;
 564
 565         tmp = readl(mmio + AHCI_GLOBAL_CTL);
 566         if (tmp & AHCI_ENABLE) {
 567                 tmp &= ~AHCI_ENABLE;
 568                 writel(tmp, mmio + AHCI_GLOBAL_CTL);
 569
 570                 tmp = readl(mmio + AHCI_GLOBAL_CTL);
 571                 if (tmp & AHCI_ENABLE)
 572                         rc = -EIO;
 573         }
 574
 575         iounmap(mmio);
 576         return rc;
 577 }
 578
 579 /**
 580  *      piix_init_one - Register PIIX ATA PCI device with kernel services
 581  *      @pdev: PCI device to register
 582  *      @ent: Entry in piix_pci_tbl matching with @pdev
 583  *
 584  *      Called from kernel PCI layer.  We probe for combined mode (sigh),
 585  *      and then hand over control to libata, for it to do the rest.
 586  *
 587  *      LOCKING:
 588  *      Inherited from PCI layer (may sleep).
 589  *
 590  *      RETURNS:
 591  *      Zero on success, or -ERRNO value.
 592  */
 593
 594 static int piix_init_one (struct pci_dev *pdev, const struct pci_device_id *ent)
 595 {
 596         static int printed_version;
 597         struct ata_port_info *port_info[2];
 598         unsigned int combined = 0, n_ports = 1;
 599         unsigned int pata_chan = 0, sata_chan = 0;
 600
 601         if (!printed_version++)
 602                 printk(KERN_DEBUG DRV_NAME " version " DRV_VERSION "\n");
 603
 604         /* no hotplugging support (FIXME) */
 605         if (!in_module_init)
 606                 return -ENODEV;
 607
 608         port_info[0] = &piix_port_info[ent->driver_data];
 609         port_info[1] = NULL;
 610
 611         if (port_info[0]->host_flags & PIIX_FLAG_AHCI) {
 612                 int rc = piix_disable_ahci(pdev);
 613                 if (rc)
 614                         return rc;
 615         }
 616
 617         if (port_info[0]->host_flags & PIIX_FLAG_COMBINED) {
 618                 u8 tmp;
 619                 pci_read_config_byte(pdev, ICH5_PMR, &tmp);
 620
 621                 if (tmp & PIIX_COMB) {
 622                         combined = 1;
 623                         if (tmp & PIIX_COMB_PATA_P0)
 624                                 sata_chan = 1;
 625                         else
 626                                 pata_chan = 1;
 627                 }
 628         }
 629
 630         /* On ICH5, some BIOSen disable the interrupt using the
 631          * PCI_COMMAND_INTX_DISABLE bit added in PCI 2.3.
 632          * On ICH6, this bit has the same effect, but only when
 633          * MSI is disabled (and it is disabled, as we don't use
 634          * message-signalled interrupts currently).
 635          */
 636         if (port_info[0]->host_flags & PIIX_FLAG_CHECKINTR)
 637                 pci_enable_intx(pdev);
 638
 639         if (combined) {
 640                 port_info[sata_chan] = &piix_port_info[ent->driver_data];
 641                 port_info[sata_chan]->host_flags |= ATA_FLAG_SLAVE_POSS;
 642                 port_info[pata_chan] = &piix_port_info[ich5_pata];
 643                 n_ports++;
 644
 645                 printk(KERN_WARNING DRV_NAME ": combined mode detected\n");
 646         }
 647
 648         return ata_pci_init_one(pdev, port_info, n_ports);
 649 }
 650
 651 /**
 652  *      piix_init -
 653  *
 654  *      LOCKING:
 655  *
 656  *      RETURNS:
 657  *
 658  */
 659
 660 static int __init piix_init(void)
 661 {
 662         int rc;
 663
 664         DPRINTK("pci_module_init\n");
 665         rc = pci_module_init(&piix_pci_driver);
 666         if (rc)
 667                 return rc;
 668
 669         in_module_init = 0;
 670
 671         DPRINTK("done\n");
 672         return 0;
 673 }
 674
 675 /**
 676  *      piix_exit -
 677  *
 678  *      LOCKING:
 679  *
 680  */
 681
 682 static void __exit piix_exit(void)
 683 {
 684         pci_unregister_driver(&piix_pci_driver);
 685 }
 686
 687 module_init(piix_init);
 688 module_exit(piix_exit);
 689