drivers/scsi/qla2xxx/qla_def.h

   1 /********************************************************************************
   2 *                  QLOGIC LINUX SOFTWARE
   3 *
   4 * QLogic ISP2x00 device driver for Linux 2.6.x
   5 * Copyright (C) 2003-2004 QLogic Corporation
   6 * (www.qlogic.com)
   7 *
   8 * This program is free software; you can redistribute it and/or modify it
   9 * under the terms of the GNU General Public License as published by the
  10 * Free Software Foundation; either version 2, or (at your option) any
  11 * later version.
  12 *
  13 * This program is distributed in the hope that it will be useful, but
  14 * WITHOUT ANY WARRANTY; without even the implied warranty of
  15 * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the GNU
  16 * General Public License for more details.
  17 **
  18 ******************************************************************************/
  19
  20 #ifndef __QLA_DEF_H
  21 #define __QLA_DEF_H
  22
  23 /* XXX(hch): move to pci_ids.h */
  24 #ifndef PCI_DEVICE_ID_QLOGIC_ISP2300
  25 #define PCI_DEVICE_ID_QLOGIC_ISP2300    0x2300
  26 #endif
  27
  28 #ifndef PCI_DEVICE_ID_QLOGIC_ISP2312
  29 #define PCI_DEVICE_ID_QLOGIC_ISP2312    0x2312
  30 #endif
  31
  32 #ifndef PCI_DEVICE_ID_QLOGIC_ISP2322
  33 #define PCI_DEVICE_ID_QLOGIC_ISP2322    0x2322
  34 #endif
  35
  36 #ifndef PCI_DEVICE_ID_QLOGIC_ISP6312
  37 #define PCI_DEVICE_ID_QLOGIC_ISP6312    0x6312
  38 #endif
  39
  40 #ifndef PCI_DEVICE_ID_QLOGIC_ISP6322
  41 #define PCI_DEVICE_ID_QLOGIC_ISP6322    0x6322
  42 #endif
  43
  44 #if defined(CONFIG_SCSI_QLA21XX) || defined(CONFIG_SCSI_QLA21XX_MODULE)
  45 #define IS_QLA2100(ha)  ((ha)->pdev->device == PCI_DEVICE_ID_QLOGIC_ISP2100)
  46 #else
  47 #define IS_QLA2100(ha)  0
  48 #endif
  49
  50 #if defined(CONFIG_SCSI_QLA22XX) || defined(CONFIG_SCSI_QLA22XX_MODULE)
  51 #define IS_QLA2200(ha)  ((ha)->pdev->device == PCI_DEVICE_ID_QLOGIC_ISP2200)
  52 #else
  53 #define IS_QLA2200(ha)  0
  54 #endif
  55
  56 #if defined(CONFIG_SCSI_QLA2300) || defined(CONFIG_SCSI_QLA2300_MODULE)
  57 #define IS_QLA2300(ha)  ((ha)->pdev->device == PCI_DEVICE_ID_QLOGIC_ISP2300)
  58 #define IS_QLA2312(ha)  ((ha)->pdev->device == PCI_DEVICE_ID_QLOGIC_ISP2312)
  59 #else
  60 #define IS_QLA2300(ha)  0
  61 #define IS_QLA2312(ha)  0
  62 #endif
  63
  64 #if defined(CONFIG_SCSI_QLA2322) || defined(CONFIG_SCSI_QLA2322_MODULE)
  65 #define IS_QLA2322(ha)  ((ha)->pdev->device == PCI_DEVICE_ID_QLOGIC_ISP2322)
  66 #else
  67 #define IS_QLA2322(ha)  0
  68 #endif
  69
  70 #if defined(CONFIG_SCSI_QLA6312) || defined(CONFIG_SCSI_QLA6312_MODULE)
  71 #define IS_QLA6312(ha)  ((ha)->pdev->device == PCI_DEVICE_ID_QLOGIC_ISP6312)
  72 #else
  73 #define IS_QLA6312(ha)  0
  74 #endif
  75
  76 #if defined(CONFIG_SCSI_QLA6322) || defined(CONFIG_SCSI_QLA6322_MODULE)
  77 #define IS_QLA6322(ha)  ((ha)->pdev->device == PCI_DEVICE_ID_QLOGIC_ISP6322)
  78 #else
  79 #define IS_QLA6322(ha)  0
  80 #endif
  81
  82 #define IS_QLA23XX(ha)  (IS_QLA2300(ha) || IS_QLA2312(ha) || IS_QLA2322(ha) || \
  83                          IS_QLA6312(ha) || IS_QLA6322(ha))
  84
  85 /*
  86  * Only non-ISP2[12]00 have extended addressing support in the firmware.
  87  */
  88 #define HAS_EXTENDED_IDS(ha)    (!IS_QLA2100(ha) && !IS_QLA2200(ha))
  89
  90 /*
  91  * We have MAILBOX_REGISTER_COUNT sized arrays in a few places,
  92  * but that's fine as we don't look at the last 24 ones for
  93  * ISP2100 HBAs.
  94  */
  95 #define MAILBOX_REGISTER_COUNT_2100     8
  96 #define MAILBOX_REGISTER_COUNT          32
  97
  98 #define QLA2200A_RISC_ROM_VER   4
  99 #define FPM_2300                6
 100 #define FPM_2310                7
 101
 102 #include "qla_settings.h"
 103
 104 /*
 105  * Data bit definitions
 106  */
 107 #define BIT_0   0x1
 108 #define BIT_1   0x2
 109 #define BIT_2   0x4
 110 #define BIT_3   0x8
 111 #define BIT_4   0x10
 112 #define BIT_5   0x20
 113 #define BIT_6   0x40
 114 #define BIT_7   0x80
 115 #define BIT_8   0x100
 116 #define BIT_9   0x200
 117 #define BIT_10  0x400
 118 #define BIT_11  0x800
 119 #define BIT_12  0x1000
 120 #define BIT_13  0x2000
 121 #define BIT_14  0x4000
 122 #define BIT_15  0x8000
 123 #define BIT_16  0x10000
 124 #define BIT_17  0x20000
 125 #define BIT_18  0x40000
 126 #define BIT_19  0x80000
 127 #define BIT_20  0x100000
 128 #define BIT_21  0x200000
 129 #define BIT_22  0x400000
 130 #define BIT_23  0x800000
 131 #define BIT_24  0x1000000
 132 #define BIT_25  0x2000000
 133 #define BIT_26  0x4000000
 134 #define BIT_27  0x8000000
 135 #define BIT_28  0x10000000
 136 #define BIT_29  0x20000000
 137 #define BIT_30  0x40000000
 138 #define BIT_31  0x80000000
 139
 140 #define LSB(x)  ((uint8_t)(x))
 141 #define MSB(x)  ((uint8_t)((uint16_t)(x) >> 8))
 142
 143 #define LSW(x)  ((uint16_t)(x))
 144 #define MSW(x)  ((uint16_t)((uint32_t)(x) >> 16))
 145
 146 #define LSD(x)  ((uint32_t)((uint64_t)(x)))
 147 #define MSD(x)  ((uint32_t)((((uint64_t)(x)) >> 16) >> 16))
 148
 149
 150 /*
 151  * I/O register
 152 */
 153
 154 #define RD_REG_BYTE(addr)               readb(addr)
 155 #define RD_REG_WORD(addr)               readw(addr)
 156 #define RD_REG_DWORD(addr)              readl(addr)
 157 #define RD_REG_BYTE_RELAXED(addr)       readb_relaxed(addr)
 158 #define RD_REG_WORD_RELAXED(addr)       readw_relaxed(addr)
 159 #define RD_REG_DWORD_RELAXED(addr)      readl_relaxed(addr)
 160 #define WRT_REG_BYTE(addr, data)        writeb(data,addr)
 161 #define WRT_REG_WORD(addr, data)        writew(data,addr)
 162 #define WRT_REG_DWORD(addr, data)       writel(data,addr)
 163
 164 /*
 165  * Fibre Channel device definitions.
 166  */
 167 #define WWN_SIZE                8       /* Size of WWPN, WWN & WWNN */
 168 #define MAX_FIBRE_DEVICES       512
 169 #define MAX_FIBRE_LUNS          256
 170 #define MAX_RSCN_COUNT          32
 171 #define MAX_HOST_COUNT          16
 172
 173 /*
 174  * Host adapter default definitions.
 175  */
 176 #define MAX_BUSES               1  /* We only have one bus today */
 177 #define MAX_TARGETS_2100        MAX_FIBRE_DEVICES
 178 #define MAX_TARGETS_2200        MAX_FIBRE_DEVICES
 179 #define MAX_TARGETS             MAX_FIBRE_DEVICES
 180 #define MIN_LUNS                8
 181 #define MAX_LUNS                MAX_FIBRE_LUNS
 182 #define MAX_CMDS_PER_LUN        255
 183
 184 /*
 185  * Fibre Channel device definitions.
 186  */
 187 #define SNS_LAST_LOOP_ID_2100   0xfe
 188 #define SNS_LAST_LOOP_ID_2300   0x7ff
 189
 190 #define LAST_LOCAL_LOOP_ID      0x7d
 191 #define SNS_FL_PORT             0x7e
 192 #define FABRIC_CONTROLLER       0x7f
 193 #define SIMPLE_NAME_SERVER      0x80
 194 #define SNS_FIRST_LOOP_ID       0x81
 195 #define MANAGEMENT_SERVER       0xfe
 196 #define BROADCAST               0xff
 197
 198 #define RESERVED_LOOP_ID(x)     ((x > LAST_LOCAL_LOOP_ID && \
 199                                  x < SNS_FIRST_LOOP_ID) || \
 200                                  x == MANAGEMENT_SERVER || \
 201                                  x == BROADCAST)
 202
 203 /*
 204  * Timeout timer counts in seconds
 205  */
 206 #define PORT_RETRY_TIME                 2
 207 #define LOOP_DOWN_TIMEOUT               60
 208 #define LOOP_DOWN_TIME                  255     /* 240 */
 209 #define LOOP_DOWN_RESET                 (LOOP_DOWN_TIME - 30)
 210
 211 /* Maximum outstanding commands in ISP queues (1-65535) */
 212 #define MAX_OUTSTANDING_COMMANDS        1024
 213
 214 /* ISP request and response entry counts (37-65535) */
 215 #define REQUEST_ENTRY_CNT_2100          128     /* Number of request entries. */
 216 #define REQUEST_ENTRY_CNT_2200          2048    /* Number of request entries. */
 217 #define RESPONSE_ENTRY_CNT_2100         64      /* Number of response entries.*/
 218 #define RESPONSE_ENTRY_CNT_2300         512     /* Number of response entries.*/
 219
 220 /*
 221  * SCSI Request Block
 222  */
 223 typedef struct srb {
 224         struct list_head list;
 225
 226         struct scsi_qla_host *ha;       /* HA the SP is queued on */
 227
 228         struct scsi_cmnd *cmd;          /* Linux SCSI command pkt */
 229
 230         struct timer_list timer;        /* Command timer */
 231         atomic_t ref_count;     /* Reference count for this structure */
 232         uint16_t flags;
 233
 234         /* Request state */
 235         uint16_t state;
 236
 237         /* Target/LUN queue pointers. */
 238         struct os_tgt *tgt_queue;       /* ptr to visible ha's target */
 239         struct os_lun *lun_queue;       /* ptr to visible ha's lun */
 240         struct fc_lun *fclun;           /* FC LUN context pointer. */
 241
 242         /* Timing counts. */
 243         unsigned long e_start;          /* Start of extend timeout */
 244         unsigned long r_start;          /* Start of request */
 245         unsigned long u_start;          /* When sent to RISC */
 246         unsigned long f_start;          /* When placed in FO queue*/
 247
 248         /* Single transfer DMA context */
 249         dma_addr_t dma_handle;
 250
 251         uint32_t request_sense_length;
 252         uint8_t *request_sense_ptr;
 253
 254         int ext_history;
 255
 256         /* Suspend delay */
 257         int delay;
 258
 259         /* Raw completion info for use by failover ? */
 260         uint8_t fo_retry_cnt;           /* Retry count this request */
 261         uint8_t err_id;                 /* error id */
 262 #define SRB_ERR_PORT    1               /* Request failed -- "port down" */
 263 #define SRB_ERR_LOOP    2               /* Request failed -- "loop down" */
 264 #define SRB_ERR_DEVICE  3               /* Request failed -- "device error" */
 265 #define SRB_ERR_OTHER   4
 266
 267         /* Segment/entries counts */
 268         uint16_t        req_cnt;        /* !0 indicates counts determined */
 269         uint16_t        tot_dsds;
 270
 271         /* SRB magic number */
 272         uint16_t magic;
 273 #define SRB_MAGIC       0x10CB
 274 } srb_t;
 275
 276 /*
 277  * SRB flag definitions
 278  */
 279 #define SRB_TIMEOUT             BIT_0   /* Command timed out */
 280 #define SRB_DMA_VALID           BIT_1   /* Command sent to ISP */
 281 #define SRB_WATCHDOG            BIT_2   /* Command on watchdog list */
 282 #define SRB_ABORT_PENDING       BIT_3   /* Command abort sent to device */
 283
 284 #define SRB_ABORTED             BIT_4   /* Command aborted command already */
 285 #define SRB_RETRY               BIT_5   /* Command needs retrying */
 286 #define SRB_GOT_SENSE           BIT_6   /* Command has sense data */
 287 #define SRB_FAILOVER            BIT_7   /* Command in failover state */
 288
 289 #define SRB_BUSY                BIT_8   /* Command is in busy retry state */
 290 #define SRB_FO_CANCEL           BIT_9   /* Command don't need to do failover */
 291 #define SRB_IOCTL               BIT_10  /* IOCTL command. */
 292 #define SRB_TAPE                BIT_11  /* FCP2 (Tape) command. */
 293
 294 /*
 295  * SRB state definitions
 296  */
 297 #define SRB_FREE_STATE          0       /*   returned back */
 298 #define SRB_PENDING_STATE       1       /*   queued in LUN Q */
 299 #define SRB_ACTIVE_STATE        2       /*   in Active Array */
 300 #define SRB_DONE_STATE          3       /*   queued in Done Queue */
 301 #define SRB_RETRY_STATE         4       /*   in Retry Queue */
 302 #define SRB_SUSPENDED_STATE     5       /*   in suspended state */
 303 #define SRB_NO_QUEUE_STATE      6       /*   is in between states */
 304 #define SRB_ACTIVE_TIMEOUT_STATE 7      /*   in Active Array but timed out */
 305 #define SRB_FAILOVER_STATE      8       /*   in Failover Queue */
 306 #define SRB_SCSI_RETRY_STATE    9       /*   in Scsi Retry Queue */
 307
 308
 309 /*
 310  * ISP I/O Register Set structure definitions.
 311  */
 312 typedef volatile struct {
 313         volatile uint16_t flash_address; /* Flash BIOS address */
 314         volatile uint16_t flash_data;   /* Flash BIOS data */
 315         uint16_t unused_1[1];           /* Gap */
 316         volatile uint16_t ctrl_status;  /* Control/Status */
 317 #define CSR_FLASH_64K_BANK      BIT_3   /* Flash upper 64K bank select */
 318 #define CSR_FLASH_ENABLE        BIT_1   /* Flash BIOS Read/Write enable */
 319 #define CSR_ISP_SOFT_RESET      BIT_0   /* ISP soft reset */
 320
 321         volatile uint16_t ictrl;        /* Interrupt control */
 322 #define ICR_EN_INT              BIT_15  /* ISP enable interrupts. */
 323 #define ICR_EN_RISC             BIT_3   /* ISP enable RISC interrupts. */
 324
 325         volatile uint16_t istatus;      /* Interrupt status */
 326 #define ISR_RISC_INT            BIT_3   /* RISC interrupt */
 327
 328         volatile uint16_t semaphore;    /* Semaphore */
 329         volatile uint16_t nvram;        /* NVRAM register. */
 330 #define NVR_DESELECT            0
 331 #define NVR_BUSY                BIT_15
 332 #define NVR_DATA_IN             BIT_3
 333 #define NVR_DATA_OUT            BIT_2
 334 #define NVR_SELECT              BIT_1
 335 #define NVR_CLOCK               BIT_0
 336
 337         union {
 338                 struct {
 339                         volatile uint16_t mailbox0;
 340                         volatile uint16_t mailbox1;
 341                         volatile uint16_t mailbox2;
 342                         volatile uint16_t mailbox3;
 343                         volatile uint16_t mailbox4;
 344                         volatile uint16_t mailbox5;
 345                         volatile uint16_t mailbox6;
 346                         volatile uint16_t mailbox7;
 347                         uint16_t unused_2[59];          /* Gap */
 348                 } __attribute__((packed)) isp2100;
 349                 struct {
 350                                                         /* Request Queue */
 351                         volatile uint16_t req_q_in;     /*  In-Pointer */
 352                         volatile uint16_t req_q_out;    /*  Out-Pointer */
 353                                                         /* Response Queue */
 354                         volatile uint16_t rsp_q_in;     /*  In-Pointer */
 355                         volatile uint16_t rsp_q_out;    /*  Out-Pointer */
 356
 357                                                 /* RISC to Host Status */
 358                         volatile uint32_t host_status;
 359 #define HSR_RISC_INT            BIT_15  /* RISC interrupt */
 360 #define HSR_RISC_PAUSED         BIT_8   /* RISC Paused */
 361
 362                                         /* Host to Host Semaphore */
 363                         volatile uint16_t host_semaphore;
 364                         uint16_t unused_3[17];          /* Gap */
 365                         volatile uint16_t mailbox0;
 366                         volatile uint16_t mailbox1;
 367                         volatile uint16_t mailbox2;
 368                         volatile uint16_t mailbox3;
 369                         volatile uint16_t mailbox4;
 370                         volatile uint16_t mailbox5;
 371                         volatile uint16_t mailbox6;
 372                         volatile uint16_t mailbox7;
 373                         volatile uint16_t mailbox8;
 374                         volatile uint16_t mailbox9;
 375                         volatile uint16_t mailbox10;
 376                         volatile uint16_t mailbox11;
 377                         volatile uint16_t mailbox12;
 378                         volatile uint16_t mailbox13;
 379                         volatile uint16_t mailbox14;
 380                         volatile uint16_t mailbox15;
 381                         volatile uint16_t mailbox16;
 382                         volatile uint16_t mailbox17;
 383                         volatile uint16_t mailbox18;
 384                         volatile uint16_t mailbox19;
 385                         volatile uint16_t mailbox20;
 386                         volatile uint16_t mailbox21;
 387                         volatile uint16_t mailbox22;
 388                         volatile uint16_t mailbox23;
 389                         volatile uint16_t mailbox24;
 390                         volatile uint16_t mailbox25;
 391                         volatile uint16_t mailbox26;
 392                         volatile uint16_t mailbox27;
 393                         volatile uint16_t mailbox28;
 394                         volatile uint16_t mailbox29;
 395                         volatile uint16_t mailbox30;
 396                         volatile uint16_t mailbox31;
 397                         volatile uint16_t fb_cmd;
 398                         uint16_t unused_4[10];          /* Gap */
 399                 } __attribute__((packed)) isp2300;
 400         } u;
 401
 402         volatile uint16_t fpm_diag_config;
 403         uint16_t unused_5[0x6];         /* Gap */
 404         volatile uint16_t pcr;          /* Processor Control Register. */
 405         uint16_t unused_6[0x5];         /* Gap */
 406         volatile uint16_t mctr;         /* Memory Configuration and Timing. */
 407         uint16_t unused_7[0x3];         /* Gap */
 408         volatile uint16_t fb_cmd_2100;  /* Unused on 23XX */
 409         uint16_t unused_8[0x3];         /* Gap */
 410         volatile uint16_t hccr;         /* Host command & control register. */
 411 #define HCCR_HOST_INT           BIT_7   /* Host interrupt bit */
 412 #define HCCR_RISC_PAUSE         BIT_5   /* Pause mode bit */
 413                                         /* HCCR commands */
 414 #define HCCR_RESET_RISC         0x1000  /* Reset RISC */
 415 #define HCCR_PAUSE_RISC         0x2000  /* Pause RISC */
 416 #define HCCR_RELEASE_RISC       0x3000  /* Release RISC from reset. */
 417 #define HCCR_SET_HOST_INT       0x5000  /* Set host interrupt */
 418 #define HCCR_CLR_HOST_INT       0x6000  /* Clear HOST interrupt */
 419 #define HCCR_CLR_RISC_INT       0x7000  /* Clear RISC interrupt */
 420 #define HCCR_DISABLE_PARITY_PAUSE 0x4001 /* Disable parity error RISC pause. */
 421 #define HCCR_ENABLE_PARITY      0xA000  /* Enable PARITY interrupt */
 422
 423         uint16_t unused_9[5];           /* Gap */
 424         volatile uint16_t gpiod;        /* GPIO Data register. */
 425         volatile uint16_t gpioe;        /* GPIO Enable register. */
 426 #define GPIO_LED_MASK                   0x00C0
 427 #define GPIO_LED_GREEN_OFF_AMBER_OFF    0x0000
 428 #define GPIO_LED_GREEN_ON_AMBER_OFF     0x0040
 429 #define GPIO_LED_GREEN_OFF_AMBER_ON     0x0080
 430 #define GPIO_LED_GREEN_ON_AMBER_ON      0x00C0
 431
 432         union {
 433                 struct {
 434                         uint16_t unused_10[8];          /* Gap */
 435                         volatile uint16_t mailbox8;
 436                         volatile uint16_t mailbox9;
 437                         volatile uint16_t mailbox10;
 438                         volatile uint16_t mailbox11;
 439                         volatile uint16_t mailbox12;
 440                         volatile uint16_t mailbox13;
 441                         volatile uint16_t mailbox14;
 442                         volatile uint16_t mailbox15;
 443                         volatile uint16_t mailbox16;
 444                         volatile uint16_t mailbox17;
 445                         volatile uint16_t mailbox18;
 446                         volatile uint16_t mailbox19;
 447                         volatile uint16_t mailbox20;
 448                         volatile uint16_t mailbox21;
 449                         volatile uint16_t mailbox22;
 450                         volatile uint16_t mailbox23;    /* Also probe reg. */
 451                 } __attribute__((packed)) isp2200;
 452         } u_end;
 453 } device_reg_t;
 454
 455 #define ISP_REQ_Q_IN(ha, reg) \
 456         (IS_QLA2100(ha) || IS_QLA2200(ha) ? \
 457          &(reg)->u.isp2100.mailbox4 : \
 458          &(reg)->u.isp2300.req_q_in)
 459 #define ISP_REQ_Q_OUT(ha, reg) \
 460         (IS_QLA2100(ha) || IS_QLA2200(ha) ? \
 461          &(reg)->u.isp2100.mailbox4 : \
 462          &(reg)->u.isp2300.req_q_out)
 463 #define ISP_RSP_Q_IN(ha, reg) \
 464         (IS_QLA2100(ha) || IS_QLA2200(ha) ? \
 465          &(reg)->u.isp2100.mailbox5 : \
 466          &(reg)->u.isp2300.rsp_q_in)
 467 #define ISP_RSP_Q_OUT(ha, reg) \
 468         (IS_QLA2100(ha) || IS_QLA2200(ha) ? \
 469          &(reg)->u.isp2100.mailbox5 : \
 470          &(reg)->u.isp2300.rsp_q_out)
 471
 472 #define MAILBOX_REG(ha, reg, num) \
 473         (IS_QLA2100(ha) || IS_QLA2200(ha) ? \
 474          (num < 8 ? \
 475           &(reg)->u.isp2100.mailbox0 + (num) : \
 476           &(reg)->u_end.isp2200.mailbox8 + (num) - 8) : \
 477          &(reg)->u.isp2300.mailbox0 + (num))
 478 #define RD_MAILBOX_REG(ha, reg, num) \
 479         RD_REG_WORD(MAILBOX_REG(ha, reg, num))
 480 #define WRT_MAILBOX_REG(ha, reg, num, data) \
 481         WRT_REG_WORD(MAILBOX_REG(ha, reg, num), data)
 482
 483 #define FB_CMD_REG(ha, reg) \
 484         (IS_QLA2100(ha) || IS_QLA2200(ha) ? \
 485          &(reg)->fb_cmd_2100 : \
 486          &(reg)->u.isp2300.fb_cmd)
 487 #define RD_FB_CMD_REG(ha, reg) \
 488         RD_REG_WORD(FB_CMD_REG(ha, reg))
 489 #define WRT_FB_CMD_REG(ha, reg, data) \
 490         WRT_REG_WORD(FB_CMD_REG(ha, reg), data)
 491
 492 typedef struct {
 493         uint32_t        out_mb;         /* outbound from driver */
 494         uint32_t        in_mb;                  /* Incoming from RISC */
 495         uint16_t        mb[MAILBOX_REGISTER_COUNT];
 496         long            buf_size;
 497         void            *bufp;
 498         uint32_t        tov;
 499         uint8_t         flags;
 500 #define MBX_DMA_IN      BIT_0
 501 #define MBX_DMA_OUT     BIT_1
 502 #define IOCTL_CMD       BIT_2
 503 } mbx_cmd_t;
 504
 505 #define MBX_TOV_SECONDS 30
 506
 507 /*
 508  *  ISP product identification definitions in mailboxes after reset.
 509  */
 510 #define PROD_ID_1               0x4953
 511 #define PROD_ID_2               0x0000
 512 #define PROD_ID_2a              0x5020
 513 #define PROD_ID_3               0x2020
 514
 515 /*
 516  * ISP mailbox Self-Test status codes
 517  */
 518 #define MBS_FRM_ALIVE           0       /* Firmware Alive. */
 519 #define MBS_CHKSUM_ERR          1       /* Checksum Error. */
 520 #define MBS_BUSY                4       /* Busy. */
 521
 522 /*
 523  * ISP mailbox command complete status codes
 524  */
 525 #define MBS_COMMAND_COMPLETE            0x4000
 526 #define MBS_INVALID_COMMAND             0x4001
 527 #define MBS_HOST_INTERFACE_ERROR        0x4002
 528 #define MBS_TEST_FAILED                 0x4003
 529 #define MBS_COMMAND_ERROR               0x4005
 530 #define MBS_COMMAND_PARAMETER_ERROR     0x4006
 531 #define MBS_PORT_ID_USED                0x4007
 532 #define MBS_LOOP_ID_USED                0x4008
 533 #define MBS_ALL_IDS_IN_USE              0x4009
 534 #define MBS_NOT_LOGGED_IN               0x400A
 535
 536 /*
 537  * ISP mailbox asynchronous event status codes
 538  */
 539 #define MBA_ASYNC_EVENT         0x8000  /* Asynchronous event. */
 540 #define MBA_RESET               0x8001  /* Reset Detected. */
 541 #define MBA_SYSTEM_ERR          0x8002  /* System Error. */
 542 #define MBA_REQ_TRANSFER_ERR    0x8003  /* Request Transfer Error. */
 543 #define MBA_RSP_TRANSFER_ERR    0x8004  /* Response Transfer Error. */
 544 #define MBA_WAKEUP_THRES        0x8005  /* Request Queue Wake-up. */
 545 #define MBA_LIP_OCCURRED        0x8010  /* Loop Initialization Procedure */
 546                                         /* occurred. */
 547 #define MBA_LOOP_UP             0x8011  /* FC Loop UP. */
 548 #define MBA_LOOP_DOWN           0x8012  /* FC Loop Down. */
 549 #define MBA_LIP_RESET           0x8013  /* LIP reset occurred. */
 550 #define MBA_PORT_UPDATE         0x8014  /* Port Database update. */
 551 #define MBA_RSCN_UPDATE         0x8015  /* Register State Chg Notification. */
 552 #define MBA_LIP_F8              0x8016  /* Received a LIP F8. */
 553 #define MBA_LOOP_INIT_ERR       0x8017  /* Loop Initialization Error. */
 554 #define MBA_FABRIC_AUTH_REQ     0x801b  /* Fabric Authentication Required. */
 555 #define MBA_SCSI_COMPLETION     0x8020  /* SCSI Command Complete. */
 556 #define MBA_CTIO_COMPLETION     0x8021  /* CTIO Complete. */
 557 #define MBA_IP_COMPLETION       0x8022  /* IP Transmit Command Complete. */
 558 #define MBA_IP_RECEIVE          0x8023  /* IP Received. */
 559 #define MBA_IP_BROADCAST        0x8024  /* IP Broadcast Received. */
 560 #define MBA_IP_LOW_WATER_MARK   0x8025  /* IP Low Water Mark reached. */
 561 #define MBA_IP_RCV_BUFFER_EMPTY 0x8026  /* IP receive buffer queue empty. */
 562 #define MBA_IP_HDR_DATA_SPLIT   0x8027  /* IP header/data splitting feature */
 563                                         /* used. */
 564 #define MBA_POINT_TO_POINT      0x8030  /* Point to point mode. */
 565 #define MBA_CMPLT_1_16BIT       0x8031  /* Completion 1 16bit IOSB. */
 566 #define MBA_CMPLT_2_16BIT       0x8032  /* Completion 2 16bit IOSB. */
 567 #define MBA_CMPLT_3_16BIT       0x8033  /* Completion 3 16bit IOSB. */
 568 #define MBA_CMPLT_4_16BIT       0x8034  /* Completion 4 16bit IOSB. */
 569 #define MBA_CMPLT_5_16BIT       0x8035  /* Completion 5 16bit IOSB. */
 570 #define MBA_CHG_IN_CONNECTION   0x8036  /* Change in connection mode. */
 571 #define MBA_RIO_RESPONSE        0x8040  /* RIO response queue update. */
 572 #define MBA_ZIO_RESPONSE        0x8040  /* ZIO response queue update. */
 573 #define MBA_CMPLT_2_32BIT       0x8042  /* Completion 2 32bit IOSB. */
 574 #define MBA_BYPASS_NOTIFICATION 0x8043  /* Auto bypass notification. */
 575 #define MBA_DISCARD_RND_FRAME   0x8048  /* discard RND frame due to error. */
 576 #define MBA_REJECTED_FCP_CMD    0x8049  /* rejected FCP_CMD. */
 577
 578 /*
 579  * Firmware options 1, 2, 3.
 580  */
 581 #define FO1_AE_ON_LIPF8                 BIT_0
 582 #define FO1_AE_ALL_LIP_RESET            BIT_1
 583 #define FO1_CTIO_RETRY                  BIT_3
 584 #define FO1_DISABLE_LIP_F7_SW           BIT_4
 585 #define FO1_DISABLE_100MS_LOS_WAIT      BIT_5
 586 #define FO1_DISABLE_GPIO6_7             BIT_6
 587 #define FO1_AE_ON_LOOP_INIT_ERR         BIT_7
 588 #define FO1_SET_EMPHASIS_SWING          BIT_8
 589 #define FO1_AE_AUTO_BYPASS              BIT_9
 590 #define FO1_ENABLE_PURE_IOCB            BIT_10
 591 #define FO1_AE_PLOGI_RJT                BIT_11
 592 #define FO1_ENABLE_ABORT_SEQUENCE       BIT_12
 593 #define FO1_AE_QUEUE_FULL               BIT_13
 594
 595 #define FO2_ENABLE_ATIO_TYPE_3          BIT_0
 596 #define FO2_REV_LOOPBACK                BIT_1
 597
 598 #define FO3_ENABLE_EMERG_IOCB           BIT_0
 599 #define FO3_AE_RND_ERROR                BIT_1
 600
 601 /*
 602  * ISP mailbox commands
 603  */
 604 #define MBC_LOAD_RAM                    1       /* Load RAM. */
 605 #define MBC_EXECUTE_FIRMWARE            2       /* Execute firmware. */
 606 #define MBC_WRITE_RAM_WORD              4       /* Write RAM word. */
 607 #define MBC_READ_RAM_WORD               5       /* Read RAM word. */
 608 #define MBC_MAILBOX_REGISTER_TEST       6       /* Wrap incoming mailboxes */
 609 #define MBC_VERIFY_CHECKSUM             7       /* Verify checksum. */
 610 #define MBC_GET_FIRMWARE_VERSION        8       /* Get firmware revision. */
 611 #define MBC_LOAD_RISC_RAM               9       /* Load RAM command. */
 612 #define MBC_DUMP_RISC_RAM               0xa     /* Dump RAM command. */
 613 #define MBC_LOAD_RISC_RAM_EXTENDED      0xb     /* Load RAM extended. */
 614 #define MBC_DUMP_RISC_RAM_EXTENDED      0xc     /* Dump RAM extended. */
 615 #define MBC_WRITE_RAM_WORD_EXTENDED     0xd     /* Write RAM word extended */
 616 #define MBC_READ_RAM_EXTENDED           0xf     /* Read RAM extended. */
 617 #define MBC_IOCB_COMMAND                0x12    /* Execute IOCB command. */
 618 #define MBC_ABORT_COMMAND               0x15    /* Abort IOCB command. */
 619 #define MBC_ABORT_DEVICE                0x16    /* Abort device (ID/LUN). */
 620 #define MBC_ABORT_TARGET                0x17    /* Abort target (ID). */
 621 #define MBC_RESET                       0x18    /* Reset. */
 622 #define MBC_GET_ADAPTER_LOOP_ID         0x20    /* Get loop id of ISP2200. */
 623 #define MBC_GET_RETRY_COUNT             0x22    /* Get f/w retry cnt/delay. */
 624 #define MBC_DISABLE_VI                  0x24    /* Disable VI operation. */
 625 #define MBC_ENABLE_VI                   0x25    /* Enable VI operation. */
 626 #define MBC_GET_FIRMWARE_OPTION         0x28    /* Get Firmware Options. */
 627 #define MBC_SET_FIRMWARE_OPTION         0x38    /* Set Firmware Options. */
 628 #define MBC_LOOP_PORT_BYPASS            0x40    /* Loop Port Bypass. */
 629 #define MBC_LOOP_PORT_ENABLE            0x41    /* Loop Port Enable. */
 630 #define MBC_GET_RESOURCE_COUNTS         0x42    /* Get Resource Counts. */
 631 #define MBC_NON_PARTICIPATE             0x43    /* Non-Participating Mode. */
 632 #define MBC_DIAGNOSTIC_ECHO             0x44    /* Diagnostic echo. */
 633 #define MBC_DIAGNOSTIC_LOOP_BACK        0x45    /* Diagnostic loop back. */
 634 #define MBC_ONLINE_SELF_TEST            0x46    /* Online self-test. */
 635 #define MBC_ENHANCED_GET_PORT_DATABASE  0x47    /* Get port database + login */
 636 #define MBC_RESET_LINK_STATUS           0x52    /* Reset Link Error Status */
 637 #define MBC_IOCB_COMMAND_A64            0x54    /* Execute IOCB command (64) */
 638 #define MBC_SEND_RNID_ELS               0x57    /* Send RNID ELS request */
 639 #define MBC_SET_RNID_PARAMS             0x59    /* Set RNID parameters */
 640 #define MBC_GET_RNID_PARAMS             0x5a    /* Data Rate */
 641 #define MBC_DATA_RATE                   0x5d    /* Get RNID parameters */
 642 #define MBC_INITIALIZE_FIRMWARE         0x60    /* Initialize firmware */
 643 #define MBC_INITIATE_LIP                0x62    /* Initiate Loop */
 644                                                 /* Initialization Procedure */
 645 #define MBC_GET_FC_AL_POSITION_MAP      0x63    /* Get FC_AL Position Map. */
 646 #define MBC_GET_PORT_DATABASE           0x64    /* Get Port Database. */
 647 #define MBC_CLEAR_ACA                   0x65    /* Clear ACA. */
 648 #define MBC_TARGET_RESET                0x66    /* Target Reset. */
 649 #define MBC_CLEAR_TASK_SET              0x67    /* Clear Task Set. */
 650 #define MBC_ABORT_TASK_SET              0x68    /* Abort Task Set. */
 651 #define MBC_GET_FIRMWARE_STATE          0x69    /* Get firmware state. */
 652 #define MBC_GET_PORT_NAME               0x6a    /* Get port name. */
 653 #define MBC_GET_LINK_STATUS             0x6b    /* Get port link status. */
 654 #define MBC_LIP_RESET                   0x6c    /* LIP reset. */
 655 #define MBC_SEND_SNS_COMMAND            0x6e    /* Send Simple Name Server */
 656                                                 /* commandd. */
 657 #define MBC_LOGIN_FABRIC_PORT           0x6f    /* Login fabric port. */
 658 #define MBC_SEND_CHANGE_REQUEST         0x70    /* Send Change Request. */
 659 #define MBC_LOGOUT_FABRIC_PORT          0x71    /* Logout fabric port. */
 660 #define MBC_LIP_FULL_LOGIN              0x72    /* Full login LIP. */
 661 #define MBC_LOGIN_LOOP_PORT             0x74    /* Login Loop Port. */
 662 #define MBC_PORT_NODE_NAME_LIST         0x75    /* Get port/node name list. */
 663 #define MBC_INITIALIZE_RECEIVE_QUEUE    0x77    /* Initialize receive queue */
 664 #define MBC_UNLOAD_IP                   0x79    /* Shutdown IP */
 665 #define MBC_GET_ID_LIST                 0x7C    /* Get Port ID list. */
 666 #define MBC_SEND_LFA_COMMAND            0x7D    /* Send Loop Fabric Address */
 667 #define MBC_LUN_RESET                   0x7E    /* Send LUN reset */
 668
 669 /* Firmware return data sizes */
 670 #define FCAL_MAP_SIZE   128
 671
 672 /* Mailbox bit definitions for out_mb and in_mb */
 673 #define MBX_31          BIT_31
 674 #define MBX_30          BIT_30
 675 #define MBX_29          BIT_29
 676 #define MBX_28          BIT_28
 677 #define MBX_27          BIT_27
 678 #define MBX_26          BIT_26
 679 #define MBX_25          BIT_25
 680 #define MBX_24          BIT_24
 681 #define MBX_23          BIT_23
 682 #define MBX_22          BIT_22
 683 #define MBX_21          BIT_21
 684 #define MBX_20          BIT_20
 685 #define MBX_19          BIT_19
 686 #define MBX_18          BIT_18
 687 #define MBX_17          BIT_17
 688 #define MBX_16          BIT_16
 689 #define MBX_15          BIT_15
 690 #define MBX_14          BIT_14
 691 #define MBX_13          BIT_13
 692 #define MBX_12          BIT_12
 693 #define MBX_11          BIT_11
 694 #define MBX_10          BIT_10
 695 #define MBX_9           BIT_9
 696 #define MBX_8           BIT_8
 697 #define MBX_7           BIT_7
 698 #define MBX_6           BIT_6
 699 #define MBX_5           BIT_5
 700 #define MBX_4           BIT_4
 701 #define MBX_3           BIT_3
 702 #define MBX_2           BIT_2
 703 #define MBX_1           BIT_1
 704 #define MBX_0           BIT_0
 705
 706 /*
 707  * Firmware state codes from get firmware state mailbox command
 708  */
 709 #define FSTATE_CONFIG_WAIT      0
 710 #define FSTATE_WAIT_AL_PA       1
 711 #define FSTATE_WAIT_LOGIN       2
 712 #define FSTATE_READY            3
 713 #define FSTATE_LOSS_OF_SYNC     4
 714 #define FSTATE_ERROR            5
 715 #define FSTATE_REINIT           6
 716 #define FSTATE_NON_PART         7
 717
 718 #define FSTATE_CONFIG_CORRECT      0
 719 #define FSTATE_P2P_RCV_LIP         1
 720 #define FSTATE_P2P_CHOOSE_LOOP     2
 721 #define FSTATE_P2P_RCV_UNIDEN_LIP  3
 722 #define FSTATE_FATAL_ERROR         4
 723 #define FSTATE_LOOP_BACK_CONN      5
 724
 725 /*
 726  * Port Database structure definition
 727  * Little endian except where noted.
 728  */
 729 #define PORT_DATABASE_SIZE      128     /* bytes */
 730 typedef struct {
 731         uint8_t options;
 732         uint8_t control;
 733         uint8_t master_state;
 734         uint8_t slave_state;
 735         uint8_t reserved[2];
 736         uint8_t hard_address;
 737         uint8_t reserved_1;
 738         uint8_t port_id[4];
 739         uint8_t node_name[WWN_SIZE];
 740         uint8_t port_name[WWN_SIZE];
 741         uint16_t execution_throttle;
 742         uint16_t execution_count;
 743         uint8_t reset_count;
 744         uint8_t reserved_2;
 745         uint16_t resource_allocation;
 746         uint16_t current_allocation;
 747         uint16_t queue_head;
 748         uint16_t queue_tail;
 749         uint16_t transmit_execution_list_next;
 750         uint16_t transmit_execution_list_previous;
 751         uint16_t common_features;
 752         uint16_t total_concurrent_sequences;
 753         uint16_t RO_by_information_category;
 754         uint8_t recipient;
 755         uint8_t initiator;
 756         uint16_t receive_data_size;
 757         uint16_t concurrent_sequences;
 758         uint16_t open_sequences_per_exchange;
 759         uint16_t lun_abort_flags;
 760         uint16_t lun_stop_flags;
 761         uint16_t stop_queue_head;
 762         uint16_t stop_queue_tail;
 763         uint16_t port_retry_timer;
 764         uint16_t next_sequence_id;
 765         uint16_t frame_count;
 766         uint16_t PRLI_payload_length;
 767         uint8_t prli_svc_param_word_0[2];       /* Big endian */
 768                                                 /* Bits 15-0 of word 0 */
 769         uint8_t prli_svc_param_word_3[2];       /* Big endian */
 770                                                 /* Bits 15-0 of word 3 */
 771         uint16_t loop_id;
 772         uint16_t extended_lun_info_list_pointer;
 773         uint16_t extended_lun_stop_list_pointer;
 774 } port_database_t;
 775
 776 /*
 777  * Port database slave/master states
 778  */
 779 #define PD_STATE_DISCOVERY                      0
 780 #define PD_STATE_WAIT_DISCOVERY_ACK             1
 781 #define PD_STATE_PORT_LOGIN                     2
 782 #define PD_STATE_WAIT_PORT_LOGIN_ACK            3
 783 #define PD_STATE_PROCESS_LOGIN                  4
 784 #define PD_STATE_WAIT_PROCESS_LOGIN_ACK         5
 785 #define PD_STATE_PORT_LOGGED_IN                 6
 786 #define PD_STATE_PORT_UNAVAILABLE               7
 787 #define PD_STATE_PROCESS_LOGOUT                 8
 788 #define PD_STATE_WAIT_PROCESS_LOGOUT_ACK        9
 789 #define PD_STATE_PORT_LOGOUT                    10
 790 #define PD_STATE_WAIT_PORT_LOGOUT_ACK           11
 791
 792
 793 /*
 794  * ISP Initialization Control Block.
 795  * Little endian except where noted.
 796  */
 797 #define ICB_VERSION 1
 798 typedef struct {
 799         uint8_t  version;
 800         uint8_t  reserved_1;
 801
 802         /*
 803          * LSB BIT 0  = Enable Hard Loop Id
 804          * LSB BIT 1  = Enable Fairness
 805          * LSB BIT 2  = Enable Full-Duplex
 806          * LSB BIT 3  = Enable Fast Posting
 807          * LSB BIT 4  = Enable Target Mode
 808          * LSB BIT 5  = Disable Initiator Mode
 809          * LSB BIT 6  = Enable ADISC
 810          * LSB BIT 7  = Enable Target Inquiry Data
 811          *
 812          * MSB BIT 0  = Enable PDBC Notify
 813          * MSB BIT 1  = Non Participating LIP
 814          * MSB BIT 2  = Descending Loop ID Search
 815          * MSB BIT 3  = Acquire Loop ID in LIPA
 816          * MSB BIT 4  = Stop PortQ on Full Status
 817          * MSB BIT 5  = Full Login after LIP
 818          * MSB BIT 6  = Node Name Option
 819          * MSB BIT 7  = Ext IFWCB enable bit
 820          */
 821         uint8_t  firmware_options[2];
 822
 823         uint16_t frame_payload_size;
 824         uint16_t max_iocb_allocation;
 825         uint16_t execution_throttle;
 826         uint8_t  retry_count;
 827         uint8_t  retry_delay;                   /* unused */
 828         uint8_t  port_name[WWN_SIZE];           /* Big endian. */
 829         uint16_t hard_address;
 830         uint8_t  inquiry_data;
 831         uint8_t  login_timeout;
 832         uint8_t  node_name[WWN_SIZE];           /* Big endian. */
 833
 834         uint16_t request_q_outpointer;
 835         uint16_t response_q_inpointer;
 836         uint16_t request_q_length;
 837         uint16_t response_q_length;
 838         uint32_t request_q_address[2];
 839         uint32_t response_q_address[2];
 840
 841         uint16_t lun_enables;
 842         uint8_t  command_resource_count;
 843         uint8_t  immediate_notify_resource_count;
 844         uint16_t timeout;
 845         uint8_t  reserved_2[2];
 846
 847         /*
 848          * LSB BIT 0 = Timer Operation mode bit 0
 849          * LSB BIT 1 = Timer Operation mode bit 1
 850          * LSB BIT 2 = Timer Operation mode bit 2
 851          * LSB BIT 3 = Timer Operation mode bit 3
 852          * LSB BIT 4 = Init Config Mode bit 0
 853          * LSB BIT 5 = Init Config Mode bit 1
 854          * LSB BIT 6 = Init Config Mode bit 2
 855          * LSB BIT 7 = Enable Non part on LIHA failure
 856          *
 857          * MSB BIT 0 = Enable class 2
 858          * MSB BIT 1 = Enable ACK0
 859          * MSB BIT 2 =
 860          * MSB BIT 3 =
 861          * MSB BIT 4 = FC Tape Enable
 862          * MSB BIT 5 = Enable FC Confirm
 863          * MSB BIT 6 = Enable command queuing in target mode
 864          * MSB BIT 7 = No Logo On Link Down
 865          */
 866         uint8_t  add_firmware_options[2];
 867
 868         uint8_t  response_accumulation_timer;
 869         uint8_t  interrupt_delay_timer;
 870
 871         /*
 872          * LSB BIT 0 = Enable Read xfr_rdy
 873          * LSB BIT 1 = Soft ID only
 874          * LSB BIT 2 =
 875          * LSB BIT 3 =
 876          * LSB BIT 4 = FCP RSP Payload [0]
 877          * LSB BIT 5 = FCP RSP Payload [1] / Sbus enable - 2200
 878          * LSB BIT 6 = Enable Out-of-Order frame handling
 879          * LSB BIT 7 = Disable Automatic PLOGI on Local Loop
 880          *
 881          * MSB BIT 0 = Sbus enable - 2300
 882          * MSB BIT 1 =
 883          * MSB BIT 2 =
 884          * MSB BIT 3 =
 885          * MSB BIT 4 =
 886          * MSB BIT 5 = enable 50 ohm termination
 887          * MSB BIT 6 = Data Rate (2300 only)
 888          * MSB BIT 7 = Data Rate (2300 only)
 889          */
 890         uint8_t  special_options[2];
 891
 892         uint8_t  reserved_3[26];
 893 } init_cb_t;
 894
 895 /*
 896  * Get Link Status mailbox command return buffer.
 897  */
 898 typedef struct {
 899         uint32_t        link_fail_cnt;
 900         uint32_t        loss_sync_cnt;
 901         uint32_t        loss_sig_cnt;
 902         uint32_t        prim_seq_err_cnt;
 903         uint32_t        inval_xmit_word_cnt;
 904         uint32_t        inval_crc_cnt;
 905 } link_stat_t;
 906
 907 /*
 908  * NVRAM Command values.
 909  */
 910 #define NV_START_BIT            BIT_2
 911 #define NV_WRITE_OP             (BIT_26+BIT_24)
 912 #define NV_READ_OP              (BIT_26+BIT_25)
 913 #define NV_ERASE_OP             (BIT_26+BIT_25+BIT_24)
 914 #define NV_MASK_OP              (BIT_26+BIT_25+BIT_24)
 915 #define NV_DELAY_COUNT          10
 916
 917 /*
 918  * QLogic ISP2100, ISP2200 and ISP2300 NVRAM structure definition.
 919  */
 920 typedef struct {
 921         /*
 922          * NVRAM header
 923          */
 924         uint8_t id[4];
 925         uint8_t nvram_version;
 926         uint8_t reserved_0;
 927
 928         /*
 929          * NVRAM RISC parameter block
 930          */
 931         uint8_t parameter_block_version;
 932         uint8_t reserved_1;
 933
 934         /*
 935          * LSB BIT 0  = Enable Hard Loop Id
 936          * LSB BIT 1  = Enable Fairness
 937          * LSB BIT 2  = Enable Full-Duplex
 938          * LSB BIT 3  = Enable Fast Posting
 939          * LSB BIT 4  = Enable Target Mode
 940          * LSB BIT 5  = Disable Initiator Mode
 941          * LSB BIT 6  = Enable ADISC
 942          * LSB BIT 7  = Enable Target Inquiry Data
 943          *
 944          * MSB BIT 0  = Enable PDBC Notify
 945          * MSB BIT 1  = Non Participating LIP
 946          * MSB BIT 2  = Descending Loop ID Search
 947          * MSB BIT 3  = Acquire Loop ID in LIPA
 948          * MSB BIT 4  = Stop PortQ on Full Status
 949          * MSB BIT 5  = Full Login after LIP
 950          * MSB BIT 6  = Node Name Option
 951          * MSB BIT 7  = Ext IFWCB enable bit
 952          */
 953         uint8_t  firmware_options[2];
 954
 955         uint16_t frame_payload_size;
 956         uint16_t max_iocb_allocation;
 957         uint16_t execution_throttle;
 958         uint8_t  retry_count;
 959         uint8_t  retry_delay;                   /* unused */
 960         uint8_t  port_name[WWN_SIZE];           /* Big endian. */
 961         uint16_t hard_address;
 962         uint8_t  inquiry_data;
 963         uint8_t  login_timeout;
 964         uint8_t  node_name[WWN_SIZE];           /* Big endian. */
 965
 966         /*
 967          * LSB BIT 0 = Timer Operation mode bit 0
 968          * LSB BIT 1 = Timer Operation mode bit 1
 969          * LSB BIT 2 = Timer Operation mode bit 2
 970          * LSB BIT 3 = Timer Operation mode bit 3
 971          * LSB BIT 4 = Init Config Mode bit 0
 972          * LSB BIT 5 = Init Config Mode bit 1
 973          * LSB BIT 6 = Init Config Mode bit 2
 974          * LSB BIT 7 = Enable Non part on LIHA failure
 975          *
 976          * MSB BIT 0 = Enable class 2
 977          * MSB BIT 1 = Enable ACK0
 978          * MSB BIT 2 =
 979          * MSB BIT 3 =
 980          * MSB BIT 4 = FC Tape Enable
 981          * MSB BIT 5 = Enable FC Confirm
 982          * MSB BIT 6 = Enable command queuing in target mode
 983          * MSB BIT 7 = No Logo On Link Down
 984          */
 985         uint8_t  add_firmware_options[2];
 986
 987         uint8_t  response_accumulation_timer;
 988         uint8_t  interrupt_delay_timer;
 989
 990         /*
 991          * LSB BIT 0 = Enable Read xfr_rdy
 992          * LSB BIT 1 = Soft ID only
 993          * LSB BIT 2 =
 994          * LSB BIT 3 =
 995          * LSB BIT 4 = FCP RSP Payload [0]
 996          * LSB BIT 5 = FCP RSP Payload [1] / Sbus enable - 2200
 997          * LSB BIT 6 = Enable Out-of-Order frame handling
 998          * LSB BIT 7 = Disable Automatic PLOGI on Local Loop
 999          *
1000          * MSB BIT 0 = Sbus enable - 2300
1001          * MSB BIT 1 =
1002          * MSB BIT 2 =
1003          * MSB BIT 3 =
1004          * MSB BIT 4 =
1005          * MSB BIT 5 = enable 50 ohm termination
1006          * MSB BIT 6 = Data Rate (2300 only)
1007          * MSB BIT 7 = Data Rate (2300 only)
1008          */
1009         uint8_t  special_options[2];
1010
1011         /* Reserved for expanded RISC parameter block */
1012         uint8_t reserved_2[24];
1013
1014         /*
1015          * LSB BIT 0 = Output Swing 1G bit 0
1016          * LSB BIT 1 = Output Swing 1G bit 1
1017          * LSB BIT 2 = Output Swing 1G bit 2
1018          * LSB BIT 3 = Output Emphasis 1G bit 0
1019          * LSB BIT 4 = Output Emphasis 1G bit 1
1020          * LSB BIT 5 = Output Swing 2G bit 0
1021          * LSB BIT 6 = Output Swing 2G bit 1
1022          * LSB BIT 7 = Output Swing 2G bit 2
1023          *
1024          * MSB BIT 0 = Output Emphasis 2G bit 0
1025          * MSB BIT 1 = Output Emphasis 2G bit 1
1026          * MSB BIT 2 = Output Enable
1027          * MSB BIT 3 =
1028          * MSB BIT 4 =
1029          * MSB BIT 5 =
1030          * MSB BIT 6 =
1031          * MSB BIT 7 =
1032          */
1033         uint8_t seriallink_options[2];
1034
1035         /*
1036          * NVRAM host parameter block
1037          *
1038          * LSB BIT 0 = Enable spinup delay
1039          * LSB BIT 1 = Disable BIOS
1040          * LSB BIT 2 = Enable Memory Map BIOS
1041          * LSB BIT 3 = Enable Selectable Boot
1042          * LSB BIT 4 = Disable RISC code load
1043          * LSB BIT 5 = Set cache line size 1
1044          * LSB BIT 6 = PCI Parity Disable
1045          * LSB BIT 7 = Enable extended logging
1046          *
1047          * MSB BIT 0 = Enable 64bit addressing
1048          * MSB BIT 1 = Enable lip reset
1049          * MSB BIT 2 = Enable lip full login
1050          * MSB BIT 3 = Enable target reset
1051          * MSB BIT 4 = Enable database storage
1052          * MSB BIT 5 = Enable cache flush read
1053          * MSB BIT 6 = Enable database load
1054          * MSB BIT 7 = Enable alternate WWN
1055          */
1056         uint8_t host_p[2];
1057
1058         uint8_t boot_node_name[WWN_SIZE];
1059         uint8_t boot_lun_number;
1060         uint8_t reset_delay;
1061         uint8_t port_down_retry_count;
1062         uint8_t boot_id_number;
1063         uint16_t max_luns_per_target;
1064         uint8_t fcode_boot_port_name[WWN_SIZE];
1065         uint8_t alternate_port_name[WWN_SIZE];
1066         uint8_t alternate_node_name[WWN_SIZE];
1067
1068         /*
1069          * BIT 0 = Boot Zoning
1070          * BIT 1 = Alt-Boot Enable
1071          * BIT 2 = Report SCSI Path
1072          * BIT 3 = unused
1073          * BIT 4 = unused
1074          * BIT 5 = unused
1075          * BIT 6 = unused
1076          * BIT 7 = unused
1077          */
1078         uint8_t efi_parameters;
1079
1080         uint8_t link_down_timeout;
1081
1082         uint8_t adapter_id_0[4];
1083         uint8_t adapter_id_1[4];
1084         uint8_t adapter_id_2[4];
1085         uint8_t adapter_id_3[4];
1086
1087         uint8_t alt1_boot_node_name[WWN_SIZE];
1088         uint16_t alt1_boot_lun_number;
1089         uint8_t alt2_boot_node_name[WWN_SIZE];
1090         uint16_t alt2_boot_lun_number;
1091         uint8_t alt3_boot_node_name[WWN_SIZE];
1092         uint16_t alt3_boot_lun_number;
1093         uint8_t alt4_boot_node_name[WWN_SIZE];
1094         uint16_t alt4_boot_lun_number;
1095         uint8_t alt5_boot_node_name[WWN_SIZE];
1096         uint16_t alt5_boot_lun_number;
1097         uint8_t alt6_boot_node_name[WWN_SIZE];
1098         uint16_t alt6_boot_lun_number;
1099         uint8_t alt7_boot_node_name[WWN_SIZE];
1100         uint16_t alt7_boot_lun_number;
1101
1102         uint8_t reserved_3[2];
1103
1104         /* Offset 200-215 : Model Number */
1105         uint8_t model_number[16];
1106
1107         /* OEM related items */
1108         uint8_t oem_specific[16];
1109
1110         /*
1111          * NVRAM Adapter Features offset 232-239
1112          *
1113          * LSB BIT 0 = External GBIC
1114          * LSB BIT 1 = Risc RAM parity
1115          * LSB BIT 2 = Buffer Plus Module
1116          * LSB BIT 3 = Multi Chip Adapter
1117          * LSB BIT 4 = Internal connector
1118          * LSB BIT 5 =
1119          * LSB BIT 6 =
1120          * LSB BIT 7 =
1121          *
1122          * MSB BIT 0 =
1123          * MSB BIT 1 =
1124          * MSB BIT 2 =
1125          * MSB BIT 3 =
1126          * MSB BIT 4 =
1127          * MSB BIT 5 =
1128          * MSB BIT 6 =
1129          * MSB BIT 7 =
1130          */
1131         uint8_t adapter_features[2];
1132
1133         uint8_t reserved_4[16];
1134
1135         /* Subsystem vendor ID for ISP2200 */
1136         uint16_t subsystem_vendor_id_2200;
1137
1138         /* Subsystem device ID for ISP2200 */
1139         uint16_t subsystem_device_id_2200;
1140
1141         uint8_t  reserved_5;
1142         uint8_t  checksum;
1143 } nvram_t;
1144
1145 /*
1146  * ISP queue - response queue entry definition.
1147  */
1148 typedef struct {
1149         uint8_t         data[60];
1150         uint32_t        signature;
1151 #define RESPONSE_PROCESSED      0xDEADDEAD      /* Signature */
1152 } response_t;
1153
1154 typedef union {
1155         uint16_t extended;
1156         struct {
1157                 uint8_t reserved;
1158                 uint8_t standard;
1159         } id;
1160 } target_id_t;
1161
1162 #define SET_TARGET_ID(ha, to, from)                     \
1163 do {                                                    \
1164         if (HAS_EXTENDED_IDS(ha))                       \
1165                 to.extended = cpu_to_le16(from);        \
1166         else                                            \
1167                 to.id.standard = (uint8_t)from;         \
1168 } while (0)
1169
1170 /*
1171  * ISP queue - command entry structure definition.
1172  */
1173 #define COMMAND_TYPE    0x11            /* Command entry */
1174 #define MAX_CMDSZ       16              /* SCSI maximum CDB size. */
1175 typedef struct {
1176         uint8_t entry_type;             /* Entry type. */
1177         uint8_t entry_count;            /* Entry count. */
1178         uint8_t sys_define;             /* System defined. */
1179         uint8_t entry_status;           /* Entry Status. */
1180         uint32_t handle;                /* System handle. */
1181         target_id_t target;             /* SCSI ID */
1182         uint16_t lun;                   /* SCSI LUN */
1183         uint16_t control_flags;         /* Control flags. */
1184 #define CF_WRITE        BIT_6
1185 #define CF_READ         BIT_5
1186 #define CF_SIMPLE_TAG   BIT_3
1187 #define CF_ORDERED_TAG  BIT_2
1188 #define CF_HEAD_TAG     BIT_1
1189         uint16_t reserved_1;
1190         uint16_t timeout;               /* Command timeout. */
1191         uint16_t dseg_count;            /* Data segment count. */
1192         uint8_t scsi_cdb[MAX_CMDSZ];    /* SCSI command words. */
1193         uint32_t byte_count;            /* Total byte count. */
1194         uint32_t dseg_0_address;        /* Data segment 0 address. */
1195         uint32_t dseg_0_length;         /* Data segment 0 length. */
1196         uint32_t dseg_1_address;        /* Data segment 1 address. */
1197         uint32_t dseg_1_length;         /* Data segment 1 length. */
1198         uint32_t dseg_2_address;        /* Data segment 2 address. */
1199         uint32_t dseg_2_length;         /* Data segment 2 length. */
1200 } cmd_entry_t;
1201
1202 /*
1203  * ISP queue - 64-Bit addressing, command entry structure definition.
1204  */
1205 #define COMMAND_A64_TYPE        0x19    /* Command A64 entry */
1206 typedef struct {
1207         uint8_t entry_type;             /* Entry type. */
1208         uint8_t entry_count;            /* Entry count. */
1209         uint8_t sys_define;             /* System defined. */
1210         uint8_t entry_status;           /* Entry Status. */
1211         uint32_t handle;                /* System handle. */
1212         target_id_t target;             /* SCSI ID */
1213         uint16_t lun;                   /* SCSI LUN */
1214         uint16_t control_flags;         /* Control flags. */
1215         uint16_t reserved_1;
1216         uint16_t timeout;               /* Command timeout. */
1217         uint16_t dseg_count;            /* Data segment count. */
1218         uint8_t scsi_cdb[MAX_CMDSZ];    /* SCSI command words. */
1219         uint32_t byte_count;            /* Total byte count. */
1220         uint32_t dseg_0_address[2];     /* Data segment 0 address. */
1221         uint32_t dseg_0_length;         /* Data segment 0 length. */
1222         uint32_t dseg_1_address[2];     /* Data segment 1 address. */
1223         uint32_t dseg_1_length;         /* Data segment 1 length. */
1224 } cmd_a64_entry_t, request_t;
1225
1226 /*
1227  * ISP queue - continuation entry structure definition.
1228  */
1229 #define CONTINUE_TYPE           0x02    /* Continuation entry. */
1230 typedef struct {
1231         uint8_t entry_type;             /* Entry type. */
1232         uint8_t entry_count;            /* Entry count. */
1233         uint8_t sys_define;             /* System defined. */
1234         uint8_t entry_status;           /* Entry Status. */
1235         uint32_t reserved;
1236         uint32_t dseg_0_address;        /* Data segment 0 address. */
1237         uint32_t dseg_0_length;         /* Data segment 0 length. */
1238         uint32_t dseg_1_address;        /* Data segment 1 address. */
1239         uint32_t dseg_1_length;         /* Data segment 1 length. */
1240         uint32_t dseg_2_address;        /* Data segment 2 address. */
1241         uint32_t dseg_2_length;         /* Data segment 2 length. */
1242         uint32_t dseg_3_address;        /* Data segment 3 address. */
1243         uint32_t dseg_3_length;         /* Data segment 3 length. */
1244         uint32_t dseg_4_address;        /* Data segment 4 address. */
1245         uint32_t dseg_4_length;         /* Data segment 4 length. */
1246         uint32_t dseg_5_address;        /* Data segment 5 address. */
1247         uint32_t dseg_5_length;         /* Data segment 5 length. */
1248         uint32_t dseg_6_address;        /* Data segment 6 address. */
1249         uint32_t dseg_6_length;         /* Data segment 6 length. */
1250 } cont_entry_t;
1251
1252 /*
1253  * ISP queue - 64-Bit addressing, continuation entry structure definition.
1254  */
1255 #define CONTINUE_A64_TYPE       0x0A    /* Continuation A64 entry. */
1256 typedef struct {
1257         uint8_t entry_type;             /* Entry type. */
1258         uint8_t entry_count;            /* Entry count. */
1259         uint8_t sys_define;             /* System defined. */
1260         uint8_t entry_status;           /* Entry Status. */
1261         uint32_t dseg_0_address[2];     /* Data segment 0 address. */
1262         uint32_t dseg_0_length;         /* Data segment 0 length. */
1263         uint32_t dseg_1_address[2];     /* Data segment 1 address. */
1264         uint32_t dseg_1_length;         /* Data segment 1 length. */
1265         uint32_t dseg_2_address [2];    /* Data segment 2 address. */
1266         uint32_t dseg_2_length;         /* Data segment 2 length. */
1267         uint32_t dseg_3_address[2];     /* Data segment 3 address. */
1268         uint32_t dseg_3_length;         /* Data segment 3 length. */
1269         uint32_t dseg_4_address[2];     /* Data segment 4 address. */
1270         uint32_t dseg_4_length;         /* Data segment 4 length. */
1271 } cont_a64_entry_t;
1272
1273 /*
1274  * ISP queue - status entry structure definition.
1275  */
1276 #define STATUS_TYPE     0x03            /* Status entry. */
1277 typedef struct {
1278         uint8_t entry_type;             /* Entry type. */
1279         uint8_t entry_count;            /* Entry count. */
1280         uint8_t sys_define;             /* System defined. */
1281         uint8_t entry_status;           /* Entry Status. */
1282         uint32_t handle;                /* System handle. */
1283         uint16_t scsi_status;           /* SCSI status. */
1284         uint16_t comp_status;           /* Completion status. */
1285         uint16_t state_flags;           /* State flags. */
1286         uint16_t status_flags;          /* Status flags. */
1287         uint16_t rsp_info_len;          /* Response Info Length. */
1288         uint16_t req_sense_length;      /* Request sense data length. */
1289         uint32_t residual_length;       /* Residual transfer length. */
1290         uint8_t rsp_info[8];            /* FCP response information. */
1291         uint8_t req_sense_data[32];     /* Request sense data. */
1292 } sts_entry_t;
1293
1294 /*
1295  * Status entry entry status
1296  */
1297 #define RF_INV_E_ORDER  BIT_5           /* Invalid entry order. */
1298 #define RF_INV_E_COUNT  BIT_4           /* Invalid entry count. */
1299 #define RF_INV_E_PARAM  BIT_3           /* Invalid entry parameter. */
1300 #define RF_INV_E_TYPE   BIT_2           /* Invalid entry type. */
1301 #define RF_BUSY         BIT_1           /* Busy */
1302
1303 /*
1304  * Status entry SCSI status bit definitions.
1305  */
1306 #define SS_MASK                         0xfff   /* Reserved bits BIT_12-BIT_15*/
1307 #define SS_RESIDUAL_UNDER               BIT_11
1308 #define SS_RESIDUAL_OVER                BIT_10
1309 #define SS_SENSE_LEN_VALID              BIT_9
1310 #define SS_RESIDUAL_LEN_VALID           BIT_8   /* ISP2100 only */
1311 #define SS_RESPONSE_INFO_LEN_VALID      BIT_8   /* ISP2200 and 23xx */
1312
1313 #define SS_RESERVE_CONFLICT             (BIT_4 | BIT_3)
1314 #define SS_BUSY_CONDITION               BIT_3
1315 #define SS_CONDITION_MET                BIT_2
1316 #define SS_CHECK_CONDITION              BIT_1
1317
1318 /*
1319  * Status entry completion status
1320  */
1321 #define CS_COMPLETE             0x0     /* No errors */
1322 #define CS_INCOMPLETE           0x1     /* Incomplete transfer of cmd. */
1323 #define CS_DMA                  0x2     /* A DMA direction error. */
1324 #define CS_TRANSPORT            0x3     /* Transport error. */
1325 #define CS_RESET                0x4     /* SCSI bus reset occurred */
1326 #define CS_ABORTED              0x5     /* System aborted command. */
1327 #define CS_TIMEOUT              0x6     /* Timeout error. */
1328 #define CS_DATA_OVERRUN         0x7     /* Data overrun. */
1329
1330 #define CS_DATA_UNDERRUN        0x15    /* Data Underrun. */
1331 #define CS_QUEUE_FULL           0x1C    /* Queue Full. */
1332 #define CS_PORT_UNAVAILABLE     0x28    /* Port unavailable */
1333                                         /* (selection timeout) */
1334 #define CS_PORT_LOGGED_OUT      0x29    /* Port Logged Out */
1335 #define CS_PORT_CONFIG_CHG      0x2A    /* Port Configuration Changed */
1336 #define CS_PORT_BUSY            0x2B    /* Port Busy */
1337 #define CS_COMPLETE_CHKCOND     0x30    /* Error? */
1338 #define CS_BAD_PAYLOAD          0x80    /* Driver defined */
1339 #define CS_UNKNOWN              0x81    /* Driver defined */
1340 #define CS_RETRY                0x82    /* Driver defined */
1341 #define CS_LOOP_DOWN_ABORT      0x83    /* Driver defined */
1342
1343 /*
1344  * Status entry status flags
1345  */
1346 #define SF_LOGOUT_SENT          BIT_13
1347
1348 /*
1349  * ISP queue - status continuation entry structure definition.
1350  */
1351 #define STATUS_CONT_TYPE        0x10    /* Status continuation entry. */
1352 typedef struct {
1353         uint8_t entry_type;             /* Entry type. */
1354         uint8_t entry_count;            /* Entry count. */
1355         uint8_t sys_define;             /* System defined. */
1356         uint8_t entry_status;           /* Entry Status. */
1357         uint8_t data[60];               /* data */
1358 } sts_cont_entry_t;
1359
1360 /*
1361  * ISP queue -  RIO Type 1 status entry (32 bit I/O entry handles)
1362  *              structure definition.
1363  */
1364 #define STATUS_TYPE_21 0x21             /* Status entry. */
1365 typedef struct {
1366         uint8_t entry_type;             /* Entry type. */
1367         uint8_t entry_count;            /* Entry count. */
1368         uint8_t handle_count;           /* Handle count. */
1369         uint8_t entry_status;           /* Entry Status. */
1370         uint32_t handle[15];            /* System handles. */
1371 } sts21_entry_t;
1372
1373 /*
1374  * ISP queue -  RIO Type 2 status entry (16 bit I/O entry handles)
1375  *              structure definition.
1376  */
1377 #define STATUS_TYPE_22  0x22            /* Status entry. */
1378 typedef struct {
1379         uint8_t entry_type;             /* Entry type. */
1380         uint8_t entry_count;            /* Entry count. */
1381         uint8_t handle_count;           /* Handle count. */
1382         uint8_t entry_status;           /* Entry Status. */
1383         uint16_t handle[30];            /* System handles. */
1384 } sts22_entry_t;
1385
1386 /*
1387  * ISP queue - marker entry structure definition.
1388  */
1389 #define MARKER_TYPE     0x04            /* Marker entry. */
1390 typedef struct {
1391         uint8_t entry_type;             /* Entry type. */
1392         uint8_t entry_count;            /* Entry count. */
1393         uint8_t handle_count;           /* Handle count. */
1394         uint8_t entry_status;           /* Entry Status. */
1395         uint32_t sys_define_2;          /* System defined. */
1396         target_id_t target;             /* SCSI ID */
1397         uint8_t modifier;               /* Modifier (7-0). */
1398 #define MK_SYNC_ID_LUN  0               /* Synchronize ID/LUN */
1399 #define MK_SYNC_ID      1               /* Synchronize ID */
1400 #define MK_SYNC_ALL     2               /* Synchronize all ID/LUN */
1401 #define MK_SYNC_LIP     3               /* Synchronize all ID/LUN, */
1402                                         /* clear port changed, */
1403                                         /* use sequence number. */
1404         uint8_t reserved_1;
1405         uint16_t sequence_number;       /* Sequence number of event */
1406         uint16_t lun;                   /* SCSI LUN */
1407         uint8_t reserved_2[48];
1408 } mrk_entry_t;
1409
1410 /*
1411  * ISP queue - Management Server entry structure definition.
1412  */
1413 #define MS_IOCB_TYPE            0x29    /* Management Server IOCB entry */
1414 typedef struct {
1415         uint8_t entry_type;             /* Entry type. */
1416         uint8_t entry_count;            /* Entry count. */
1417         uint8_t handle_count;           /* Handle count. */
1418         uint8_t entry_status;           /* Entry Status. */
1419         uint32_t handle1;               /* System handle. */
1420         target_id_t loop_id;
1421         uint16_t status;
1422         uint16_t control_flags;         /* Control flags. */
1423         uint16_t reserved2;
1424         uint16_t timeout;
1425         uint16_t cmd_dsd_count;
1426         uint16_t total_dsd_count;
1427         uint8_t type;
1428         uint8_t r_ctl;
1429         uint16_t rx_id;
1430         uint16_t reserved3;
1431         uint32_t handle2;
1432         uint32_t rsp_bytecount;
1433         uint32_t req_bytecount;
1434         uint32_t dseg_req_address[2];   /* Data segment 0 address. */
1435         uint32_t dseg_req_length;       /* Data segment 0 length. */
1436         uint32_t dseg_rsp_address[2];   /* Data segment 1 address. */
1437         uint32_t dseg_rsp_length;       /* Data segment 1 length. */
1438 } ms_iocb_entry_t;
1439
1440
1441 /*
1442  * ISP queue - Mailbox Command entry structure definition.
1443  */
1444 #define MBX_IOCB_TYPE   0x39
1445 struct mbx_entry {
1446         uint8_t entry_type;
1447         uint8_t entry_count;
1448         uint8_t sys_define1;
1449         /* Use sys_define1 for source type */
1450 #define SOURCE_SCSI     0x00
1451 #define SOURCE_IP       0x01
1452 #define SOURCE_VI       0x02
1453 #define SOURCE_SCTP     0x03
1454 #define SOURCE_MP       0x04
1455 #define SOURCE_MPIOCTL  0x05
1456 #define SOURCE_ASYNC_IOCB 0x07
1457
1458         uint8_t entry_status;
1459
1460         uint32_t handle;
1461         target_id_t loop_id;
1462
1463         uint16_t status;
1464         uint16_t state_flags;
1465         uint16_t status_flags;
1466
1467         uint32_t sys_define2[2];
1468
1469         uint16_t mb0;
1470         uint16_t mb1;
1471         uint16_t mb2;
1472         uint16_t mb3;
1473         uint16_t mb6;
1474         uint16_t mb7;
1475         uint16_t mb9;
1476         uint16_t mb10;
1477         uint32_t reserved_2[2];
1478         uint8_t node_name[WWN_SIZE];
1479         uint8_t port_name[WWN_SIZE];
1480 };
1481
1482 /*
1483  * ISP request and response queue entry sizes
1484  */
1485 #define RESPONSE_ENTRY_SIZE     (sizeof(response_t))
1486 #define REQUEST_ENTRY_SIZE      (sizeof(request_t))
1487
1488
1489 /*
1490  * 24 bit port ID type definition.
1491  */
1492 typedef union {
1493         uint32_t b24 : 24;
1494
1495         struct {
1496                 uint8_t d_id[3];
1497                 uint8_t rsvd_1;
1498         } r;
1499
1500         struct {
1501                 uint8_t al_pa;
1502                 uint8_t area;
1503                 uint8_t domain;
1504                 uint8_t rsvd_1;
1505         } b;
1506 } port_id_t;
1507 #define INVALID_PORT_ID 0xFFFFFF
1508
1509 /*
1510  * Switch info gathering structure.
1511  */
1512 typedef struct {
1513         port_id_t d_id;
1514         uint8_t node_name[WWN_SIZE];
1515         uint8_t port_name[WWN_SIZE];
1516         uint32_t type;
1517 #define SW_TYPE_IP      BIT_1
1518 #define SW_TYPE_SCSI    BIT_0
1519 } sw_info_t;
1520
1521 /*
1522  * Inquiry command structure.
1523  */
1524 #define INQ_DATA_SIZE   36
1525
1526 /*
1527  * Inquiry mailbox IOCB packet definition.
1528  */
1529 typedef struct {
1530         union {
1531                 cmd_a64_entry_t cmd;
1532                 sts_entry_t rsp;
1533         } p;
1534         uint8_t inq[INQ_DATA_SIZE];
1535 } inq_cmd_rsp_t;
1536
1537 /*
1538  * Report LUN command structure.
1539  */
1540 #define CHAR_TO_SHORT(a, b)     (uint16_t)((uint8_t)b << 8 | (uint8_t)a)
1541
1542 typedef struct {
1543         uint32_t len;
1544         uint32_t rsrv;
1545 } rpt_hdr_t;
1546
1547 typedef struct {
1548         struct {
1549                 uint8_t b : 6;
1550                 uint8_t address_method : 2;
1551         } msb;
1552         uint8_t lsb;
1553         uint8_t unused[6];
1554 } rpt_lun_t;
1555
1556 typedef struct {
1557         rpt_hdr_t hdr;
1558         rpt_lun_t lst[MAX_LUNS];
1559 } rpt_lun_lst_t;
1560
1561 /*
1562  * Report Lun mailbox IOCB packet definition.
1563  */
1564 typedef struct {
1565         union {
1566                 cmd_a64_entry_t cmd;
1567                 sts_entry_t rsp;
1568         } p;
1569         rpt_lun_lst_t list;
1570 } rpt_lun_cmd_rsp_t;
1571
1572 /*
1573  * SCSI Target Queue structure
1574  */
1575 typedef struct os_tgt {
1576         struct os_lun *olun[MAX_LUNS]; /* LUN context pointer. */
1577         struct fc_port *fcport;
1578         unsigned long flags;
1579         uint8_t port_down_retry_count;
1580         uint32_t down_timer;
1581         struct scsi_qla_host *ha;
1582
1583         /* Persistent binding information */
1584         port_id_t d_id;
1585         uint8_t node_name[WWN_SIZE];
1586         uint8_t port_name[WWN_SIZE];
1587 } os_tgt_t;
1588
1589 /*
1590  * SCSI Target Queue flags
1591  */
1592 #define TQF_ONLINE              0               /* Device online to OS. */
1593 #define TQF_SUSPENDED           1
1594 #define TQF_RETRY_CMDS          2
1595
1596 /*
1597  * SCSI LUN Queue structure
1598  */
1599 typedef struct os_lun {
1600         struct fc_lun *fclun;           /* FC LUN context pointer. */
1601         spinlock_t q_lock;              /* Lun Lock */
1602
1603         unsigned long q_flag;
1604 #define LUN_MPIO_BUSY           2       /* Lun is changing paths  */
1605 #define LUN_EXEC_DELAYED        7       /* Lun execution is delayed */
1606
1607         u_long q_timeout;               /* total command timeouts */
1608         atomic_t q_timer;               /* suspend timer */
1609         uint32_t q_count;               /* current count */
1610         uint32_t q_max;                 /* maxmum count lun can be suspended */
1611         uint8_t q_state;                /* lun State */
1612 #define LUN_STATE_READY         1       /* lun is ready for i/o */
1613 #define LUN_STATE_RUN           2       /* lun has a timer running */
1614 #define LUN_STATE_WAIT          3       /* lun is suspended */
1615 #define LUN_STATE_TIMEOUT       4       /* lun has timed out */
1616
1617         u_long io_cnt;                  /* total xfer count since boot */
1618         u_long out_cnt;                 /* total outstanding IO count */
1619         u_long w_cnt;                   /* total writes */
1620         u_long r_cnt;                   /* total reads */
1621         u_long avg_time;                /*  */
1622 } os_lun_t;
1623
1624
1625 /* LUN BitMask structure definition, array of 32bit words,
1626  * 1 bit per lun.  When bit == 1, the lun is masked.
1627  * Most significant bit of mask[0] is lun 0, bit 24 is lun 7.
1628  */
1629 typedef struct lun_bit_mask {
1630         /* Must allocate at least enough bits to accomodate all LUNs */
1631 #if ((MAX_FIBRE_LUNS & 0x7) == 0)
1632         uint8_t mask[MAX_FIBRE_LUNS >> 3];
1633 #else
1634         uint8_t mask[(MAX_FIBRE_LUNS + 8) >> 3];
1635 #endif
1636 } lun_bit_mask_t;
1637
1638 /*
1639  * Fibre channel port type.
1640  */
1641  typedef enum {
1642         FCT_UNKNOWN,
1643         FCT_RSCN,
1644         FCT_SWITCH,
1645         FCT_BROADCAST,
1646         FCT_INITIATOR,
1647         FCT_TARGET
1648 } fc_port_type_t;
1649
1650 /*
1651  * Fibre channel port structure.
1652  */
1653 typedef struct fc_port {
1654         struct list_head list;
1655         struct list_head fcluns;
1656
1657         struct scsi_qla_host *ha;
1658         struct scsi_qla_host *vis_ha;   /* only used when suspending lun */
1659
1660         uint8_t node_name[WWN_SIZE];
1661         uint8_t port_name[WWN_SIZE];
1662         port_id_t d_id;
1663         uint16_t loop_id;
1664         uint16_t old_loop_id;
1665
1666         fc_port_type_t port_type;
1667
1668         atomic_t state;
1669         uint32_t flags;
1670
1671         os_tgt_t *tgt_queue;
1672         uint16_t os_target_id;
1673
1674         uint16_t iodesc_idx_sent;
1675
1676         int port_login_retry_count;
1677         int login_retry;
1678         atomic_t port_down_timer;
1679
1680         uint8_t device_type;
1681         uint8_t unused;
1682
1683         uint8_t mp_byte;                /* multi-path byte (not used) */
1684         uint8_t cur_path;               /* current path id */
1685
1686         lun_bit_mask_t lun_mask;
1687 } fc_port_t;
1688
1689 /*
1690  * Fibre channel port/lun states.
1691  */
1692 #define FCS_UNCONFIGURED        1
1693 #define FCS_DEVICE_DEAD         2
1694 #define FCS_DEVICE_LOST         3
1695 #define FCS_ONLINE              4
1696 #define FCS_NOT_SUPPORTED       5
1697 #define FCS_FAILOVER            6
1698 #define FCS_FAILOVER_FAILED     7
1699
1700 /*
1701  * FC port flags.
1702  */
1703 #define FCF_FABRIC_DEVICE       BIT_0
1704 #define FCF_LOGIN_NEEDED        BIT_1
1705 #define FCF_FO_MASKED           BIT_2
1706 #define FCF_FAILOVER_NEEDED     BIT_3
1707 #define FCF_RESET_NEEDED        BIT_4
1708 #define FCF_PERSISTENT_BOUND    BIT_5
1709 #define FCF_TAPE_PRESENT        BIT_6
1710 #define FCF_FARP_DONE           BIT_7
1711 #define FCF_FARP_FAILED         BIT_8
1712 #define FCF_FARP_REPLY_NEEDED   BIT_9
1713 #define FCF_AUTH_REQ            BIT_10
1714 #define FCF_SEND_AUTH_REQ       BIT_11
1715 #define FCF_RECEIVE_AUTH_REQ    BIT_12
1716 #define FCF_AUTH_SUCCESS        BIT_13
1717 #define FCF_RLC_SUPPORT         BIT_14
1718 #define FCF_CONFIG              BIT_15  /* Needed? */
1719 #define FCF_RESCAN_NEEDED       BIT_16
1720 #define FCF_XP_DEVICE           BIT_17
1721 #define FCF_MSA_DEVICE          BIT_18
1722 #define FCF_EVA_DEVICE          BIT_19
1723 #define FCF_MSA_PORT_ACTIVE     BIT_20
1724 #define FCF_FAILBACK_DISABLE    BIT_21
1725 #define FCF_FAILOVER_DISABLE    BIT_22
1726
1727 /* No loop ID flag. */
1728 #define FC_NO_LOOP_ID           0x1000
1729
1730 /*
1731  * Fibre channel LUN structure.
1732  */
1733 typedef struct fc_lun {
1734         struct list_head list;
1735
1736         fc_port_t *fcport;
1737         fc_port_t *o_fcport;
1738         uint16_t lun;
1739         atomic_t state;
1740         uint8_t device_type;
1741
1742         uint8_t max_path_retries;
1743         uint32_t flags;
1744 } fc_lun_t;
1745
1746 #define FLF_VISIBLE_LUN         BIT_0
1747 #define FLF_ACTIVE_LUN          BIT_1
1748
1749 /*
1750  * FC-CT interface
1751  *
1752  * NOTE: All structures are big-endian in form.
1753  */
1754
1755 #define CT_REJECT_RESPONSE      0x8001
1756 #define CT_ACCEPT_RESPONSE      0x8002
1757
1758 #define NS_N_PORT_TYPE  0x01
1759 #define NS_NL_PORT_TYPE 0x02
1760 #define NS_NX_PORT_TYPE 0x7F
1761
1762 #define GA_NXT_CMD      0x100
1763 #define GA_NXT_REQ_SIZE (16 + 4)
1764 #define GA_NXT_RSP_SIZE (16 + 620)
1765
1766 #define GID_PT_CMD      0x1A1
1767 #define GID_PT_REQ_SIZE (16 + 4)
1768 #define GID_PT_RSP_SIZE (16 + (MAX_FIBRE_DEVICES * 4))
1769
1770 #define GPN_ID_CMD      0x112
1771 #define GPN_ID_REQ_SIZE (16 + 4)
1772 #define GPN_ID_RSP_SIZE (16 + 8)
1773
1774 #define GNN_ID_CMD      0x113
1775 #define GNN_ID_REQ_SIZE (16 + 4)
1776 #define GNN_ID_RSP_SIZE (16 + 8)
1777
1778 #define GFT_ID_CMD      0x117
1779 #define GFT_ID_REQ_SIZE (16 + 4)
1780 #define GFT_ID_RSP_SIZE (16 + 32)
1781
1782 #define RFT_ID_CMD      0x217
1783 #define RFT_ID_REQ_SIZE (16 + 4 + 32)
1784 #define RFT_ID_RSP_SIZE 16
1785
1786 #define RFF_ID_CMD      0x21F
1787 #define RFF_ID_REQ_SIZE (16 + 4 + 2 + 1 + 1)
1788 #define RFF_ID_RSP_SIZE 16
1789
1790 #define RNN_ID_CMD      0x213
1791 #define RNN_ID_REQ_SIZE (16 + 4 + 8)
1792 #define RNN_ID_RSP_SIZE 16
1793
1794 #define RSNN_NN_CMD      0x239
1795 #define RSNN_NN_REQ_SIZE (16 + 8 + 1 + 255)
1796 #define RSNN_NN_RSP_SIZE 16
1797
1798 /* CT command header -- request/response common fields */
1799 struct ct_cmd_hdr {
1800         uint8_t revision;
1801         uint8_t in_id[3];
1802         uint8_t gs_type;
1803         uint8_t gs_subtype;
1804         uint8_t options;
1805         uint8_t reserved;
1806 };
1807
1808 /* CT command request */
1809 struct ct_sns_req {
1810         struct ct_cmd_hdr header;
1811         uint16_t command;
1812         uint16_t max_rsp_size;
1813         uint8_t fragment_id;
1814         uint8_t reserved[3];
1815
1816         union {
1817                 /* GA_NXT, GPN_ID, GNN_ID, GFT_ID */
1818                 struct {
1819                         uint8_t reserved;
1820                         uint8_t port_id[3];
1821                 } port_id;
1822
1823                 struct {
1824                         uint8_t port_type;
1825                         uint8_t domain;
1826                         uint8_t area;
1827                         uint8_t reserved;
1828                 } gid_pt;
1829
1830                 struct {
1831                         uint8_t reserved;
1832                         uint8_t port_id[3];
1833                         uint8_t fc4_types[32];
1834                 } rft_id;
1835
1836                 struct {
1837                         uint8_t reserved;
1838                         uint8_t port_id[3];
1839                         uint16_t reserved2;
1840                         uint8_t fc4_feature;
1841                         uint8_t fc4_type;
1842                 } rff_id;
1843
1844                 struct {
1845                         uint8_t reserved;
1846                         uint8_t port_id[3];
1847                         uint8_t node_name[8];
1848                 } rnn_id;
1849
1850                 struct {
1851                         uint8_t node_name[8];
1852                         uint8_t name_len;
1853                         uint8_t sym_node_name[255];
1854                 } rsnn_nn;
1855         } req;
1856 };
1857
1858 /* CT command response header */
1859 struct ct_rsp_hdr {
1860         struct ct_cmd_hdr header;
1861         uint16_t response;
1862         uint16_t residual;
1863         uint8_t fragment_id;
1864         uint8_t reason_code;
1865         uint8_t explanation_code;
1866         uint8_t vendor_unique;
1867 };
1868
1869 struct ct_sns_gid_pt_data {
1870         uint8_t control_byte;
1871         uint8_t port_id[3];
1872 };
1873
1874 struct ct_sns_rsp {
1875         struct ct_rsp_hdr header;
1876
1877         union {
1878                 struct {
1879                         uint8_t port_type;
1880                         uint8_t port_id[3];
1881                         uint8_t port_name[8];
1882                         uint8_t sym_port_name_len;
1883                         uint8_t sym_port_name[255];
1884                         uint8_t node_name[8];
1885                         uint8_t sym_node_name_len;
1886                         uint8_t sym_node_name[255];
1887                         uint8_t init_proc_assoc[8];
1888                         uint8_t node_ip_addr[16];
1889                         uint8_t class_of_service[4];
1890                         uint8_t fc4_types[32];
1891                         uint8_t ip_address[16];
1892                         uint8_t fabric_port_name[8];
1893                         uint8_t reserved;
1894                         uint8_t hard_address[3];
1895                 } ga_nxt;
1896
1897                 struct {
1898                         struct ct_sns_gid_pt_data entries[MAX_FIBRE_DEVICES];
1899                 } gid_pt;
1900
1901                 struct {
1902                         uint8_t port_name[8];
1903                 } gpn_id;
1904
1905                 struct {
1906                         uint8_t node_name[8];
1907                 } gnn_id;
1908
1909                 struct {
1910                         uint8_t fc4_types[32];
1911                 } gft_id;
1912         } rsp;
1913 };
1914
1915 struct ct_sns_pkt {
1916         union {
1917                 struct ct_sns_req req;
1918                 struct ct_sns_rsp rsp;
1919         } p;
1920 };
1921
1922 /*
1923  * SNS command structures -- for 2200 compatability.
1924  */
1925 #define RFT_ID_SNS_SCMD_LEN     22
1926 #define RFT_ID_SNS_CMD_SIZE     60
1927 #define RFT_ID_SNS_DATA_SIZE    16
1928
1929 #define RNN_ID_SNS_SCMD_LEN     10
1930 #define RNN_ID_SNS_CMD_SIZE     36
1931 #define RNN_ID_SNS_DATA_SIZE    16
1932
1933 #define GA_NXT_SNS_SCMD_LEN     6
1934 #define GA_NXT_SNS_CMD_SIZE     28
1935 #define GA_NXT_SNS_DATA_SIZE    (620 + 16)
1936
1937 #define GID_PT_SNS_SCMD_LEN     6
1938 #define GID_PT_SNS_CMD_SIZE     28
1939 #define GID_PT_SNS_DATA_SIZE    (MAX_FIBRE_DEVICES * 4 + 16)
1940
1941 #define GPN_ID_SNS_SCMD_LEN     6
1942 #define GPN_ID_SNS_CMD_SIZE     28
1943 #define GPN_ID_SNS_DATA_SIZE    (8 + 16)
1944
1945 #define GNN_ID_SNS_SCMD_LEN     6
1946 #define GNN_ID_SNS_CMD_SIZE     28
1947 #define GNN_ID_SNS_DATA_SIZE    (8 + 16)
1948
1949 struct sns_cmd_pkt {
1950         union {
1951                 struct {
1952                         uint16_t buffer_length;
1953                         uint16_t reserved_1;
1954                         uint32_t buffer_address[2];
1955                         uint16_t subcommand_length;
1956                         uint16_t reserved_2;
1957                         uint16_t subcommand;
1958                         uint16_t size;
1959                         uint32_t reserved_3;
1960                         uint8_t param[36];
1961                 } cmd;
1962
1963                 uint8_t rft_data[RFT_ID_SNS_DATA_SIZE];
1964                 uint8_t rnn_data[RNN_ID_SNS_DATA_SIZE];
1965                 uint8_t gan_data[GA_NXT_SNS_DATA_SIZE];
1966                 uint8_t gid_data[GID_PT_SNS_DATA_SIZE];
1967                 uint8_t gpn_data[GPN_ID_SNS_DATA_SIZE];
1968                 uint8_t gnn_data[GNN_ID_SNS_DATA_SIZE];
1969         } p;
1970 };
1971
1972 /* IO descriptors */
1973 #define MAX_IO_DESCRIPTORS      32
1974
1975 #define ABORT_IOCB_CB           0
1976 #define ADISC_PORT_IOCB_CB      1
1977 #define LOGOUT_PORT_IOCB_CB     2
1978 #define LOGIN_PORT_IOCB_CB      3
1979 #define LAST_IOCB_CB            4
1980
1981 #define IODESC_INVALID_INDEX    0xFFFF
1982 #define IODESC_ADISC_NEEDED     0xFFFE
1983 #define IODESC_LOGIN_NEEDED     0xFFFD
1984
1985 struct io_descriptor {
1986         uint16_t used:1;
1987         uint16_t idx:11;
1988         uint16_t cb_idx:4;
1989
1990         struct timer_list timer;
1991
1992         struct scsi_qla_host *ha;
1993
1994         port_id_t d_id;
1995         fc_port_t *remote_fcport;
1996
1997         uint32_t signature;
1998 };
1999
2000 struct qla_fw_info {
2001         unsigned short addressing;      /* addressing method used to load fw */
2002 #define FW_INFO_ADDR_NORMAL     0
2003 #define FW_INFO_ADDR_EXTENDED   1
2004 #define FW_INFO_ADDR_NOMORE     0xffff
2005         unsigned short *fwcode;         /* pointer to FW array */
2006         unsigned short *fwlen;          /* number of words in array */
2007         unsigned short *fwstart;        /* start address for F/W */
2008         unsigned long *lfwstart;        /* start address (long) for F/W */
2009 };
2010
2011 struct qla_board_info {
2012         char *drv_name;
2013
2014         char isp_name[8];
2015         struct qla_fw_info *fw_info;
2016 };
2017
2018 /*
2019  * Linux Host Adapter structure
2020  */
2021 typedef struct scsi_qla_host {
2022         struct list_head list;
2023
2024         /* Commonly used flags and state information. */
2025         struct Scsi_Host *host;
2026         struct pci_dev  *pdev;
2027
2028         unsigned long   host_no;
2029         unsigned long   instance;
2030
2031         volatile struct {
2032                 uint32_t        init_done               :1;
2033                 uint32_t        online                  :1;
2034                 uint32_t        mbox_int                :1;
2035                 uint32_t        mbox_busy               :1;
2036                 uint32_t        rscn_queue_overflow     :1;
2037                 uint32_t        reset_active            :1;
2038
2039                 uint32_t        management_server_logged_in :1;
2040                 uint32_t        process_response_queue  :1;
2041
2042                 uint32_t        disable_risc_code_load  :1;
2043                 uint32_t        enable_64bit_addressing :1;
2044                 uint32_t        enable_lip_reset        :1;
2045                 uint32_t        enable_lip_full_login   :1;
2046                 uint32_t        enable_target_reset     :1;
2047         } flags;
2048
2049         atomic_t        loop_state;
2050 #define LOOP_TIMEOUT    1
2051 #define LOOP_DOWN       2
2052 #define LOOP_UP         3
2053 #define LOOP_UPDATE     4
2054 #define LOOP_READY      5
2055 #define LOOP_DEAD       6
2056
2057         unsigned long   dpc_flags;
2058 #define RESET_MARKER_NEEDED     0       /* Send marker to ISP. */
2059 #define RESET_ACTIVE            1
2060 #define ISP_ABORT_NEEDED        2       /* Initiate ISP abort. */
2061 #define ABORT_ISP_ACTIVE        3       /* ISP abort in progress. */
2062 #define LOOP_RESYNC_NEEDED      4       /* Device Resync needed. */
2063 #define LOOP_RESYNC_ACTIVE      5
2064 #define LOCAL_LOOP_UPDATE       6       /* Perform a local loop update. */
2065 #define RSCN_UPDATE             7       /* Perform an RSCN update. */
2066 #define MAILBOX_RETRY           8
2067 #define ISP_RESET_NEEDED        9       /* Initiate a ISP reset. */
2068 #define FAILOVER_EVENT_NEEDED   10
2069 #define FAILOVER_EVENT          11
2070 #define FAILOVER_NEEDED         12
2071 #define SCSI_RESTART_NEEDED     13      /* Processes SCSI retry queue. */
2072 #define PORT_RESTART_NEEDED     14      /* Processes Retry queue. */
2073 #define RESTART_QUEUES_NEEDED   15      /* Restarts the Lun queue. */
2074 #define ABORT_QUEUES_NEEDED     16
2075 #define RELOGIN_NEEDED          17
2076 #define LOGIN_RETRY_NEEDED      18      /* Initiate required fabric logins. */
2077 #define REGISTER_FC4_NEEDED     19      /* SNS FC4 registration required. */
2078 #define ISP_ABORT_RETRY         20      /* ISP aborted. */
2079 #define FCPORT_RESCAN_NEEDED    21      /* IO descriptor processing needed */
2080 #define IODESC_PROCESS_NEEDED   22      /* IO descriptor processing needed */
2081 #define IOCTL_ERROR_RECOVERY    23
2082
2083         uint32_t        device_flags;
2084 #define DFLG_LOCAL_DEVICES              BIT_0
2085 #define DFLG_RETRY_LOCAL_DEVICES        BIT_1
2086 #define DFLG_FABRIC_DEVICES             BIT_2
2087 #define SWITCH_FOUND                    BIT_3
2088 #define DFLG_NO_CABLE                   BIT_4
2089
2090         /* SRB cache. */
2091 #define SRB_MIN_REQ     128
2092         mempool_t       *srb_mempool;
2093
2094         /* This spinlock is used to protect "io transactions", you must
2095          * aquire it before doing any IO to the card, eg with RD_REG*() and
2096          * WRT_REG*() for the duration of your entire commandtransaction.
2097          *
2098          * This spinlock is of lower priority than the io request lock.
2099          */
2100
2101         spinlock_t              hardware_lock ____cacheline_aligned;
2102
2103         device_reg_t    *iobase;                /* Base I/O address */
2104         unsigned long   pio_address;
2105         unsigned long   pio_length;
2106         void *          mmio_address;
2107         unsigned long   mmio_length;
2108 #define MIN_IOBASE_LEN          0x100
2109
2110         /* ISP ring lock, rings, and indexes */
2111         dma_addr_t      request_dma;        /* Physical address. */
2112         request_t       *request_ring;      /* Base virtual address */
2113         request_t       *request_ring_ptr;  /* Current address. */
2114         uint16_t        req_ring_index;     /* Current index. */
2115         uint16_t        req_q_cnt;          /* Number of available entries. */
2116         uint16_t        request_q_length;
2117
2118         dma_addr_t      response_dma;       /* Physical address. */
2119         response_t      *response_ring;     /* Base virtual address */
2120         response_t      *response_ring_ptr; /* Current address. */
2121         uint16_t        rsp_ring_index;     /* Current index. */
2122         uint16_t        response_q_length;
2123
2124         uint16_t        (*calc_request_entries)(uint16_t);
2125         void            (*build_scsi_iocbs)(srb_t *, cmd_entry_t *, uint16_t);
2126
2127         /* Outstandings ISP commands. */
2128         srb_t           *outstanding_cmds[MAX_OUTSTANDING_COMMANDS];
2129         uint32_t        current_outstanding_cmd;
2130         srb_t           *status_srb;    /* Status continuation entry. */
2131
2132         /*
2133          * Need to hold the list_lock with irq's disabled in order to access
2134          * the following list.
2135          *
2136          * This list_lock is of lower priority than the host_lock.
2137          */
2138         spinlock_t              list_lock ____cacheline_aligned;
2139                                                 /* lock to guard lists which
2140                                                  * hold srb_t's */
2141         struct list_head        retry_queue;    /* watchdog queue */
2142         struct list_head        done_queue;     /* job on done queue */
2143         struct list_head        failover_queue; /* failover list link. */
2144         struct list_head        scsi_retry_queue;     /* SCSI retry queue */
2145         struct list_head        pending_queue;  /* SCSI command pending queue */
2146
2147         unsigned long    done_q_cnt;
2148         unsigned long    pending_in_q;
2149         uint32_t        retry_q_cnt;
2150         uint32_t        scsi_retry_q_cnt;
2151         uint32_t        failover_cnt;
2152
2153         unsigned long   last_irq_cpu;   /* cpu where we got our last irq */
2154
2155         uint16_t           revision;
2156         uint8_t           ports;
2157         u_long            actthreads;
2158         u_long            ipreq_cnt;
2159         u_long            qthreads;
2160
2161         uint32_t        total_isr_cnt;          /* Interrupt count */
2162         uint32_t        total_isp_aborts;       /* controller err cnt */
2163         uint32_t        total_lip_cnt;          /* LIP cnt */
2164         uint32_t        total_dev_errs;         /* device error cnt */
2165         uint32_t        total_ios;              /* IO cnt */
2166         uint64_t        total_bytes;            /* xfr byte cnt */
2167         uint32_t        total_mbx_timeout;      /* mailbox timeout cnt */
2168         uint32_t        total_loop_resync;      /* loop resyn cnt */
2169         uint32_t        dropped_frame_error_cnt;
2170
2171         /* ISP configuration data. */
2172         uint16_t        loop_id;                /* Host adapter loop id */
2173         uint16_t        fb_rev;
2174
2175         port_id_t       d_id;                   /* Host adapter port id */
2176         uint16_t        max_public_loop_ids;
2177         uint16_t        min_external_loopid;    /* First external loop Id */
2178
2179         uint16_t        link_data_rate;         /* F/W operating speed */
2180
2181         uint8_t         current_topology;
2182         uint8_t         prev_topology;
2183 #define ISP_CFG_NL      1
2184 #define ISP_CFG_N       2
2185 #define ISP_CFG_FL      4
2186 #define ISP_CFG_F       8
2187
2188         uint8_t         operating_mode;         /* F/W operating mode */
2189 #define LOOP      0
2190 #define P2P       1
2191 #define LOOP_P2P  2
2192 #define P2P_LOOP  3
2193
2194         uint8_t         marker_needed;
2195         uint8_t         sns_retry_cnt;
2196         uint8_t         mem_err;
2197
2198         uint8_t         interrupts_on;
2199
2200         /* HBA serial number */
2201         uint8_t         serial0;
2202         uint8_t         serial1;
2203         uint8_t         serial2;
2204
2205         /* NVRAM configuration data */
2206         uint16_t        nvram_base;
2207
2208         uint16_t        loop_reset_delay;
2209         uint16_t        minimum_timeout;
2210         uint8_t         retry_count;
2211         uint8_t         login_timeout;
2212         uint16_t        r_a_tov;
2213         int             port_down_retry_count;
2214         uint8_t         loop_down_timeout;
2215         uint8_t         mbx_count;
2216         uint16_t        max_probe_luns;
2217         uint16_t        max_luns;
2218         uint16_t        max_targets;
2219         uint16_t        last_loop_id;
2220
2221         uint32_t        login_retry_count;
2222
2223         /* Fibre Channel Device List. */
2224         struct list_head        fcports;
2225         struct list_head        rscn_fcports;
2226
2227         struct io_descriptor    io_descriptors[MAX_IO_DESCRIPTORS];
2228         uint16_t                iodesc_signature;
2229         port_database_t         *iodesc_pd;
2230         dma_addr_t              iodesc_pd_dma;
2231
2232         /* OS target queue pointers. */
2233         os_tgt_t                *otgt[MAX_FIBRE_DEVICES];
2234
2235         /* RSCN queue. */
2236         uint32_t rscn_queue[MAX_RSCN_COUNT];
2237         uint8_t rscn_in_ptr;
2238         uint8_t rscn_out_ptr;
2239
2240         /* SNS command interfaces. */
2241         ms_iocb_entry_t         *ms_iocb;
2242         dma_addr_t              ms_iocb_dma;
2243         struct ct_sns_pkt       *ct_sns;
2244         dma_addr_t              ct_sns_dma;
2245         /* SNS command interfaces for 2200. */
2246         struct sns_cmd_pkt      *sns_cmd;
2247         dma_addr_t              sns_cmd_dma;
2248
2249         pid_t                   dpc_pid;
2250         int                     dpc_should_die;
2251         struct completion       dpc_inited;
2252         struct completion       dpc_exited;
2253         struct semaphore        *dpc_wait;
2254         uint8_t dpc_active;                  /* DPC routine is active */
2255
2256         /* Timeout timers. */
2257         uint8_t         queue_restart_timer;
2258         uint8_t         loop_down_abort_time;    /* port down timer */
2259         atomic_t        loop_down_timer;         /* loop down timer */
2260         uint8_t         link_down_timeout;       /* link down timeout */
2261
2262         uint32_t        timer_active;
2263         struct timer_list        timer;
2264
2265         /* Firmware Initialization Control Block data */
2266         dma_addr_t      init_cb_dma;         /* Physical address. */
2267         init_cb_t       *init_cb;
2268
2269         /* These are used by mailbox operations. */
2270         volatile uint16_t mailbox_out[MAILBOX_REGISTER_COUNT];
2271
2272         mbx_cmd_t       *mcp;
2273         unsigned long   mbx_cmd_flags;
2274 #define MBX_INTERRUPT   1
2275 #define MBX_INTR_WAIT   2
2276
2277         spinlock_t      mbx_reg_lock;   /* Mbx Cmd Register Lock */
2278
2279         struct semaphore mbx_cmd_sem;   /* Serialialize mbx access */
2280         struct semaphore mbx_intr_sem;  /* Used for completion notification */
2281
2282         uint32_t        mbx_flags;
2283 #define  MBX_IN_PROGRESS        BIT_0
2284 #define  MBX_BUSY               BIT_1   /* Got the Access */
2285 #define  MBX_SLEEPING_ON_SEM    BIT_2
2286 #define  MBX_POLLING_FOR_COMP   BIT_3
2287 #define  MBX_COMPLETED          BIT_4
2288 #define  MBX_TIMEDOUT           BIT_5
2289 #define  MBX_ACCESS_TIMEDOUT    BIT_6
2290
2291         mbx_cmd_t       mc;
2292
2293         uint8_t *cmdline;
2294
2295         uint32_t failover_type;
2296         uint32_t failback_delay;
2297         unsigned long   cfg_flags;
2298 #define CFG_ACTIVE      0       /* CFG during a failover, event update, or ioctl */
2299 #define CFG_FAILOVER    1       /* CFG during path change */
2300
2301         uint32_t        binding_type;
2302 #define BIND_BY_PORT_NAME       0
2303 #define BIND_BY_PORT_ID         1
2304
2305         /* Basic firmware related information. */
2306         struct qla_board_info   *brd_info;
2307         uint16_t        fw_major_version;
2308         uint16_t        fw_minor_version;
2309         uint16_t        fw_subminor_version;
2310         uint16_t        fw_attributes;
2311         uint32_t        fw_transfer_size;
2312
2313         uint16_t        fw_options[16];         /* slots: 1,2,3,10,11 */
2314         uint8_t         fw_seriallink_options[2];
2315
2316         /* Firmware dump information. */
2317         void            *fw_dump;
2318         int             fw_dump_order;
2319         int             fw_dump_reading;
2320         char            *fw_dump_buffer;
2321         int             fw_dump_buffer_len;
2322
2323         uint8_t         host_str[16];
2324         uint16_t        pci_attr;
2325
2326         uint16_t        product_id[4];
2327
2328         uint8_t         model_number[16+1];
2329 #define BINZERO         "\0\0\0\0\0\0\0\0\0\0\0\0\0\0\0\0"
2330         char            *model_desc;
2331
2332         uint8_t     node_name[WWN_SIZE];
2333         uint8_t     nvram_version;
2334         uint32_t    isp_abort_cnt;
2335
2336         /* Adapter I/O statistics for failover */
2337         uint64_t        IosRequested;
2338         uint64_t        BytesRequested;
2339         uint64_t        IosExecuted;
2340         uint64_t        BytesExecuted;
2341
2342         /* Needed for BEACON */
2343         uint16_t        beacon_blink_led;
2344         uint16_t        beacon_green_on;
2345 } scsi_qla_host_t;
2346
2347
2348 /*
2349  * Macros to help code, maintain, etc.
2350  */
2351 #define LOOP_TRANSITION(ha) \
2352         (test_bit(ISP_ABORT_NEEDED, &ha->dpc_flags) || \
2353          test_bit(LOOP_RESYNC_NEEDED, &ha->dpc_flags))
2354
2355 #define LOOP_NOT_READY(ha) \
2356         ((test_bit(ISP_ABORT_NEEDED, &ha->dpc_flags) || \
2357           test_bit(ABORT_ISP_ACTIVE, &ha->dpc_flags) || \
2358           test_bit(LOOP_RESYNC_NEEDED, &ha->dpc_flags) || \
2359           test_bit(LOOP_RESYNC_ACTIVE, &ha->dpc_flags)) || \
2360          atomic_read(&ha->loop_state) == LOOP_DOWN)
2361
2362 #define LOOP_RDY(ha)    (!LOOP_NOT_READY(ha))
2363
2364 #define TGT_Q(ha, t) (ha->otgt[t])
2365 #define LUN_Q(ha, t, l) (TGT_Q(ha, t)->olun[l])
2366 #define GET_LU_Q(ha, t, l) ((TGT_Q(ha,t) != NULL)? TGT_Q(ha, t)->olun[l] : NULL)
2367
2368 #define to_qla_host(x)          ((scsi_qla_host_t *) (x)->hostdata)
2369
2370 #define qla_printk(level, ha, format, arg...) \
2371         dev_printk(level , &((ha)->pdev->dev) , format , ## arg)
2372
2373 /*
2374  * qla2x00 local function return status codes
2375  */
2376 #define MBS_MASK                0x3fff
2377
2378 #define QLA_SUCCESS             (MBS_COMMAND_COMPLETE & MBS_MASK)
2379 #define QLA_INVALID_COMMAND     (MBS_INVALID_COMMAND & MBS_MASK)
2380 #define QLA_INTERFACE_ERROR     (MBS_HOST_INTERFACE_ERROR & MBS_MASK)
2381 #define QLA_TEST_FAILED         (MBS_TEST_FAILED & MBS_MASK)
2382 #define QLA_COMMAND_ERROR       (MBS_COMMAND_ERROR & MBS_MASK)
2383 #define QLA_PARAMETER_ERROR     (MBS_COMMAND_PARAMETER_ERROR & MBS_MASK)
2384 #define QLA_PORT_ID_USED        (MBS_PORT_ID_USED & MBS_MASK)
2385 #define QLA_LOOP_ID_USED        (MBS_LOOP_ID_USED & MBS_MASK)
2386 #define QLA_ALL_IDS_IN_USE      (MBS_ALL_IDS_IN_USE & MBS_MASK)
2387 #define QLA_NOT_LOGGED_IN       (MBS_NOT_LOGGED_IN & MBS_MASK)
2388
2389 #define QLA_FUNCTION_TIMEOUT            0x100
2390 #define QLA_FUNCTION_PARAMETER_ERROR    0x101
2391 #define QLA_FUNCTION_FAILED             0x102
2392 #define QLA_MEMORY_ALLOC_FAILED         0x103
2393 #define QLA_LOCK_TIMEOUT                0x104
2394 #define QLA_ABORTED                     0x105
2395 #define QLA_SUSPENDED                   0x106
2396 #define QLA_BUSY                        0x107
2397 #define QLA_RSCNS_HANDLED               0x108
2398
2399 /*
2400 * Stat info for all adpaters
2401 */
2402 struct _qla2x00stats  {
2403         unsigned long   mboxtout;            /* mailbox timeouts */
2404         unsigned long   mboxerr;             /* mailbox errors */
2405         unsigned long   ispAbort;            /* ISP aborts */
2406         unsigned long   debugNo;
2407         unsigned long   loop_resync;
2408         unsigned long   outarray_full;
2409         unsigned long   retry_q_cnt;
2410 };
2411
2412 #define NVRAM_DELAY()           udelay(10)
2413
2414 #define INVALID_HANDLE  (MAX_OUTSTANDING_COMMANDS+1)
2415
2416 /*
2417  * Flash support definitions
2418  */
2419 #define FLASH_IMAGE_SIZE        131072
2420
2421 #include "qla_gbl.h"
2422 #include "qla_dbg.h"
2423 #include "qla_inline.h"
2424 #include "qla_listops.h"
2425
2426 #endif