drivers/scsi/sata_promise.c

   1 /*
   2  *  sata_promise.c - Promise SATA
   3  *
   4  *  Maintained by:  Jeff Garzik <jgarzik@pobox.com>
   5  *                  Please ALWAYS copy linux-ide@vger.kernel.org
   6  *                  on emails.
   7  *
   8  *  Copyright 2003-2004 Red Hat, Inc.
   9  *
  10  *  The contents of this file are subject to the Open
  11  *  Software License version 1.1 that can be found at
  12  *  http://www.opensource.org/licenses/osl-1.1.txt and is included herein
  13  *  by reference.
  14  *
  15  *  Alternatively, the contents of this file may be used under the terms
  16  *  of the GNU General Public License version 2 (the "GPL") as distributed
  17  *  in the kernel source COPYING file, in which case the provisions of
  18  *  the GPL are applicable instead of the above.  If you wish to allow
  19  *  the use of your version of this file only under the terms of the
  20  *  GPL and not to allow others to use your version of this file under
  21  *  the OSL, indicate your decision by deleting the provisions above and
  22  *  replace them with the notice and other provisions required by the GPL.
  23  *  If you do not delete the provisions above, a recipient may use your
  24  *  version of this file under either the OSL or the GPL.
  25  *
  26  */
  27
  28 #include <linux/kernel.h>
  29 #include <linux/module.h>
  30 #include <linux/pci.h>
  31 #include <linux/init.h>
  32 #include <linux/blkdev.h>
  33 #include <linux/delay.h>
  34 #include <linux/interrupt.h>
  35 #include <linux/sched.h>
  36 #include "scsi.h"
  37 #include <scsi/scsi_host.h>
  38 #include <linux/libata.h>
  39 #include <asm/io.h>
  40 #include "sata_promise.h"
  41
  42 #define DRV_NAME        "sata_promise"
  43 #define DRV_VERSION     "1.01"
  44
  45
  46 enum {
  47         PDC_PKT_SUBMIT          = 0x40, /* Command packet pointer addr */
  48         PDC_INT_SEQMASK         = 0x40, /* Mask of asserted SEQ INTs */
  49         PDC_TBG_MODE            = 0x41, /* TBG mode */
  50         PDC_FLASH_CTL           = 0x44, /* Flash control register */
  51         PDC_PCI_CTL             = 0x48, /* PCI control and status register */
  52         PDC_GLOBAL_CTL          = 0x48, /* Global control/status (per port) */
  53         PDC_CTLSTAT             = 0x60, /* IDE control and status (per port) */
  54         PDC_SATA_PLUG_CSR       = 0x6C, /* SATA Plug control/status reg */
  55         PDC_SLEW_CTL            = 0x470, /* slew rate control reg */
  56
  57         PDC_ERR_MASK            = (1<<19) | (1<<20) | (1<<21) | (1<<22) |
  58                                   (1<<8) | (1<<9) | (1<<10),
  59
  60         board_2037x             = 0,    /* FastTrak S150 TX2plus */
  61         board_20319             = 1,    /* FastTrak S150 TX4 */
  62
  63         PDC_HAS_PATA            = (1 << 1), /* PDC20375 has PATA */
  64
  65         PDC_RESET               = (1 << 11), /* HDMA reset */
  66 };
  67
  68
  69 struct pdc_port_priv {
  70         u8                      *pkt;
  71         dma_addr_t              pkt_dma;
  72 };
  73
  74 static u32 pdc_sata_scr_read (struct ata_port *ap, unsigned int sc_reg);
  75 static void pdc_sata_scr_write (struct ata_port *ap, unsigned int sc_reg, u32 val);
  76 static int pdc_ata_init_one (struct pci_dev *pdev, const struct pci_device_id *ent);
  77 static irqreturn_t pdc_interrupt (int irq, void *dev_instance, struct pt_regs *regs);
  78 static void pdc_eng_timeout(struct ata_port *ap);
  79 static int pdc_port_start(struct ata_port *ap);
  80 static void pdc_port_stop(struct ata_port *ap);
  81 static void pdc_phy_reset(struct ata_port *ap);
  82 static void pdc_qc_prep(struct ata_queued_cmd *qc);
  83 static void pdc_tf_load_mmio(struct ata_port *ap, struct ata_taskfile *tf);
  84 static void pdc_exec_command_mmio(struct ata_port *ap, struct ata_taskfile *tf);
  85 static void pdc_irq_clear(struct ata_port *ap);
  86 static int pdc_qc_issue_prot(struct ata_queued_cmd *qc);
  87
  88 static Scsi_Host_Template pdc_ata_sht = {
  89         .module                 = THIS_MODULE,
  90         .name                   = DRV_NAME,
  91         .ioctl                  = ata_scsi_ioctl,
  92         .queuecommand           = ata_scsi_queuecmd,
  93         .eh_strategy_handler    = ata_scsi_error,
  94         .can_queue              = ATA_DEF_QUEUE,
  95         .this_id                = ATA_SHT_THIS_ID,
  96         .sg_tablesize           = LIBATA_MAX_PRD,
  97         .max_sectors            = ATA_MAX_SECTORS,
  98         .cmd_per_lun            = ATA_SHT_CMD_PER_LUN,
  99         .emulated               = ATA_SHT_EMULATED,
 100         .use_clustering         = ATA_SHT_USE_CLUSTERING,
 101         .proc_name              = DRV_NAME,
 102         .dma_boundary           = ATA_DMA_BOUNDARY,
 103         .slave_configure        = ata_scsi_slave_config,
 104         .bios_param             = ata_std_bios_param,
 105 };
 106
 107 static struct ata_port_operations pdc_ata_ops = {
 108         .port_disable           = ata_port_disable,
 109         .tf_load                = pdc_tf_load_mmio,
 110         .tf_read                = ata_tf_read,
 111         .check_status           = ata_check_status,
 112         .exec_command           = pdc_exec_command_mmio,
 113         .dev_select             = ata_std_dev_select,
 114         .phy_reset              = pdc_phy_reset,
 115         .qc_prep                = pdc_qc_prep,
 116         .qc_issue               = pdc_qc_issue_prot,
 117         .eng_timeout            = pdc_eng_timeout,
 118         .irq_handler            = pdc_interrupt,
 119         .irq_clear              = pdc_irq_clear,
 120         .scr_read               = pdc_sata_scr_read,
 121         .scr_write              = pdc_sata_scr_write,
 122         .port_start             = pdc_port_start,
 123         .port_stop              = pdc_port_stop,
 124 };
 125
 126 static struct ata_port_info pdc_port_info[] = {
 127         /* board_2037x */
 128         {
 129                 .sht            = &pdc_ata_sht,
 130                 .host_flags     = ATA_FLAG_SATA | ATA_FLAG_NO_LEGACY |
 131                                   ATA_FLAG_SRST | ATA_FLAG_MMIO,
 132                 .pio_mask       = 0x1f, /* pio0-4 */
 133                 .mwdma_mask     = 0x07, /* mwdma0-2 */
 134                 .udma_mask      = 0x7f, /* udma0-6 ; FIXME */
 135                 .port_ops       = &pdc_ata_ops,
 136         },
 137
 138         /* board_20319 */
 139         {
 140                 .sht            = &pdc_ata_sht,
 141                 .host_flags     = ATA_FLAG_SATA | ATA_FLAG_NO_LEGACY |
 142                                   ATA_FLAG_SRST | ATA_FLAG_MMIO,
 143                 .pio_mask       = 0x1f, /* pio0-4 */
 144                 .mwdma_mask     = 0x07, /* mwdma0-2 */
 145                 .udma_mask      = 0x7f, /* udma0-6 ; FIXME */
 146                 .port_ops       = &pdc_ata_ops,
 147         },
 148 };
 149
 150 static struct pci_device_id pdc_ata_pci_tbl[] = {
 151         { PCI_VENDOR_ID_PROMISE, 0x3371, PCI_ANY_ID, PCI_ANY_ID, 0, 0,
 152           board_2037x },
 153         { PCI_VENDOR_ID_PROMISE, 0x3373, PCI_ANY_ID, PCI_ANY_ID, 0, 0,
 154           board_2037x },
 155         { PCI_VENDOR_ID_PROMISE, 0x3375, PCI_ANY_ID, PCI_ANY_ID, 0, 0,
 156           board_2037x },
 157         { PCI_VENDOR_ID_PROMISE, 0x3376, PCI_ANY_ID, PCI_ANY_ID, 0, 0,
 158           board_2037x },
 159         { PCI_VENDOR_ID_PROMISE, 0x3574, PCI_ANY_ID, PCI_ANY_ID, 0, 0,
 160           board_2037x },
 161         { PCI_VENDOR_ID_PROMISE, 0x3d75, PCI_ANY_ID, PCI_ANY_ID, 0, 0,
 162           board_2037x },
 163
 164         { PCI_VENDOR_ID_PROMISE, 0x3318, PCI_ANY_ID, PCI_ANY_ID, 0, 0,
 165           board_20319 },
 166         { PCI_VENDOR_ID_PROMISE, 0x3319, PCI_ANY_ID, PCI_ANY_ID, 0, 0,
 167           board_20319 },
 168         { PCI_VENDOR_ID_PROMISE, 0x3d18, PCI_ANY_ID, PCI_ANY_ID, 0, 0,
 169           board_20319 },
 170
 171         { }     /* terminate list */
 172 };
 173
 174
 175 static struct pci_driver pdc_ata_pci_driver = {
 176         .name                   = DRV_NAME,
 177         .id_table               = pdc_ata_pci_tbl,
 178         .probe                  = pdc_ata_init_one,
 179         .remove                 = ata_pci_remove_one,
 180 };
 181
 182
 183 static int pdc_port_start(struct ata_port *ap)
 184 {
 185         struct device *dev = ap->host_set->dev;
 186         struct pdc_port_priv *pp;
 187         int rc;
 188
 189         rc = ata_port_start(ap);
 190         if (rc)
 191                 return rc;
 192
 193         pp = kmalloc(sizeof(*pp), GFP_KERNEL);
 194         if (!pp) {
 195                 rc = -ENOMEM;
 196                 goto err_out;
 197         }
 198         memset(pp, 0, sizeof(*pp));
 199
 200         pp->pkt = dma_alloc_coherent(dev, 128, &pp->pkt_dma, GFP_KERNEL);
 201         if (!pp->pkt) {
 202                 rc = -ENOMEM;
 203                 goto err_out_kfree;
 204         }
 205
 206         ap->private_data = pp;
 207
 208         return 0;
 209
 210 err_out_kfree:
 211         kfree(pp);
 212 err_out:
 213         ata_port_stop(ap);
 214         return rc;
 215 }
 216
 217
 218 static void pdc_port_stop(struct ata_port *ap)
 219 {
 220         struct device *dev = ap->host_set->dev;
 221         struct pdc_port_priv *pp = ap->private_data;
 222
 223         ap->private_data = NULL;
 224         dma_free_coherent(dev, 128, pp->pkt, pp->pkt_dma);
 225         kfree(pp);
 226         ata_port_stop(ap);
 227 }
 228
 229
 230 static void pdc_reset_port(struct ata_port *ap)
 231 {
 232         void *mmio = (void *) ap->ioaddr.cmd_addr + PDC_CTLSTAT;
 233         unsigned int i;
 234         u32 tmp;
 235
 236         for (i = 11; i > 0; i--) {
 237                 tmp = readl(mmio);
 238                 if (tmp & PDC_RESET)
 239                         break;
 240
 241                 udelay(100);
 242
 243                 tmp |= PDC_RESET;
 244                 writel(tmp, mmio);
 245         }
 246
 247         tmp &= ~PDC_RESET;
 248         writel(tmp, mmio);
 249         readl(mmio);    /* flush */
 250 }
 251
 252 static void pdc_phy_reset(struct ata_port *ap)
 253 {
 254         pdc_reset_port(ap);
 255         sata_phy_reset(ap);
 256 }
 257
 258 static u32 pdc_sata_scr_read (struct ata_port *ap, unsigned int sc_reg)
 259 {
 260         if (sc_reg > SCR_CONTROL)
 261                 return 0xffffffffU;
 262         return readl((void *) ap->ioaddr.scr_addr + (sc_reg * 4));
 263 }
 264
 265
 266 static void pdc_sata_scr_write (struct ata_port *ap, unsigned int sc_reg,
 267                                u32 val)
 268 {
 269         if (sc_reg > SCR_CONTROL)
 270                 return;
 271         writel(val, (void *) ap->ioaddr.scr_addr + (sc_reg * 4));
 272 }
 273
 274 static void pdc_qc_prep(struct ata_queued_cmd *qc)
 275 {
 276         struct pdc_port_priv *pp = qc->ap->private_data;
 277         unsigned int i;
 278
 279         VPRINTK("ENTER\n");
 280
 281         switch (qc->tf.protocol) {
 282         case ATA_PROT_DMA:
 283                 ata_qc_prep(qc);
 284                 /* fall through */
 285
 286         case ATA_PROT_NODATA:
 287                 i = pdc_pkt_header(&qc->tf, qc->ap->prd_dma,
 288                                    qc->dev->devno, pp->pkt);
 289
 290                 if (qc->tf.flags & ATA_TFLAG_LBA48)
 291                         i = pdc_prep_lba48(&qc->tf, pp->pkt, i);
 292                 else
 293                         i = pdc_prep_lba28(&qc->tf, pp->pkt, i);
 294
 295                 pdc_pkt_footer(&qc->tf, pp->pkt, i);
 296                 break;
 297
 298         default:
 299                 break;
 300         }
 301 }
 302
 303 static void pdc_eng_timeout(struct ata_port *ap)
 304 {
 305         u8 drv_stat;
 306         struct ata_queued_cmd *qc;
 307
 308         DPRINTK("ENTER\n");
 309
 310         qc = ata_qc_from_tag(ap, ap->active_tag);
 311         if (!qc) {
 312                 printk(KERN_ERR "ata%u: BUG: timeout without command\n",
 313                        ap->id);
 314                 goto out;
 315         }
 316
 317         /* hack alert!  We cannot use the supplied completion
 318          * function from inside the ->eh_strategy_handler() thread.
 319          * libata is the only user of ->eh_strategy_handler() in
 320          * any kernel, so the default scsi_done() assumes it is
 321          * not being called from the SCSI EH.
 322          */
 323         qc->scsidone = scsi_finish_command;
 324
 325         switch (qc->tf.protocol) {
 326         case ATA_PROT_DMA:
 327         case ATA_PROT_NODATA:
 328                 printk(KERN_ERR "ata%u: command timeout\n", ap->id);
 329                 ata_qc_complete(qc, ata_wait_idle(ap) | ATA_ERR);
 330                 break;
 331
 332         default:
 333                 drv_stat = ata_busy_wait(ap, ATA_BUSY | ATA_DRQ, 1000);
 334
 335                 printk(KERN_ERR "ata%u: unknown timeout, cmd 0x%x stat 0x%x\n",
 336                        ap->id, qc->tf.command, drv_stat);
 337
 338                 ata_qc_complete(qc, drv_stat);
 339                 break;
 340         }
 341
 342 out:
 343         DPRINTK("EXIT\n");
 344 }
 345
 346 static inline unsigned int pdc_host_intr( struct ata_port *ap,
 347                                           struct ata_queued_cmd *qc)
 348 {
 349         u8 status;
 350         unsigned int handled = 0, have_err = 0;
 351         u32 tmp;
 352         void *mmio = (void *) ap->ioaddr.cmd_addr + PDC_GLOBAL_CTL;
 353
 354         tmp = readl(mmio);
 355         if (tmp & PDC_ERR_MASK) {
 356                 have_err = 1;
 357                 pdc_reset_port(ap);
 358         }
 359
 360         switch (qc->tf.protocol) {
 361         case ATA_PROT_DMA:
 362         case ATA_PROT_NODATA:
 363                 status = ata_wait_idle(ap);
 364                 if (have_err)
 365                         status |= ATA_ERR;
 366                 ata_qc_complete(qc, status);
 367                 handled = 1;
 368                 break;
 369
 370         default:
 371                 ap->stats.idle_irq++;
 372                 break;
 373         }
 374
 375         return handled;
 376 }
 377
 378 static void pdc_irq_clear(struct ata_port *ap)
 379 {
 380         struct ata_host_set *host_set = ap->host_set;
 381         void *mmio = host_set->mmio_base;
 382
 383         readl(mmio + PDC_INT_SEQMASK);
 384 }
 385
 386 static irqreturn_t pdc_interrupt (int irq, void *dev_instance, struct pt_regs *regs)
 387 {
 388         struct ata_host_set *host_set = dev_instance;
 389         struct ata_port *ap;
 390         u32 mask = 0;
 391         unsigned int i, tmp;
 392         unsigned int handled = 0;
 393         void *mmio_base;
 394
 395         VPRINTK("ENTER\n");
 396
 397         if (!host_set || !host_set->mmio_base) {
 398                 VPRINTK("QUICK EXIT\n");
 399                 return IRQ_NONE;
 400         }
 401
 402         mmio_base = host_set->mmio_base;
 403
 404         /* reading should also clear interrupts */
 405         mask = readl(mmio_base + PDC_INT_SEQMASK);
 406
 407         if (mask == 0xffffffff) {
 408                 VPRINTK("QUICK EXIT 2\n");
 409                 return IRQ_NONE;
 410         }
 411         mask &= 0xffff;         /* only 16 tags possible */
 412         if (!mask) {
 413                 VPRINTK("QUICK EXIT 3\n");
 414                 return IRQ_NONE;
 415         }
 416
 417         spin_lock(&host_set->lock);
 418
 419         writel(mask, mmio_base + PDC_INT_SEQMASK);
 420
 421         for (i = 0; i < host_set->n_ports; i++) {
 422                 VPRINTK("port %u\n", i);
 423                 ap = host_set->ports[i];
 424                 tmp = mask & (1 << (i + 1));
 425                 if (tmp && ap && (!(ap->flags & ATA_FLAG_PORT_DISABLED))) {
 426                         struct ata_queued_cmd *qc;
 427
 428                         qc = ata_qc_from_tag(ap, ap->active_tag);
 429                         if (qc && (!(qc->tf.ctl & ATA_NIEN)))
 430                                 handled += pdc_host_intr(ap, qc);
 431                 }
 432         }
 433
 434         spin_unlock(&host_set->lock);
 435
 436         VPRINTK("EXIT\n");
 437
 438         return IRQ_RETVAL(handled);
 439 }
 440
 441 static inline void pdc_packet_start(struct ata_queued_cmd *qc)
 442 {
 443         struct ata_port *ap = qc->ap;
 444         struct pdc_port_priv *pp = ap->private_data;
 445         unsigned int port_no = ap->port_no;
 446         u8 seq = (u8) (port_no + 1);
 447
 448         VPRINTK("ENTER, ap %p\n", ap);
 449
 450         writel(0x00000001, ap->host_set->mmio_base + (seq * 4));
 451         readl(ap->host_set->mmio_base + (seq * 4));     /* flush */
 452
 453         pp->pkt[2] = seq;
 454         wmb();                  /* flush PRD, pkt writes */
 455         writel(pp->pkt_dma, (void *) ap->ioaddr.cmd_addr + PDC_PKT_SUBMIT);
 456         readl((void *) ap->ioaddr.cmd_addr + PDC_PKT_SUBMIT); /* flush */
 457 }
 458
 459 static int pdc_qc_issue_prot(struct ata_queued_cmd *qc)
 460 {
 461         switch (qc->tf.protocol) {
 462         case ATA_PROT_DMA:
 463         case ATA_PROT_NODATA:
 464                 pdc_packet_start(qc);
 465                 return 0;
 466
 467         case ATA_PROT_ATAPI_DMA:
 468                 BUG();
 469                 break;
 470
 471         default:
 472                 break;
 473         }
 474
 475         return ata_qc_issue_prot(qc);
 476 }
 477
 478 static void pdc_tf_load_mmio(struct ata_port *ap, struct ata_taskfile *tf)
 479 {
 480         WARN_ON (tf->protocol == ATA_PROT_DMA ||
 481                  tf->protocol == ATA_PROT_NODATA);
 482         ata_tf_load(ap, tf);
 483 }
 484
 485
 486 static void pdc_exec_command_mmio(struct ata_port *ap, struct ata_taskfile *tf)
 487 {
 488         WARN_ON (tf->protocol == ATA_PROT_DMA ||
 489                  tf->protocol == ATA_PROT_NODATA);
 490         ata_exec_command(ap, tf);
 491 }
 492
 493
 494 static void pdc_ata_setup_port(struct ata_ioports *port, unsigned long base)
 495 {
 496         port->cmd_addr          = base;
 497         port->data_addr         = base;
 498         port->feature_addr      =
 499         port->error_addr        = base + 0x4;
 500         port->nsect_addr        = base + 0x8;
 501         port->lbal_addr         = base + 0xc;
 502         port->lbam_addr         = base + 0x10;
 503         port->lbah_addr         = base + 0x14;
 504         port->device_addr       = base + 0x18;
 505         port->command_addr      =
 506         port->status_addr       = base + 0x1c;
 507         port->altstatus_addr    =
 508         port->ctl_addr          = base + 0x38;
 509 }
 510
 511
 512 static void pdc_host_init(unsigned int chip_id, struct ata_probe_ent *pe)
 513 {
 514         void *mmio = pe->mmio_base;
 515         u32 tmp;
 516
 517         /*
 518          * Except for the hotplug stuff, this is voodoo from the
 519          * Promise driver.  Label this entire section
 520          * "TODO: figure out why we do this"
 521          */
 522
 523         /* change FIFO_SHD to 8 dwords, enable BMR_BURST */
 524         tmp = readl(mmio + PDC_FLASH_CTL);
 525         tmp |= 0x12000; /* bit 16 (fifo 8 dw) and 13 (bmr burst?) */
 526         writel(tmp, mmio + PDC_FLASH_CTL);
 527
 528         /* clear plug/unplug flags for all ports */
 529         tmp = readl(mmio + PDC_SATA_PLUG_CSR);
 530         writel(tmp | 0xff, mmio + PDC_SATA_PLUG_CSR);
 531
 532         /* mask plug/unplug ints */
 533         tmp = readl(mmio + PDC_SATA_PLUG_CSR);
 534         writel(tmp | 0xff0000, mmio + PDC_SATA_PLUG_CSR);
 535
 536         /* reduce TBG clock to 133 Mhz. */
 537         tmp = readl(mmio + PDC_TBG_MODE);
 538         tmp &= ~0x30000; /* clear bit 17, 16*/
 539         tmp |= 0x10000;  /* set bit 17:16 = 0:1 */
 540         writel(tmp, mmio + PDC_TBG_MODE);
 541
 542         readl(mmio + PDC_TBG_MODE);     /* flush */
 543         msleep(10);
 544
 545         /* adjust slew rate control register. */
 546         tmp = readl(mmio + PDC_SLEW_CTL);
 547         tmp &= 0xFFFFF03F; /* clear bit 11 ~ 6 */
 548         tmp  |= 0x00000900; /* set bit 11-9 = 100b , bit 8-6 = 100 */
 549         writel(tmp, mmio + PDC_SLEW_CTL);
 550 }
 551
 552 static int pdc_ata_init_one (struct pci_dev *pdev, const struct pci_device_id *ent)
 553 {
 554         static int printed_version;
 555         struct ata_probe_ent *probe_ent = NULL;
 556         unsigned long base;
 557         void *mmio_base;
 558         unsigned int board_idx = (unsigned int) ent->driver_data;
 559         int pci_dev_busy = 0;
 560         int rc;
 561
 562         if (!printed_version++)
 563                 printk(KERN_DEBUG DRV_NAME " version " DRV_VERSION "\n");
 564
 565         /*
 566          * If this driver happens to only be useful on Apple's K2, then
 567          * we should check that here as it has a normal Serverworks ID
 568          */
 569         rc = pci_enable_device(pdev);
 570         if (rc)
 571                 return rc;
 572
 573         rc = pci_request_regions(pdev, DRV_NAME);
 574         if (rc) {
 575                 pci_dev_busy = 1;
 576                 goto err_out;
 577         }
 578
 579         rc = pci_set_dma_mask(pdev, ATA_DMA_MASK);
 580         if (rc)
 581                 goto err_out_regions;
 582         rc = pci_set_consistent_dma_mask(pdev, ATA_DMA_MASK);
 583         if (rc)
 584                 goto err_out_regions;
 585
 586         probe_ent = kmalloc(sizeof(*probe_ent), GFP_KERNEL);
 587         if (probe_ent == NULL) {
 588                 rc = -ENOMEM;
 589                 goto err_out_regions;
 590         }
 591
 592         memset(probe_ent, 0, sizeof(*probe_ent));
 593         probe_ent->dev = pci_dev_to_dev(pdev);
 594         INIT_LIST_HEAD(&probe_ent->node);
 595
 596         mmio_base = ioremap(pci_resource_start(pdev, 3),
 597                             pci_resource_len(pdev, 3));
 598         if (mmio_base == NULL) {
 599                 rc = -ENOMEM;
 600                 goto err_out_free_ent;
 601         }
 602         base = (unsigned long) mmio_base;
 603
 604         probe_ent->sht          = pdc_port_info[board_idx].sht;
 605         probe_ent->host_flags   = pdc_port_info[board_idx].host_flags;
 606         probe_ent->pio_mask     = pdc_port_info[board_idx].pio_mask;
 607         probe_ent->mwdma_mask   = pdc_port_info[board_idx].mwdma_mask;
 608         probe_ent->udma_mask    = pdc_port_info[board_idx].udma_mask;
 609         probe_ent->port_ops     = pdc_port_info[board_idx].port_ops;
 610
 611         probe_ent->irq = pdev->irq;
 612         probe_ent->irq_flags = SA_SHIRQ;
 613         probe_ent->mmio_base = mmio_base;
 614
 615         pdc_ata_setup_port(&probe_ent->port[0], base + 0x200);
 616         pdc_ata_setup_port(&probe_ent->port[1], base + 0x280);
 617
 618         probe_ent->port[0].scr_addr = base + 0x400;
 619         probe_ent->port[1].scr_addr = base + 0x500;
 620
 621         /* notice 4-port boards */
 622         switch (board_idx) {
 623         case board_20319:
 624                 probe_ent->n_ports = 4;
 625
 626                 pdc_ata_setup_port(&probe_ent->port[2], base + 0x300);
 627                 pdc_ata_setup_port(&probe_ent->port[3], base + 0x380);
 628
 629                 probe_ent->port[2].scr_addr = base + 0x600;
 630                 probe_ent->port[3].scr_addr = base + 0x700;
 631                 break;
 632         case board_2037x:
 633                 probe_ent->n_ports = 2;
 634                 break;
 635         default:
 636                 BUG();
 637                 break;
 638         }
 639
 640         pci_set_master(pdev);
 641
 642         /* initialize adapter */
 643         pdc_host_init(board_idx, probe_ent);
 644
 645         /* FIXME: check ata_device_add return value */
 646         ata_device_add(probe_ent);
 647         kfree(probe_ent);
 648
 649         return 0;
 650
 651 err_out_free_ent:
 652         kfree(probe_ent);
 653 err_out_regions:
 654         pci_release_regions(pdev);
 655 err_out:
 656         if (!pci_dev_busy)
 657                 pci_disable_device(pdev);
 658         return rc;
 659 }
 660
 661
 662 static int __init pdc_ata_init(void)
 663 {
 664         return pci_module_init(&pdc_ata_pci_driver);
 665 }
 666
 667
 668 static void __exit pdc_ata_exit(void)
 669 {
 670         pci_unregister_driver(&pdc_ata_pci_driver);
 671 }
 672
 673
 674 MODULE_AUTHOR("Jeff Garzik");
 675 MODULE_DESCRIPTION("Promise SATA TX2/TX4 low-level driver");
 676 MODULE_LICENSE("GPL");
 677 MODULE_DEVICE_TABLE(pci, pdc_ata_pci_tbl);
 678 MODULE_VERSION(DRV_VERSION);
 679
 680 module_init(pdc_ata_init);
 681 module_exit(pdc_ata_exit);