include/asm-arm/arch-s3c2410/regs-gpio.h

   1 /* linux/include/asm/hardware/s3c2410/regs-gpio.h
   2  *
   3  * Copyright (c) 2003,2004 Simtec Electronics <linux@simtec.co.uk>
   4  *                         http://www.simtec.co.uk/products/SWLINUX/
   5  *
   6  * This program is free software; you can redistribute it and/or modify
   7  * it under the terms of the GNU General Public License version 2 as
   8  * published by the Free Software Foundation.
   9  *
  10  * S3C2410 GPIO register definitions
  11  *
  12  *  Changelog:
  13  *    19-06-2003     BJD     Created file
  14  *    23-06-2003     BJD     Updated GSTATUS registers
  15  *    12-03-2004     BJD     Updated include protection
  16  *    20-07-2004     BJD     Added GPIO pin numbers, added Port A definitions
  17  *    04-10-2004     BJD     Fixed number of bugs, added EXT IRQ filter defs
  18  *    17-10-2004     BJD     Added GSTATUS1 register definitions
  19  *    18-11-2004     BJD     Fixed definitions of GPE3, GPE4, GPE5 and GPE6
  20  *    18-11-2004     BJD     Added S3C2440 AC97 controls
  21 */
  22
  23
  24 #ifndef __ASM_ARCH_REGS_GPIO_H
  25 #define __ASM_ARCH_REGS_GPIO_H "$Id: gpio.h,v 1.5 2003/05/19 12:51:08 ben Exp $"
  26
  27 #define S3C2410_GPIONO(bank,offset) ((bank) + (offset))
  28
  29 #define S3C2410_GPIO_BANKA   (32*0)
  30 #define S3C2410_GPIO_BANKB   (32*1)
  31 #define S3C2410_GPIO_BANKC   (32*2)
  32 #define S3C2410_GPIO_BANKD   (32*3)
  33 #define S3C2410_GPIO_BANKE   (32*4)
  34 #define S3C2410_GPIO_BANKF   (32*5)
  35 #define S3C2410_GPIO_BANKG   (32*6)
  36 #define S3C2410_GPIO_BANKH   (32*7)
  37
  38 #define S3C2410_GPIO_BASE(pin)   ((((pin) & ~31) >> 1) + S3C2410_VA_GPIO)
  39 #define S3C2410_GPIO_OFFSET(pin) ((pin) & 31)
  40
  41 /* general configuration options */
  42
  43 #define S3C2410_GPIO_LEAVE   (0xFFFFFFFF)
  44
  45 /* configure GPIO ports A..G */
  46
  47 #define S3C2410_GPIOREG(x) ((x) + S3C2410_VA_GPIO)
  48
  49 /* port A - 22bits, zero in bit X makes pin X output
  50  * 1 makes port special function, this is default
  51 */
  52 #define S3C2410_GPACON     S3C2410_GPIOREG(0x00)
  53 #define S3C2410_GPADAT     S3C2410_GPIOREG(0x04)
  54
  55 #define S3C2410_GPA0         S3C2410_GPIONO(S3C2410_GPIO_BANKA, 0)
  56 #define S3C2410_GPA0_OUT     (0<<0)
  57 #define S3C2410_GPA0_ADDR0   (1<<0)
  58
  59 #define S3C2410_GPA1         S3C2410_GPIONO(S3C2410_GPIO_BANKA, 1)
  60 #define S3C2410_GPA1_OUT     (0<<1)
  61 #define S3C2410_GPA1_ADDR16  (1<<1)
  62
  63 #define S3C2410_GPA2         S3C2410_GPIONO(S3C2410_GPIO_BANKA, 2)
  64 #define S3C2410_GPA2_OUT     (0<<2)
  65 #define S3C2410_GPA2_ADDR17  (1<<2)
  66
  67 #define S3C2410_GPA3         S3C2410_GPIONO(S3C2410_GPIO_BANKA, 3)
  68 #define S3C2410_GPA3_OUT     (0<<3)
  69 #define S3C2410_GPA3_ADDR18  (1<<3)
  70
  71 #define S3C2410_GPA4         S3C2410_GPIONO(S3C2410_GPIO_BANKA, 4)
  72 #define S3C2410_GPA4_OUT     (0<<4)
  73 #define S3C2410_GPA4_ADDR19  (1<<4)
  74
  75 #define S3C2410_GPA5         S3C2410_GPIONO(S3C2410_GPIO_BANKA, 5)
  76 #define S3C2410_GPA5_OUT     (0<<5)
  77 #define S3C2410_GPA5_ADDR20  (1<<5)
  78
  79 #define S3C2410_GPA6         S3C2410_GPIONO(S3C2410_GPIO_BANKA, 6)
  80 #define S3C2410_GPA6_OUT     (0<<6)
  81 #define S3C2410_GPA6_ADDR21  (1<<6)
  82
  83 #define S3C2410_GPA7         S3C2410_GPIONO(S3C2410_GPIO_BANKA, 7)
  84 #define S3C2410_GPA7_OUT     (0<<7)
  85 #define S3C2410_GPA7_ADDR22  (1<<7)
  86
  87 #define S3C2410_GPA8         S3C2410_GPIONO(S3C2410_GPIO_BANKA, 8)
  88 #define S3C2410_GPA8_OUT     (0<<8)
  89 #define S3C2410_GPA8_ADDR23  (1<<8)
  90
  91 #define S3C2410_GPA9         S3C2410_GPIONO(S3C2410_GPIO_BANKA, 9)
  92 #define S3C2410_GPA9_OUT     (0<<9)
  93 #define S3C2410_GPA9_ADDR24  (1<<9)
  94
  95 #define S3C2410_GPA10        S3C2410_GPIONO(S3C2410_GPIO_BANKA, 10)
  96 #define S3C2410_GPA10_OUT    (0<<10)
  97 #define S3C2410_GPA10_ADDR25 (1<<10)
  98
  99 #define S3C2410_GPA11        S3C2410_GPIONO(S3C2410_GPIO_BANKA, 11)
 100 #define S3C2410_GPA11_OUT    (0<<11)
 101 #define S3C2410_GPA11_ADDR26 (1<<11)
 102
 103 #define S3C2410_GPA12        S3C2410_GPIONO(S3C2410_GPIO_BANKA, 12)
 104 #define S3C2410_GPA12_OUT    (0<<12)
 105 #define S3C2410_GPA12_nGCS1  (1<<12)
 106
 107 #define S3C2410_GPA13        S3C2410_GPIONO(S3C2410_GPIO_BANKA, 13)
 108 #define S3C2410_GPA13_OUT    (0<<13)
 109 #define S3C2410_GPA13_nGCS2  (1<<13)
 110
 111 #define S3C2410_GPA14        S3C2410_GPIONO(S3C2410_GPIO_BANKA, 14)
 112 #define S3C2410_GPA14_OUT    (0<<14)
 113 #define S3C2410_GPA14_nGCS3  (1<<14)
 114
 115 #define S3C2410_GPA15        S3C2410_GPIONO(S3C2410_GPIO_BANKA, 15)
 116 #define S3C2410_GPA15_OUT    (0<<15)
 117 #define S3C2410_GPA15_nGCS4  (1<<15)
 118
 119 #define S3C2410_GPA16        S3C2410_GPIONO(S3C2410_GPIO_BANKA, 16)
 120 #define S3C2410_GPA16_OUT    (0<<16)
 121 #define S3C2410_GPA16_nGCS5  (1<<16)
 122
 123 #define S3C2410_GPA17        S3C2410_GPIONO(S3C2410_GPIO_BANKA, 17)
 124 #define S3C2410_GPA17_OUT    (0<<17)
 125 #define S3C2410_GPA17_CLE    (1<<17)
 126
 127 #define S3C2410_GPA18        S3C2410_GPIONO(S3C2410_GPIO_BANKA, 18)
 128 #define S3C2410_GPA18_OUT    (0<<18)
 129 #define S3C2410_GPA18_ALE    (1<<18)
 130
 131 #define S3C2410_GPA19        S3C2410_GPIONO(S3C2410_GPIO_BANKA, 19)
 132 #define S3C2410_GPA19_OUT    (0<<19)
 133 #define S3C2410_GPA19_nFWE   (1<<19)
 134
 135 #define S3C2410_GPA20        S3C2410_GPIONO(S3C2410_GPIO_BANKA, 20)
 136 #define S3C2410_GPA20_OUT    (0<<20)
 137 #define S3C2410_GPA20_nFRE   (1<<20)
 138
 139 #define S3C2410_GPA21        S3C2410_GPIONO(S3C2410_GPIO_BANKA, 21)
 140 #define S3C2410_GPA21_OUT    (0<<21)
 141 #define S3C2410_GPA21_nRSTOUT (1<<21)
 142
 143 #define S3C2410_GPA22        S3C2410_GPIONO(S3C2410_GPIO_BANKA, 22)
 144 #define S3C2410_GPA22_OUT    (0<<22)
 145 #define S3C2410_GPA22_nFCE   (1<<22)
 146
 147 /* 0x08 and 0x0c are reserved */
 148
 149 /* GPB is 10 IO pins, each configured by 2 bits each in GPBCON.
 150  *   00 = input, 01 = output, 10=special function, 11=reserved
 151  * bit 0,1 = pin 0, 2,3= pin 1...
 152  *
 153  * CPBUP = pull up resistor control, 1=disabled, 0=enabled
 154 */
 155
 156 #define S3C2410_GPBCON     S3C2410_GPIOREG(0x10)
 157 #define S3C2410_GPBDAT     S3C2410_GPIOREG(0x14)
 158 #define S3C2410_GPBUP      S3C2410_GPIOREG(0x18)
 159
 160 /* no i/o pin in port b can have value 3! */
 161
 162 #define S3C2410_GPB0         S3C2410_GPIONO(S3C2410_GPIO_BANKB, 0)
 163 #define S3C2410_GPB0_INP     (0x00 << 0)
 164 #define S3C2410_GPB0_OUTP    (0x01 << 0)
 165 #define S3C2410_GPB0_TOUT0   (0x02 << 0)
 166
 167 #define S3C2410_GPB1         S3C2410_GPIONO(S3C2410_GPIO_BANKB, 1)
 168 #define S3C2410_GPB1_INP     (0x00 << 2)
 169 #define S3C2410_GPB1_OUTP    (0x01 << 2)
 170 #define S3C2410_GPB1_TOUT1   (0x02 << 2)
 171
 172 #define S3C2410_GPB2         S3C2410_GPIONO(S3C2410_GPIO_BANKB, 2)
 173 #define S3C2410_GPB2_INP     (0x00 << 4)
 174 #define S3C2410_GPB2_OUTP    (0x01 << 4)
 175 #define S3C2410_GPB2_TOUT2   (0x02 << 4)
 176
 177 #define S3C2410_GPB3         S3C2410_GPIONO(S3C2410_GPIO_BANKB, 3)
 178 #define S3C2410_GPB3_INP     (0x00 << 6)
 179 #define S3C2410_GPB3_OUTP    (0x01 << 6)
 180 #define S3C2410_GPB3_TOUT3   (0x02 << 6)
 181
 182 #define S3C2410_GPB4         S3C2410_GPIONO(S3C2410_GPIO_BANKB, 4)
 183 #define S3C2410_GPB4_INP     (0x00 << 8)
 184 #define S3C2410_GPB4_OUTP    (0x01 << 8)
 185 #define S3C2410_GPB4_TCLK0   (0x02 << 8)
 186 #define S3C2410_GPB4_MASK    (0x03 << 8)
 187
 188 #define S3C2410_GPB5         S3C2410_GPIONO(S3C2410_GPIO_BANKB, 5)
 189 #define S3C2410_GPB5_INP     (0x00 << 10)
 190 #define S3C2410_GPB5_OUTP    (0x01 << 10)
 191 #define S3C2410_GPB5_nXBACK  (0x02 << 10)
 192
 193 #define S3C2410_GPB6         S3C2410_GPIONO(S3C2410_GPIO_BANKB, 6)
 194 #define S3C2410_GPB6_INP     (0x00 << 12)
 195 #define S3C2410_GPB6_OUTP    (0x01 << 12)
 196 #define S3C2410_GPB6_nXBREQ  (0x02 << 12)
 197
 198 #define S3C2410_GPB7         S3C2410_GPIONO(S3C2410_GPIO_BANKB, 7)
 199 #define S3C2410_GPB7_INP     (0x00 << 14)
 200 #define S3C2410_GPB7_OUTP    (0x01 << 14)
 201 #define S3C2410_GPB7_nXDACK1 (0x02 << 14)
 202
 203 #define S3C2410_GPB8         S3C2410_GPIONO(S3C2410_GPIO_BANKB, 8)
 204 #define S3C2410_GPB8_INP     (0x00 << 16)
 205 #define S3C2410_GPB8_OUTP    (0x01 << 16)
 206 #define S3C2410_GPB8_nXDREQ1 (0x02 << 16)
 207
 208 #define S3C2410_GPB9         S3C2410_GPIONO(S3C2410_GPIO_BANKB, 9)
 209 #define S3C2410_GPB9_INP     (0x00 << 18)
 210 #define S3C2410_GPB9_OUTP    (0x01 << 18)
 211 #define S3C2410_GPB9_nXDACK0 (0x02 << 18)
 212
 213 #define S3C2410_GPB10        S3C2410_GPIONO(S3C2410_GPIO_BANKB, 10)
 214 #define S3C2410_GPB10_INP    (0x00 << 18)
 215 #define S3C2410_GPB10_OUTP   (0x01 << 18)
 216 #define S3C2410_GPB10_nXDRE0 (0x02 << 18)
 217
 218 /* Port C consits of 16 GPIO/Special function
 219  *
 220  * almost identical setup to port b, but the special functions are mostly
 221  * to do with the video system's sync/etc.
 222 */
 223
 224 #define S3C2410_GPCCON     S3C2410_GPIOREG(0x20)
 225 #define S3C2410_GPCDAT     S3C2410_GPIOREG(0x24)
 226 #define S3C2410_GPCUP      S3C2410_GPIOREG(0x28)
 227
 228 #define S3C2410_GPC0            S3C2410_GPIONO(S3C2410_GPIO_BANKC, 0)
 229 #define S3C2410_GPC0_INP        (0x00 << 0)
 230 #define S3C2410_GPC0_OUTP       (0x01 << 0)
 231 #define S3C2410_GPC0_LEND       (0x02 << 0)
 232
 233 #define S3C2410_GPC1            S3C2410_GPIONO(S3C2410_GPIO_BANKC, 1)
 234 #define S3C2410_GPC1_INP        (0x00 << 2)
 235 #define S3C2410_GPC1_OUTP       (0x01 << 2)
 236 #define S3C2410_GPC1_VCLK       (0x02 << 2)
 237
 238 #define S3C2410_GPC2            S3C2410_GPIONO(S3C2410_GPIO_BANKC, 2)
 239 #define S3C2410_GPC2_INP        (0x00 << 4)
 240 #define S3C2410_GPC2_OUTP       (0x01 << 4)
 241 #define S3C2410_GPC2_VLINE      (0x02 << 4)
 242
 243 #define S3C2410_GPC3            S3C2410_GPIONO(S3C2410_GPIO_BANKC, 3)
 244 #define S3C2410_GPC3_INP        (0x00 << 6)
 245 #define S3C2410_GPC3_OUTP       (0x01 << 6)
 246 #define S3C2410_GPC3_VFRAME     (0x02 << 6)
 247
 248 #define S3C2410_GPC4            S3C2410_GPIONO(S3C2410_GPIO_BANKC, 4)
 249 #define S3C2410_GPC4_INP        (0x00 << 8)
 250 #define S3C2410_GPC4_OUTP       (0x01 << 8)
 251 #define S3C2410_GPC4_VM         (0x02 << 8)
 252
 253 #define S3C2410_GPC5            S3C2410_GPIONO(S3C2410_GPIO_BANKC, 5)
 254 #define S3C2410_GPC5_INP        (0x00 << 10)
 255 #define S3C2410_GPC5_OUTP       (0x01 << 10)
 256 #define S3C2410_GPC5_LCDVF0     (0x02 << 10)
 257
 258 #define S3C2410_GPC6            S3C2410_GPIONO(S3C2410_GPIO_BANKC, 6)
 259 #define S3C2410_GPC6_INP        (0x00 << 12)
 260 #define S3C2410_GPC6_OUTP       (0x01 << 12)
 261 #define S3C2410_GPC6_LCDVF1     (0x02 << 12)
 262
 263 #define S3C2410_GPC7            S3C2410_GPIONO(S3C2410_GPIO_BANKC, 7)
 264 #define S3C2410_GPC7_INP        (0x00 << 14)
 265 #define S3C2410_GPC7_OUTP       (0x01 << 14)
 266 #define S3C2410_GPC7_LCDVF2     (0x02 << 14)
 267
 268 #define S3C2410_GPC8            S3C2410_GPIONO(S3C2410_GPIO_BANKC, 8)
 269 #define S3C2410_GPC8_INP        (0x00 << 16)
 270 #define S3C2410_GPC8_OUTP       (0x01 << 16)
 271 #define S3C2410_GPC8_VD0        (0x02 << 16)
 272
 273 #define S3C2410_GPC9            S3C2410_GPIONO(S3C2410_GPIO_BANKC, 9)
 274 #define S3C2410_GPC9_INP        (0x00 << 18)
 275 #define S3C2410_GPC9_OUTP       (0x01 << 18)
 276 #define S3C2410_GPC9_VD1        (0x02 << 18)
 277
 278 #define S3C2410_GPC10           S3C2410_GPIONO(S3C2410_GPIO_BANKC, 10)
 279 #define S3C2410_GPC10_INP       (0x00 << 20)
 280 #define S3C2410_GPC10_OUTP      (0x01 << 20)
 281 #define S3C2410_GPC10_VD2       (0x02 << 20)
 282
 283 #define S3C2410_GPC11           S3C2410_GPIONO(S3C2410_GPIO_BANKC, 11)
 284 #define S3C2410_GPC11_INP       (0x00 << 22)
 285 #define S3C2410_GPC11_OUTP      (0x01 << 22)
 286 #define S3C2410_GPC11_VD3       (0x02 << 22)
 287
 288 #define S3C2410_GPC12           S3C2410_GPIONO(S3C2410_GPIO_BANKC, 12)
 289 #define S3C2410_GPC12_INP       (0x00 << 24)
 290 #define S3C2410_GPC12_OUTP      (0x01 << 24)
 291 #define S3C2410_GPC12_VD4       (0x02 << 24)
 292
 293 #define S3C2410_GPC13           S3C2410_GPIONO(S3C2410_GPIO_BANKC, 13)
 294 #define S3C2410_GPC13_INP       (0x00 << 26)
 295 #define S3C2410_GPC13_OUTP      (0x01 << 26)
 296 #define S3C2410_GPC13_VD5       (0x02 << 26)
 297
 298 #define S3C2410_GPC14           S3C2410_GPIONO(S3C2410_GPIO_BANKC, 14)
 299 #define S3C2410_GPC14_INP       (0x00 << 28)
 300 #define S3C2410_GPC14_OUTP      (0x01 << 28)
 301 #define S3C2410_GPC14_VD6       (0x02 << 28)
 302
 303 #define S3C2410_GPC15           S3C2410_GPIONO(S3C2410_GPIO_BANKC, 15)
 304 #define S3C2410_GPC15_INP       (0x00 << 30)
 305 #define S3C2410_GPC15_OUTP      (0x01 << 30)
 306 #define S3C2410_GPC15_VD7       (0x02 << 30)
 307
 308 /* Port D consists of 16 GPIO/Special function
 309  *
 310  * almost identical setup to port b, but the special functions are mostly
 311  * to do with the video system's data.
 312 */
 313
 314 #define S3C2410_GPDCON     S3C2410_GPIOREG(0x30)
 315 #define S3C2410_GPDDAT     S3C2410_GPIOREG(0x34)
 316 #define S3C2410_GPDUP      S3C2410_GPIOREG(0x38)
 317
 318 #define S3C2410_GPD0            S3C2410_GPIONO(S3C2410_GPIO_BANKD, 0)
 319 #define S3C2410_GPD0_INP        (0x00 << 0)
 320 #define S3C2410_GPD0_OUTP       (0x01 << 0)
 321 #define S3C2410_GPD0_VD8        (0x02 << 0)
 322
 323 #define S3C2410_GPD1            S3C2410_GPIONO(S3C2410_GPIO_BANKD, 1)
 324 #define S3C2410_GPD1_INP        (0x00 << 2)
 325 #define S3C2410_GPD1_OUTP       (0x01 << 2)
 326 #define S3C2410_GPD1_VD9        (0x02 << 2)
 327
 328 #define S3C2410_GPD2            S3C2410_GPIONO(S3C2410_GPIO_BANKD, 2)
 329 #define S3C2410_GPD2_INP        (0x00 << 4)
 330 #define S3C2410_GPD2_OUTP       (0x01 << 4)
 331 #define S3C2410_GPD2_VD10       (0x02 << 4)
 332
 333 #define S3C2410_GPD3            S3C2410_GPIONO(S3C2410_GPIO_BANKD, 3)
 334 #define S3C2410_GPD3_INP        (0x00 << 6)
 335 #define S3C2410_GPD3_OUTP       (0x01 << 6)
 336 #define S3C2410_GPD3_VD11       (0x02 << 6)
 337
 338 #define S3C2410_GPD4            S3C2410_GPIONO(S3C2410_GPIO_BANKD, 4)
 339 #define S3C2410_GPD4_INP        (0x00 << 8)
 340 #define S3C2410_GPD4_OUTP       (0x01 << 8)
 341 #define S3C2410_GPD4_VD12       (0x02 << 8)
 342
 343 #define S3C2410_GPD5            S3C2410_GPIONO(S3C2410_GPIO_BANKD, 5)
 344 #define S3C2410_GPD5_INP        (0x00 << 10)
 345 #define S3C2410_GPD5_OUTP       (0x01 << 10)
 346 #define S3C2410_GPD5_VD13       (0x02 << 10)
 347
 348 #define S3C2410_GPD6            S3C2410_GPIONO(S3C2410_GPIO_BANKD, 6)
 349 #define S3C2410_GPD6_INP        (0x00 << 12)
 350 #define S3C2410_GPD6_OUTP       (0x01 << 12)
 351 #define S3C2410_GPD6_VD14       (0x02 << 12)
 352
 353 #define S3C2410_GPD7            S3C2410_GPIONO(S3C2410_GPIO_BANKD, 7)
 354 #define S3C2410_GPD7_INP        (0x00 << 14)
 355 #define S3C2410_GPD7_OUTP       (0x01 << 14)
 356 #define S3C2410_GPD7_VD15       (0x02 << 14)
 357
 358 #define S3C2410_GPD8            S3C2410_GPIONO(S3C2410_GPIO_BANKD, 8)
 359 #define S3C2410_GPD8_INP        (0x00 << 16)
 360 #define S3C2410_GPD8_OUTP       (0x01 << 16)
 361 #define S3C2410_GPD8_VD16       (0x02 << 16)
 362
 363 #define S3C2410_GPD9            S3C2410_GPIONO(S3C2410_GPIO_BANKD, 9)
 364 #define S3C2410_GPD9_INP        (0x00 << 18)
 365 #define S3C2410_GPD9_OUTP       (0x01 << 18)
 366 #define S3C2410_GPD9_VD17       (0x02 << 18)
 367
 368 #define S3C2410_GPD10           S3C2410_GPIONO(S3C2410_GPIO_BANKD, 10)
 369 #define S3C2410_GPD10_INP       (0x00 << 20)
 370 #define S3C2410_GPD10_OUTP      (0x01 << 20)
 371 #define S3C2410_GPD10_VD18      (0x02 << 20)
 372
 373 #define S3C2410_GPD11           S3C2410_GPIONO(S3C2410_GPIO_BANKD, 11)
 374 #define S3C2410_GPD11_INP       (0x00 << 22)
 375 #define S3C2410_GPD11_OUTP      (0x01 << 22)
 376 #define S3C2410_GPD11_VD19      (0x02 << 22)
 377
 378 #define S3C2410_GPD12           S3C2410_GPIONO(S3C2410_GPIO_BANKD, 12)
 379 #define S3C2410_GPD12_INP       (0x00 << 24)
 380 #define S3C2410_GPD12_OUTP      (0x01 << 24)
 381 #define S3C2410_GPD12_VD20      (0x02 << 24)
 382
 383 #define S3C2410_GPD13           S3C2410_GPIONO(S3C2410_GPIO_BANKD, 13)
 384 #define S3C2410_GPD13_INP       (0x00 << 26)
 385 #define S3C2410_GPD13_OUTP      (0x01 << 26)
 386 #define S3C2410_GPD13_VD21      (0x02 << 26)
 387
 388 #define S3C2410_GPD14           S3C2410_GPIONO(S3C2410_GPIO_BANKD, 14)
 389 #define S3C2410_GPD14_INP       (0x00 << 28)
 390 #define S3C2410_GPD14_OUTP      (0x01 << 28)
 391 #define S3C2410_GPD14_VD22      (0x02 << 28)
 392
 393 #define S3C2410_GPD15           S3C2410_GPIONO(S3C2410_GPIO_BANKD, 15)
 394 #define S3C2410_GPD15_INP       (0x00 << 30)
 395 #define S3C2410_GPD15_OUTP      (0x01 << 30)
 396 #define S3C2410_GPD15_VD23      (0x02 << 30)
 397
 398 /* Port E consists of 16 GPIO/Special function
 399  *
 400  * again, the same as port B, but dealing with I2S, SDI, and
 401  * more miscellaneous functions
 402 */
 403
 404 #define S3C2410_GPECON     S3C2410_GPIOREG(0x40)
 405 #define S3C2410_GPEDAT     S3C2410_GPIOREG(0x44)
 406 #define S3C2410_GPEUP      S3C2410_GPIOREG(0x48)
 407
 408 #define S3C2410_GPE0           S3C2410_GPIONO(S3C2410_GPIO_BANKE, 0)
 409 #define S3C2410_GPE0_INP       (0x00 << 0)
 410 #define S3C2410_GPE0_OUTP      (0x01 << 0)
 411 #define S3C2410_GPE0_I2SLRCK   (0x02 << 0)
 412 #define S3C2410_GPE0_MASK      (0x03 << 0)
 413
 414 #define S3C2410_GPE1           S3C2410_GPIONO(S3C2410_GPIO_BANKE, 1)
 415 #define S3C2410_GPE1_INP       (0x00 << 2)
 416 #define S3C2410_GPE1_OUTP      (0x01 << 2)
 417 #define S3C2410_GPE1_I2SSCLK   (0x02 << 2)
 418 #define S3C2410_GPE1_MASK      (0x03 << 2)
 419
 420 #define S3C2410_GPE2           S3C2410_GPIONO(S3C2410_GPIO_BANKE, 2)
 421 #define S3C2410_GPE2_INP       (0x00 << 4)
 422 #define S3C2410_GPE2_OUTP      (0x01 << 4)
 423 #define S3C2410_GPE2_CDCLK     (0x02 << 4)
 424
 425 #define S3C2410_GPE3           S3C2410_GPIONO(S3C2410_GPIO_BANKE, 3)
 426 #define S3C2410_GPE3_INP       (0x00 << 6)
 427 #define S3C2410_GPE3_OUTP      (0x01 << 6)
 428 #define S3C2410_GPE3_I2SSDI    (0x02 << 6)
 429 #define S3C2410_GPE3_nSS0      (0x03 << 6)
 430 #define S3C2410_GPE3_MASK      (0x03 << 6)
 431
 432 #define S3C2410_GPE4           S3C2410_GPIONO(S3C2410_GPIO_BANKE, 4)
 433 #define S3C2410_GPE4_INP       (0x00 << 8)
 434 #define S3C2410_GPE4_OUTP      (0x01 << 8)
 435 #define S3C2410_GPE4_I2SSDO    (0x02 << 8)
 436 #define S3C2410_GPE4_I2SSDI    (0x03 << 8)
 437 #define S3C2410_GPE4_MASK      (0x03 << 8)
 438
 439 #define S3C2410_GPE5           S3C2410_GPIONO(S3C2410_GPIO_BANKE, 5)
 440 #define S3C2410_GPE5_INP       (0x00 << 10)
 441 #define S3C2410_GPE5_OUTP      (0x01 << 10)
 442 #define S3C2410_GPE5_SDCLK     (0x02 << 10)
 443
 444 #define S3C2410_GPE6           S3C2410_GPIONO(S3C2410_GPIO_BANKE, 6)
 445 #define S3C2410_GPE6_INP       (0x00 << 12)
 446 #define S3C2410_GPE6_OUTP      (0x01 << 12)
 447 #define S3C2410_GPE6_SDCMD     (0x02 << 12)
 448
 449 #define S3C2410_GPE7           S3C2410_GPIONO(S3C2410_GPIO_BANKE, 7)
 450 #define S3C2410_GPE7_INP       (0x00 << 14)
 451 #define S3C2410_GPE7_OUTP      (0x01 << 14)
 452 #define S3C2410_GPE7_SDDAT0    (0x02 << 14)
 453
 454 #define S3C2410_GPE8           S3C2410_GPIONO(S3C2410_GPIO_BANKE, 8)
 455 #define S3C2410_GPE8_INP       (0x00 << 16)
 456 #define S3C2410_GPE8_OUTP      (0x01 << 16)
 457 #define S3C2410_GPE8_SDDAT1    (0x02 << 16)
 458
 459 #define S3C2410_GPE9           S3C2410_GPIONO(S3C2410_GPIO_BANKE, 9)
 460 #define S3C2410_GPE9_INP       (0x00 << 18)
 461 #define S3C2410_GPE9_OUTP      (0x01 << 18)
 462 #define S3C2410_GPE9_SDDAT2    (0x02 << 18)
 463
 464 #define S3C2410_GPE10          S3C2410_GPIONO(S3C2410_GPIO_BANKE, 10)
 465 #define S3C2410_GPE10_INP      (0x00 << 20)
 466 #define S3C2410_GPE10_OUTP     (0x01 << 20)
 467 #define S3C2410_GPE10_SDDAT3   (0x02 << 20)
 468
 469 #define S3C2410_GPE11          S3C2410_GPIONO(S3C2410_GPIO_BANKE, 11)
 470 #define S3C2410_GPE11_INP      (0x00 << 22)
 471 #define S3C2410_GPE11_OUTP     (0x01 << 22)
 472 #define S3C2410_GPE11_SPIMISO0 (0x02 << 22)
 473
 474 #define S3C2410_GPE12          S3C2410_GPIONO(S3C2410_GPIO_BANKE, 12)
 475 #define S3C2410_GPE12_INP      (0x00 << 24)
 476 #define S3C2410_GPE12_OUTP     (0x01 << 24)
 477 #define S3C2410_GPE12_SPIMOSI0 (0x02 << 24)
 478
 479 #define S3C2410_GPE13          S3C2410_GPIONO(S3C2410_GPIO_BANKE, 13)
 480 #define S3C2410_GPE13_INP      (0x00 << 26)
 481 #define S3C2410_GPE13_OUTP     (0x01 << 26)
 482 #define S3C2410_GPE13_SPICLK0  (0x02 << 26)
 483
 484 #define S3C2410_GPE14          S3C2410_GPIONO(S3C2410_GPIO_BANKE, 14)
 485 #define S3C2410_GPE14_INP      (0x00 << 28)
 486 #define S3C2410_GPE14_OUTP     (0x01 << 28)
 487 #define S3C2410_GPE14_IICSCL   (0x02 << 28)
 488 #define S3C2410_GPE14_MASK     (0x03 << 28)
 489
 490 #define S3C2410_GPE15          S3C2410_GPIONO(S3C2410_GPIO_BANKE, 15)
 491 #define S3C2410_GPE15_INP      (0x00 << 30)
 492 #define S3C2410_GPE15_OUTP     (0x01 << 30)
 493 #define S3C2410_GPE15_IICSDA   (0x02 << 30)
 494 #define S3C2410_GPE15_MASK     (0x03 << 30)
 495
 496 #define S3C2440_GPE0_ACSYNC    (0x03 << 0)
 497 #define S3C2440_GPE1_ACBITCLK  (0x03 << 2)
 498 #define S3C2440_GPE2_ACRESET   (0x03 << 4)
 499 #define S3C2440_GPE3_ACIN      (0x03 << 6)
 500 #define S3C2440_GPE4_ACOUT     (0x03 << 8)
 501
 502 #define S3C2410_GPE_PUPDIS(x)  (1<<(x))
 503
 504 /* Port F consists of 8 GPIO/Special function
 505  *
 506  * GPIO / interrupt inputs
 507  *
 508  * GPFCON has 2 bits for each of the input pins on port F
 509  *   00 = 0 input, 1 output, 2 interrupt (EINT0..7), 3 undefined
 510  *
 511  * pull up works like all other ports.
 512 */
 513
 514 #define S3C2410_GPFCON     S3C2410_GPIOREG(0x50)
 515 #define S3C2410_GPFDAT     S3C2410_GPIOREG(0x54)
 516 #define S3C2410_GPFUP      S3C2410_GPIOREG(0x58)
 517
 518 #define S3C2410_GPF0        S3C2410_GPIONO(S3C2410_GPIO_BANKF, 0)
 519 #define S3C2410_GPF0_INP    (0x00 << 0)
 520 #define S3C2410_GPF0_OUTP   (0x01 << 0)
 521 #define S3C2410_GPF0_EINT0  (0x02 << 0)
 522
 523 #define S3C2410_GPF1        S3C2410_GPIONO(S3C2410_GPIO_BANKF, 1)
 524 #define S3C2410_GPF1_INP    (0x00 << 2)
 525 #define S3C2410_GPF1_OUTP   (0x01 << 2)
 526 #define S3C2410_GPF1_EINT1  (0x02 << 2)
 527
 528 #define S3C2410_GPF2        S3C2410_GPIONO(S3C2410_GPIO_BANKF, 2)
 529 #define S3C2410_GPF2_INP    (0x00 << 4)
 530 #define S3C2410_GPF2_OUTP   (0x01 << 4)
 531 #define S3C2410_GPF2_EINT2  (0x02 << 4)
 532
 533 #define S3C2410_GPF3        S3C2410_GPIONO(S3C2410_GPIO_BANKF, 3)
 534 #define S3C2410_GPF3_INP    (0x00 << 6)
 535 #define S3C2410_GPF3_OUTP   (0x01 << 6)
 536 #define S3C2410_GPF3_EINT3  (0x02 << 6)
 537
 538 #define S3C2410_GPF4        S3C2410_GPIONO(S3C2410_GPIO_BANKF, 4)
 539 #define S3C2410_GPF4_INP    (0x00 << 8)
 540 #define S3C2410_GPF4_OUTP   (0x01 << 8)
 541 #define S3C2410_GPF4_EINT4  (0x02 << 8)
 542
 543 #define S3C2410_GPF5        S3C2410_GPIONO(S3C2410_GPIO_BANKF, 5)
 544 #define S3C2410_GPF5_INP    (0x00 << 10)
 545 #define S3C2410_GPF5_OUTP   (0x01 << 10)
 546 #define S3C2410_GPF5_EINT5  (0x02 << 10)
 547
 548 #define S3C2410_GPF6        S3C2410_GPIONO(S3C2410_GPIO_BANKF, 6)
 549 #define S3C2410_GPF6_INP    (0x00 << 12)
 550 #define S3C2410_GPF6_OUTP   (0x01 << 12)
 551 #define S3C2410_GPF6_EINT6  (0x02 << 12)
 552
 553 #define S3C2410_GPF7        S3C2410_GPIONO(S3C2410_GPIO_BANKF, 7)
 554 #define S3C2410_GPF7_INP    (0x00 << 14)
 555 #define S3C2410_GPF7_OUTP   (0x01 << 14)
 556 #define S3C2410_GPF7_EINT7  (0x02 << 14)
 557
 558 /* Port G consists of 8 GPIO/IRQ/Special function
 559  *
 560  * GPGCON has 2 bits for each of the input pins on port F
 561  *   00 = 0 input, 1 output, 2 interrupt (EINT0..7), 3 special func
 562  *
 563  * pull up works like all other ports.
 564 */
 565
 566 #define S3C2410_GPGCON     S3C2410_GPIOREG(0x60)
 567 #define S3C2410_GPGDAT     S3C2410_GPIOREG(0x64)
 568 #define S3C2410_GPGUP      S3C2410_GPIOREG(0x68)
 569
 570 #define S3C2410_GPG0          S3C2410_GPIONO(S3C2410_GPIO_BANKG, 0)
 571 #define S3C2410_GPG0_INP      (0x00 << 0)
 572 #define S3C2410_GPG0_OUTP     (0x01 << 0)
 573 #define S3C2410_GPG0_EINT8    (0x02 << 0)
 574
 575 #define S3C2410_GPG1          S3C2410_GPIONO(S3C2410_GPIO_BANKG, 1)
 576 #define S3C2410_GPG1_INP      (0x00 << 2)
 577 #define S3C2410_GPG1_OUTP     (0x01 << 2)
 578 #define S3C2410_GPG1_EINT9    (0x02 << 2)
 579
 580 #define S3C2410_GPG2          S3C2410_GPIONO(S3C2410_GPIO_BANKG, 2)
 581 #define S3C2410_GPG2_INP      (0x00 << 4)
 582 #define S3C2410_GPG2_OUTP     (0x01 << 4)
 583 #define S3C2410_GPG2_EINT10   (0x02 << 4)
 584
 585 #define S3C2410_GPG3          S3C2410_GPIONO(S3C2410_GPIO_BANKG, 3)
 586 #define S3C2410_GPG3_INP      (0x00 << 6)
 587 #define S3C2410_GPG3_OUTP     (0x01 << 6)
 588 #define S3C2410_GPG3_EINT11   (0x02 << 6)
 589
 590 #define S3C2410_GPG4          S3C2410_GPIONO(S3C2410_GPIO_BANKG, 4)
 591 #define S3C2410_GPG4_INP      (0x00 << 8)
 592 #define S3C2410_GPG4_OUTP     (0x01 << 8)
 593 #define S3C2410_GPG4_EINT12   (0x02 << 8)
 594 #define S3C2410_GPG4_LCDPWREN (0x03 << 8)
 595
 596 #define S3C2410_GPG5          S3C2410_GPIONO(S3C2410_GPIO_BANKG, 5)
 597 #define S3C2410_GPG5_INP      (0x00 << 10)
 598 #define S3C2410_GPG5_OUTP     (0x01 << 10)
 599 #define S3C2410_GPG5_EINT13   (0x02 << 10)
 600 #define S3C2410_GPG5_SPIMISO1 (0x03 << 10)
 601
 602 #define S3C2410_GPG6          S3C2410_GPIONO(S3C2410_GPIO_BANKG, 6)
 603 #define S3C2410_GPG6_INP      (0x00 << 12)
 604 #define S3C2410_GPG6_OUTP     (0x01 << 12)
 605 #define S3C2410_GPG6_EINT14   (0x02 << 12)
 606 #define S3C2410_GPG6_SPIMOSI1 (0x03 << 12)
 607
 608 #define S3C2410_GPG7          S3C2410_GPIONO(S3C2410_GPIO_BANKG, 7)
 609 #define S3C2410_GPG7_INP      (0x00 << 14)
 610 #define S3C2410_GPG7_OUTP     (0x01 << 14)
 611 #define S3C2410_GPG7_EINT15   (0x02 << 14)
 612 #define S3C2410_GPG7_SPICLK1  (0x03 << 14)
 613
 614 #define S3C2410_GPG8          S3C2410_GPIONO(S3C2410_GPIO_BANKG, 8)
 615 #define S3C2410_GPG8_INP      (0x00 << 16)
 616 #define S3C2410_GPG8_OUTP     (0x01 << 16)
 617 #define S3C2410_GPG8_EINT16   (0x02 << 16)
 618
 619 #define S3C2410_GPG9          S3C2410_GPIONO(S3C2410_GPIO_BANKG, 9)
 620 #define S3C2410_GPG9_INP      (0x00 << 18)
 621 #define S3C2410_GPG9_OUTP     (0x01 << 18)
 622 #define S3C2410_GPG9_EINT17   (0x02 << 18)
 623
 624 #define S3C2410_GPG10         S3C2410_GPIONO(S3C2410_GPIO_BANKG, 10)
 625 #define S3C2410_GPG10_INP     (0x00 << 20)
 626 #define S3C2410_GPG10_OUTP    (0x01 << 20)
 627 #define S3C2410_GPG10_EINT18  (0x02 << 20)
 628
 629 #define S3C2410_GPG11         S3C2410_GPIONO(S3C2410_GPIO_BANKG, 11)
 630 #define S3C2410_GPG11_INP     (0x00 << 22)
 631 #define S3C2410_GPG11_OUTP    (0x01 << 22)
 632 #define S3C2410_GPG11_EINT19  (0x02 << 22)
 633 #define S3C2410_GPG11_TCLK1   (0x03 << 22)
 634
 635 #define S3C2410_GPG12         S3C2410_GPIONO(S3C2410_GPIO_BANKG, 12)
 636 #define S3C2410_GPG12_INP     (0x00 << 24)
 637 #define S3C2410_GPG12_OUTP    (0x01 << 24)
 638 #define S3C2410_GPG12_EINT20  (0x02 << 24)
 639 #define S3C2410_GPG12_XMON    (0x03 << 24)
 640
 641 #define S3C2410_GPG13         S3C2410_GPIONO(S3C2410_GPIO_BANKG, 13)
 642 #define S3C2410_GPG13_INP     (0x00 << 26)
 643 #define S3C2410_GPG13_OUTP    (0x01 << 26)
 644 #define S3C2410_GPG13_EINT21  (0x02 << 26)
 645 #define S3C2410_GPG13_nXPON   (0x03 << 26)
 646
 647 #define S3C2410_GPG14         S3C2410_GPIONO(S3C2410_GPIO_BANKG, 14)
 648 #define S3C2410_GPG14_INP     (0x00 << 28)
 649 #define S3C2410_GPG14_OUTP    (0x01 << 28)
 650 #define S3C2410_GPG14_EINT22  (0x02 << 28)
 651 #define S3C2410_GPG14_YMON    (0x03 << 28)
 652
 653 #define S3C2410_GPG15         S3C2410_GPIONO(S3C2410_GPIO_BANKG, 15)
 654 #define S3C2410_GPG15_INP     (0x00 << 30)
 655 #define S3C2410_GPG15_OUTP    (0x01 << 30)
 656 #define S3C2410_GPG15_EINT23  (0x02 << 30)
 657 #define S3C2410_GPG15_nYPON   (0x03 << 30)
 658
 659
 660 #define S3C2410_GPG_PUPDIS(x)  (1<<(x))
 661
 662 /* Port H consists of11 GPIO/serial/Misc pins
 663  *
 664  * GPGCON has 2 bits for each of the input pins on port F
 665  *   00 = 0 input, 1 output, 2 interrupt (EINT0..7), 3 special func
 666  *
 667  * pull up works like all other ports.
 668 */
 669
 670 #define S3C2410_GPHCON     S3C2410_GPIOREG(0x70)
 671 #define S3C2410_GPHDAT     S3C2410_GPIOREG(0x74)
 672 #define S3C2410_GPHUP      S3C2410_GPIOREG(0x78)
 673
 674 #define S3C2410_GPH0        S3C2410_GPIONO(S3C2410_GPIO_BANKH, 0)
 675 #define S3C2410_GPH0_INP    (0x00 << 0)
 676 #define S3C2410_GPH0_OUTP   (0x01 << 0)
 677 #define S3C2410_GPH0_nCTS0  (0x02 << 0)
 678
 679 #define S3C2410_GPH1        S3C2410_GPIONO(S3C2410_GPIO_BANKH, 1)
 680 #define S3C2410_GPH1_INP    (0x00 << 2)
 681 #define S3C2410_GPH1_OUTP   (0x01 << 2)
 682 #define S3C2410_GPH1_nRTS0  (0x02 << 2)
 683
 684 #define S3C2410_GPH2        S3C2410_GPIONO(S3C2410_GPIO_BANKH, 2)
 685 #define S3C2410_GPH2_INP    (0x00 << 4)
 686 #define S3C2410_GPH2_OUTP   (0x01 << 4)
 687 #define S3C2410_GPH2_TXD0   (0x02 << 4)
 688
 689 #define S3C2410_GPH3        S3C2410_GPIONO(S3C2410_GPIO_BANKH, 3)
 690 #define S3C2410_GPH3_INP    (0x00 << 6)
 691 #define S3C2410_GPH3_OUTP   (0x01 << 6)
 692 #define S3C2410_GPH3_RXD0   (0x02 << 6)
 693
 694 #define S3C2410_GPH4        S3C2410_GPIONO(S3C2410_GPIO_BANKH, 4)
 695 #define S3C2410_GPH4_INP    (0x00 << 8)
 696 #define S3C2410_GPH4_OUTP   (0x01 << 8)
 697 #define S3C2410_GPH4_TXD1   (0x02 << 8)
 698
 699 #define S3C2410_GPH5        S3C2410_GPIONO(S3C2410_GPIO_BANKH, 5)
 700 #define S3C2410_GPH5_INP    (0x00 << 10)
 701 #define S3C2410_GPH5_OUTP   (0x01 << 10)
 702 #define S3C2410_GPH5_RXD1   (0x02 << 10)
 703
 704 #define S3C2410_GPH6        S3C2410_GPIONO(S3C2410_GPIO_BANKH, 6)
 705 #define S3C2410_GPH6_INP    (0x00 << 12)
 706 #define S3C2410_GPH6_OUTP   (0x01 << 12)
 707 #define S3C2410_GPH6_TXD2   (0x02 << 12)
 708 #define S3C2410_GPH6_nRTS1  (0x03 << 12)
 709
 710 #define S3C2410_GPH7        S3C2410_GPIONO(S3C2410_GPIO_BANKH, 7)
 711 #define S3C2410_GPH7_INP    (0x00 << 14)
 712 #define S3C2410_GPH7_OUTP   (0x01 << 14)
 713 #define S3C2410_GPH7_RXD2   (0x02 << 14)
 714 #define S3C2410_GPH7_nCTS1  (0x03 << 14)
 715
 716 #define S3C2410_GPH8        S3C2410_GPIONO(S3C2410_GPIO_BANKH, 8)
 717 #define S3C2410_GPH8_INP    (0x00 << 16)
 718 #define S3C2410_GPH8_OUTP   (0x01 << 16)
 719 #define S3C2410_GPH8_UCLK   (0x02 << 16)
 720
 721 #define S3C2410_GPH9          S3C2410_GPIONO(S3C2410_GPIO_BANKH, 9)
 722 #define S3C2410_GPH9_INP      (0x00 << 18)
 723 #define S3C2410_GPH9_OUTP     (0x01 << 18)
 724 #define S3C2410_GPH9_CLKOUT0  (0x02 << 18)
 725
 726 #define S3C2410_GPH10         S3C2410_GPIONO(S3C2410_GPIO_BANKH, 10)
 727 #define S3C2410_GPH10_INP     (0x00 << 20)
 728 #define S3C2410_GPH10_OUTP    (0x01 << 20)
 729 #define S3C2410_GPH10_CLKOUT1 (0x02 << 20)
 730
 731 /* miscellaneous control */
 732
 733 #define S3C2410_MISCCR     S3C2410_GPIOREG(0x80)
 734 #define S3C2410_DCLKCON    S3C2410_GPIOREG(0x84)
 735
 736 /* see clock.h for dclk definitions */
 737
 738 /* pullup control on databus */
 739 #define S3C2410_MISCCR_SPUCR_HEN    (0)
 740 #define S3C2410_MISCCR_SPUCR_HDIS   (1<<0)
 741 #define S3C2410_MISCCR_SPUCR_LEN    (0)
 742 #define S3C2410_MISCCR_SPUCR_LDIS   (1<<1)
 743
 744 #define S3C2410_MISCCR_USBDEV       (0)
 745 #define S3C2410_MISCCR_USBHOST      (1<<3)
 746
 747 #define S3C2410_MISCCR_CLK0_MPLL    (0<<4)
 748 #define S3C2410_MISCCR_CLK0_UPLL    (1<<4)
 749 #define S3C2410_MISCCR_CLK0_FCLK    (2<<4)
 750 #define S3C2410_MISCCR_CLK0_HCLK    (3<<4)
 751 #define S3C2410_MISCCR_CLK0_PCLK    (4<<4)
 752 #define S3C2410_MISCCR_CLK0_DCLK0   (5<<4)
 753
 754 #define S3C2410_MISCCR_CLK1_MPLL    (0<<8)
 755 #define S3C2410_MISCCR_CLK1_UPLL    (1<<8)
 756 #define S3C2410_MISCCR_CLK1_FCLK    (2<<8)
 757 #define S3C2410_MISCCR_CLK1_HCLK    (3<<8)
 758 #define S3C2410_MISCCR_CLK1_PCLK    (4<<8)
 759 #define S3C2410_MISCCR_CLK1_DCLK1   (5<<8)
 760
 761 #define S3C2410_MISCCR_USBSUSPND0   (1<<12)
 762 #define S3C2410_MISCCR_USBSUSPND1   (1<<13)
 763
 764 #define S3C2410_MISCCR_nRSTCON      (1<<16)
 765
 766 #define S3C2410_MISCCR_nEN_SCLK0    (1<<17)
 767 #define S3C2410_MISCCR_nEN_SCLK1    (1<<18)
 768 #define S3C2410_MISCCR_nEN_SCLKE    (1<<19)
 769 #define S3C2410_MISCCR_SDSLEEP      (7<<17)
 770
 771 /* external interrupt control... */
 772 /* S3C2410_EXTINT0 -> irq sense control for EINT0..EINT7
 773  * S3C2410_EXTINT1 -> irq sense control for EINT8..EINT15
 774  * S3C2410_EXTINT2 -> irq sense control for EINT16..EINT23
 775  *
 776  * note S3C2410_EXTINT2 has filtering options for EINT16..EINT23
 777  *
 778  * Samsung datasheet p9-25
 779 */
 780
 781 #define S3C2410_EXTINT0    S3C2410_GPIOREG(0x88)
 782 #define S3C2410_EXTINT1    S3C2410_GPIOREG(0x8C)
 783 #define S3C2410_EXTINT2    S3C2410_GPIOREG(0x90)
 784
 785 /* values for S3C2410_EXTINT0/1/2 */
 786 #define S3C2410_EXTINT_LOWLEV    (0x00)
 787 #define S3C2410_EXTINT_HILEV     (0x01)
 788 #define S3C2410_EXTINT_FALLEDGE  (0x02)
 789 #define S3C2410_EXTINT_RISEEDGE  (0x04)
 790 #define S3C2410_EXTINT_BOTHEDGE  (0x06)
 791
 792 /* interrupt filtering conrrol for EINT16..EINT23 */
 793 #define S3C2410_EINFLT0    S3C2410_GPIOREG(0x94)
 794 #define S3C2410_EINFLT1    S3C2410_GPIOREG(0x98)
 795 #define S3C2410_EINFLT2    S3C2410_GPIOREG(0x9C)
 796 #define S3C2410_EINFLT3    S3C2410_GPIOREG(0xA0)
 797
 798 /* values for interrupt filtering */
 799 #define S3C2410_EINTFLT_PCLK            (0x00)
 800 #define S3C2410_EINTFLT_EXTCLK          (1<<7)
 801 #define S3C2410_EINTFLT_WIDTHMSK(x)     ((x) & 0x3f)
 802
 803 /* removed EINTxxxx defs from here, not meant for this */
 804
 805 /* GSTATUS have miscellaneous information in them
 806  *
 807  */
 808
 809 #define S3C2410_GSTATUS0   S3C2410_GPIOREG(0x0AC)
 810 #define S3C2410_GSTATUS1   S3C2410_GPIOREG(0x0B0)
 811 #define S3C2410_GSTATUS2   S3C2410_GPIOREG(0x0B4)
 812 #define S3C2410_GSTATUS3   S3C2410_GPIOREG(0x0B8)
 813 #define S3C2410_GSTATUS4   S3C2410_GPIOREG(0x0BC)
 814
 815 #define S3C2410_GSTATUS0_nWAIT     (1<<3)
 816 #define S3C2410_GSTATUS0_NCON      (1<<2)
 817 #define S3C2410_GSTATUS0_RnB       (1<<1)
 818 #define S3C2410_GSTATUS0_nBATTFLT  (1<<0)
 819
 820 #define S3C2410_GSTATUS1_IDMASK    (0xffff0000)
 821 #define S3C2410_GSTATUS1_2410      (0x32410000)
 822 #define S3C2410_GSTATUS1_2440      (0x32440000)
 823
 824 #define S3C2410_GSTATUS2_WTRESET   (1<<2)
 825 #define S3C2410_GSTATUS2_OFFRESET  (1<<1)
 826 #define S3C2410_GSTATUS2_PONRESET  (1<<0)
 827
 828 #endif  /* __ASM_ARCH_REGS_GPIO_H */
 829