include/asm-arm/pgtable.h

   1 /*
   2  *  linux/include/asm-arm/pgtable.h
   3  *
   4  *  Copyright (C) 1995-2002 Russell King
   5  *
   6  * This program is free software; you can redistribute it and/or modify
   7  * it under the terms of the GNU General Public License version 2 as
   8  * published by the Free Software Foundation.
   9  */
  10 #ifndef _ASMARM_PGTABLE_H
  11 #define _ASMARM_PGTABLE_H
  12
  13 #include <asm-generic/4level-fixup.h>
  14
  15 #include <asm/memory.h>
  16 #include <asm/proc-fns.h>
  17 #include <asm/arch/vmalloc.h>
  18
  19 /*
  20  * Hardware-wise, we have a two level page table structure, where the first
  21  * level has 4096 entries, and the second level has 256 entries.  Each entry
  22  * is one 32-bit word.  Most of the bits in the second level entry are used
  23  * by hardware, and there aren't any "accessed" and "dirty" bits.
  24  *
  25  * Linux on the other hand has a three level page table structure, which can
  26  * be wrapped to fit a two level page table structure easily - using the PGD
  27  * and PTE only.  However, Linux also expects one "PTE" table per page, and
  28  * at least a "dirty" bit.
  29  *
  30  * Therefore, we tweak the implementation slightly - we tell Linux that we
  31  * have 2048 entries in the first level, each of which is 8 bytes (iow, two
  32  * hardware pointers to the second level.)  The second level contains two
  33  * hardware PTE tables arranged contiguously, followed by Linux versions
  34  * which contain the state information Linux needs.  We, therefore, end up
  35  * with 512 entries in the "PTE" level.
  36  *
  37  * This leads to the page tables having the following layout:
  38  *
  39  *    pgd             pte
  40  * |        |
  41  * +--------+ +0
  42  * |        |-----> +------------+ +0
  43  * +- - - - + +4    |  h/w pt 0  |
  44  * |        |-----> +------------+ +1024
  45  * +--------+ +8    |  h/w pt 1  |
  46  * |        |       +------------+ +2048
  47  * +- - - - +       | Linux pt 0 |
  48  * |        |       +------------+ +3072
  49  * +--------+       | Linux pt 1 |
  50  * |        |       +------------+ +4096
  51  *
  52  * See L_PTE_xxx below for definitions of bits in the "Linux pt", and
  53  * PTE_xxx for definitions of bits appearing in the "h/w pt".
  54  *
  55  * PMD_xxx definitions refer to bits in the first level page table.
  56  *
  57  * The "dirty" bit is emulated by only granting hardware write permission
  58  * iff the page is marked "writable" and "dirty" in the Linux PTE.  This
  59  * means that a write to a clean page will cause a permission fault, and
  60  * the Linux MM layer will mark the page dirty via handle_pte_fault().
  61  * For the hardware to notice the permission change, the TLB entry must
  62  * be flushed, and ptep_establish() does that for us.
  63  *
  64  * The "accessed" or "young" bit is emulated by a similar method; we only
  65  * allow accesses to the page if the "young" bit is set.  Accesses to the
  66  * page will cause a fault, and handle_pte_fault() will set the young bit
  67  * for us as long as the page is marked present in the corresponding Linux
  68  * PTE entry.  Again, ptep_establish() will ensure that the TLB is up to
  69  * date.
  70  *
  71  * However, when the "young" bit is cleared, we deny access to the page
  72  * by clearing the hardware PTE.  Currently Linux does not flush the TLB
  73  * for us in this case, which means the TLB will retain the transation
  74  * until either the TLB entry is evicted under pressure, or a context
  75  * switch which changes the user space mapping occurs.
  76  */
  77 #define PTRS_PER_PTE            512
  78 #define PTRS_PER_PMD            1
  79 #define PTRS_PER_PGD            2048
  80
  81 /*
  82  * PMD_SHIFT determines the size of the area a second-level page table can map
  83  * PGDIR_SHIFT determines what a third-level page table entry can map
  84  */
  85 #define PMD_SHIFT               21
  86 #define PGDIR_SHIFT             21
  87
  88 #define LIBRARY_TEXT_START      0x0c000000
  89
  90 #ifndef __ASSEMBLY__
  91 extern void __pte_error(const char *file, int line, unsigned long val);
  92 extern void __pmd_error(const char *file, int line, unsigned long val);
  93 extern void __pgd_error(const char *file, int line, unsigned long val);
  94
  95 #define pte_ERROR(pte)          __pte_error(__FILE__, __LINE__, pte_val(pte))
  96 #define pmd_ERROR(pmd)          __pmd_error(__FILE__, __LINE__, pmd_val(pmd))
  97 #define pgd_ERROR(pgd)          __pgd_error(__FILE__, __LINE__, pgd_val(pgd))
  98 #endif /* !__ASSEMBLY__ */
  99
 100 #define PMD_SIZE                (1UL << PMD_SHIFT)
 101 #define PMD_MASK                (~(PMD_SIZE-1))
 102 #define PGDIR_SIZE              (1UL << PGDIR_SHIFT)
 103 #define PGDIR_MASK              (~(PGDIR_SIZE-1))
 104
 105 #define FIRST_USER_PGD_NR       1
 106 #define USER_PTRS_PER_PGD       ((TASK_SIZE/PGDIR_SIZE) - FIRST_USER_PGD_NR)
 107
 108 /*
 109  * Hardware page table definitions.
 110  *
 111  * + Level 1 descriptor (PMD)
 112  *   - common
 113  */
 114 #define PMD_TYPE_MASK           (3 << 0)
 115 #define PMD_TYPE_FAULT          (0 << 0)
 116 #define PMD_TYPE_TABLE          (1 << 0)
 117 #define PMD_TYPE_SECT           (2 << 0)
 118 #define PMD_BIT4                (1 << 4)
 119 #define PMD_DOMAIN(x)           ((x) << 5)
 120 #define PMD_PROTECTION          (1 << 9)        /* v5 */
 121 /*
 122  *   - section
 123  */
 124 #define PMD_SECT_BUFFERABLE     (1 << 2)
 125 #define PMD_SECT_CACHEABLE      (1 << 3)
 126 #define PMD_SECT_AP_WRITE       (1 << 10)
 127 #define PMD_SECT_AP_READ        (1 << 11)
 128 #define PMD_SECT_TEX(x)         ((x) << 12)     /* v5 */
 129 #define PMD_SECT_APX            (1 << 15)       /* v6 */
 130 #define PMD_SECT_S              (1 << 16)       /* v6 */
 131 #define PMD_SECT_nG             (1 << 17)       /* v6 */
 132
 133 #define PMD_SECT_UNCACHED       (0)
 134 #define PMD_SECT_BUFFERED       (PMD_SECT_BUFFERABLE)
 135 #define PMD_SECT_WT             (PMD_SECT_CACHEABLE)
 136 #define PMD_SECT_WB             (PMD_SECT_CACHEABLE | PMD_SECT_BUFFERABLE)
 137 #define PMD_SECT_MINICACHE      (PMD_SECT_TEX(1) | PMD_SECT_CACHEABLE)
 138 #define PMD_SECT_WBWA           (PMD_SECT_TEX(1) | PMD_SECT_CACHEABLE | PMD_SECT_BUFFERABLE)
 139
 140 /*
 141  *   - coarse table (not used)
 142  */
 143
 144 /*
 145  * + Level 2 descriptor (PTE)
 146  *   - common
 147  */
 148 #define PTE_TYPE_MASK           (3 << 0)
 149 #define PTE_TYPE_FAULT          (0 << 0)
 150 #define PTE_TYPE_LARGE          (1 << 0)
 151 #define PTE_TYPE_SMALL          (2 << 0)
 152 #define PTE_TYPE_EXT            (3 << 0)        /* v5 */
 153 #define PTE_BUFFERABLE          (1 << 2)
 154 #define PTE_CACHEABLE           (1 << 3)
 155
 156 /*
 157  *   - extended small page/tiny page
 158  */
 159 #define PTE_EXT_AP_MASK         (3 << 4)
 160 #define PTE_EXT_AP_UNO_SRO      (0 << 4)
 161 #define PTE_EXT_AP_UNO_SRW      (1 << 4)
 162 #define PTE_EXT_AP_URO_SRW      (2 << 4)
 163 #define PTE_EXT_AP_URW_SRW      (3 << 4)
 164 #define PTE_EXT_TEX(x)          ((x) << 6)      /* v5 */
 165
 166 /*
 167  *   - small page
 168  */
 169 #define PTE_SMALL_AP_MASK       (0xff << 4)
 170 #define PTE_SMALL_AP_UNO_SRO    (0x00 << 4)
 171 #define PTE_SMALL_AP_UNO_SRW    (0x55 << 4)
 172 #define PTE_SMALL_AP_URO_SRW    (0xaa << 4)
 173 #define PTE_SMALL_AP_URW_SRW    (0xff << 4)
 174
 175 /*
 176  * "Linux" PTE definitions.
 177  *
 178  * We keep two sets of PTEs - the hardware and the linux version.
 179  * This allows greater flexibility in the way we map the Linux bits
 180  * onto the hardware tables, and allows us to have YOUNG and DIRTY
 181  * bits.
 182  *
 183  * The PTE table pointer refers to the hardware entries; the "Linux"
 184  * entries are stored 1024 bytes below.
 185  */
 186 #define L_PTE_PRESENT           (1 << 0)
 187 #define L_PTE_FILE              (1 << 1)        /* only when !PRESENT */
 188 #define L_PTE_YOUNG             (1 << 1)
 189 #define L_PTE_BUFFERABLE        (1 << 2)        /* matches PTE */
 190 #define L_PTE_CACHEABLE         (1 << 3)        /* matches PTE */
 191 #define L_PTE_USER              (1 << 4)
 192 #define L_PTE_WRITE             (1 << 5)
 193 #define L_PTE_EXEC              (1 << 6)
 194 #define L_PTE_DIRTY             (1 << 7)
 195
 196 #ifndef __ASSEMBLY__
 197
 198 #include <asm/domain.h>
 199
 200 #define _PAGE_USER_TABLE        (PMD_TYPE_TABLE | PMD_BIT4 | PMD_DOMAIN(DOMAIN_USER))
 201 #define _PAGE_KERNEL_TABLE      (PMD_TYPE_TABLE | PMD_BIT4 | PMD_DOMAIN(DOMAIN_KERNEL))
 202
 203 /*
 204  * The following macros handle the cache and bufferable bits...
 205  */
 206 #define _L_PTE_DEFAULT  L_PTE_PRESENT | L_PTE_YOUNG | L_PTE_CACHEABLE | L_PTE_BUFFERABLE
 207 #define _L_PTE_READ     L_PTE_USER | L_PTE_EXEC
 208
 209 extern pgprot_t         pgprot_kernel;
 210
 211 #define PAGE_NONE       __pgprot(_L_PTE_DEFAULT)
 212 #define PAGE_COPY       __pgprot(_L_PTE_DEFAULT | _L_PTE_READ)
 213 #define PAGE_SHARED     __pgprot(_L_PTE_DEFAULT | _L_PTE_READ | L_PTE_WRITE)
 214 #define PAGE_READONLY   __pgprot(_L_PTE_DEFAULT | _L_PTE_READ)
 215 #define PAGE_KERNEL     pgprot_kernel
 216
 217 #endif /* __ASSEMBLY__ */
 218
 219 /*
 220  * The table below defines the page protection levels that we insert into our
 221  * Linux page table version.  These get translated into the best that the
 222  * architecture can perform.  Note that on most ARM hardware:
 223  *  1) We cannot do execute protection
 224  *  2) If we could do execute protection, then read is implied
 225  *  3) write implies read permissions
 226  */
 227 #define __P000  PAGE_NONE
 228 #define __P001  PAGE_READONLY
 229 #define __P010  PAGE_COPY
 230 #define __P011  PAGE_COPY
 231 #define __P100  PAGE_READONLY
 232 #define __P101  PAGE_READONLY
 233 #define __P110  PAGE_COPY
 234 #define __P111  PAGE_COPY
 235
 236 #define __S000  PAGE_NONE
 237 #define __S001  PAGE_READONLY
 238 #define __S010  PAGE_SHARED
 239 #define __S011  PAGE_SHARED
 240 #define __S100  PAGE_READONLY
 241 #define __S101  PAGE_READONLY
 242 #define __S110  PAGE_SHARED
 243 #define __S111  PAGE_SHARED
 244
 245 #ifndef __ASSEMBLY__
 246 /*
 247  * ZERO_PAGE is a global shared page that is always zero: used
 248  * for zero-mapped memory areas etc..
 249  */
 250 extern struct page *empty_zero_page;
 251 #define ZERO_PAGE(vaddr)        (empty_zero_page)
 252
 253 #define pte_pfn(pte)            (pte_val(pte) >> PAGE_SHIFT)
 254 #define pfn_pte(pfn,prot)       (__pte(((pfn) << PAGE_SHIFT) | pgprot_val(prot)))
 255
 256 #define pte_none(pte)           (!pte_val(pte))
 257 #define pte_clear(ptep)         set_pte((ptep), __pte(0))
 258 #define pte_page(pte)           (pfn_to_page(pte_pfn(pte)))
 259 #define pte_offset_kernel(dir,addr)     (pmd_page_kernel(*(dir)) + __pte_index(addr))
 260 #define pte_offset_map(dir,addr)        (pmd_page_kernel(*(dir)) + __pte_index(addr))
 261 #define pte_offset_map_nested(dir,addr) (pmd_page_kernel(*(dir)) + __pte_index(addr))
 262 #define pte_unmap(pte)          do { } while (0)
 263 #define pte_unmap_nested(pte)   do { } while (0)
 264
 265 #define set_pte(ptep, pte)      cpu_set_pte(ptep,pte)
 266
 267 /*
 268  * The following only work if pte_present() is true.
 269  * Undefined behaviour if not..
 270  */
 271 #define pte_present(pte)        (pte_val(pte) & L_PTE_PRESENT)
 272 #define pte_read(pte)           (pte_val(pte) & L_PTE_USER)
 273 #define pte_write(pte)          (pte_val(pte) & L_PTE_WRITE)
 274 #define pte_exec(pte)           (pte_val(pte) & L_PTE_EXEC)
 275 #define pte_dirty(pte)          (pte_val(pte) & L_PTE_DIRTY)
 276 #define pte_young(pte)          (pte_val(pte) & L_PTE_YOUNG)
 277
 278 /*
 279  * The following only works if pte_present() is not true.
 280  */
 281 #define pte_file(pte)           (pte_val(pte) & L_PTE_FILE)
 282 #define pte_to_pgoff(x)         (pte_val(x) >> 2)
 283 #define pgoff_to_pte(x)         __pte(((x) << 2) | L_PTE_FILE)
 284
 285 #define PTE_FILE_MAX_BITS       30
 286
 287 #define PTE_BIT_FUNC(fn,op) \
 288 static inline pte_t pte_##fn(pte_t pte) { pte_val(pte) op; return pte; }
 289
 290 /*PTE_BIT_FUNC(rdprotect, &= ~L_PTE_USER);*/
 291 /*PTE_BIT_FUNC(mkread,    |= L_PTE_USER);*/
 292 PTE_BIT_FUNC(wrprotect, &= ~L_PTE_WRITE);
 293 PTE_BIT_FUNC(mkwrite,   |= L_PTE_WRITE);
 294 PTE_BIT_FUNC(exprotect, &= ~L_PTE_EXEC);
 295 PTE_BIT_FUNC(mkexec,    |= L_PTE_EXEC);
 296 PTE_BIT_FUNC(mkclean,   &= ~L_PTE_DIRTY);
 297 PTE_BIT_FUNC(mkdirty,   |= L_PTE_DIRTY);
 298 PTE_BIT_FUNC(mkold,     &= ~L_PTE_YOUNG);
 299 PTE_BIT_FUNC(mkyoung,   |= L_PTE_YOUNG);
 300
 301 /*
 302  * Mark the prot value as uncacheable and unbufferable.
 303  */
 304 #define pgprot_noncached(prot)  __pgprot(pgprot_val(prot) & ~(L_PTE_CACHEABLE | L_PTE_BUFFERABLE))
 305 #define pgprot_writecombine(prot) __pgprot(pgprot_val(prot) & ~L_PTE_CACHEABLE)
 306
 307 #define pmd_none(pmd)           (!pmd_val(pmd))
 308 #define pmd_present(pmd)        (pmd_val(pmd))
 309 #define pmd_bad(pmd)            (pmd_val(pmd) & 2)
 310
 311 #define set_pmd(pmdp,pmd)               \
 312         do {                            \
 313                 *(pmdp) = pmd;          \
 314                 flush_pmd_entry(pmdp);  \
 315         } while (0)
 316
 317 #define copy_pmd(pmdpd,pmdps)           \
 318         do {                            \
 319                 pmdpd[0] = pmdps[0];    \
 320                 pmdpd[1] = pmdps[1];    \
 321                 flush_pmd_entry(pmdpd); \
 322         } while (0)
 323
 324 #define pmd_clear(pmdp)                 \
 325         do {                            \
 326                 pmdp[0] = __pmd(0);     \
 327                 pmdp[1] = __pmd(0);     \
 328                 clean_pmd_entry(pmdp);  \
 329         } while (0)
 330
 331 static inline pte_t *pmd_page_kernel(pmd_t pmd)
 332 {
 333         unsigned long ptr;
 334
 335         ptr = pmd_val(pmd) & ~(PTRS_PER_PTE * sizeof(void *) - 1);
 336         ptr += PTRS_PER_PTE * sizeof(void *);
 337
 338         return __va(ptr);
 339 }
 340
 341 #define pmd_page(pmd) virt_to_page(__va(pmd_val(pmd)))
 342
 343 /*
 344  * Permanent address of a page. We never have highmem, so this is trivial.
 345  */
 346 #define pages_to_mb(x)          ((x) >> (20 - PAGE_SHIFT))
 347
 348 /*
 349  * Conversion functions: convert a page and protection to a page entry,
 350  * and a page entry and page directory to the page they refer to.
 351  */
 352 #define mk_pte(page,prot)       pfn_pte(page_to_pfn(page),prot)
 353
 354 /*
 355  * The "pgd_xxx()" functions here are trivial for a folded two-level
 356  * setup: the pgd is never bad, and a pmd always exists (as it's folded
 357  * into the pgd entry)
 358  */
 359 #define pgd_none(pgd)           (0)
 360 #define pgd_bad(pgd)            (0)
 361 #define pgd_present(pgd)        (1)
 362 #define pgd_clear(pgdp)         do { } while (0)
 363 #define set_pgd(pgd,pgdp)       do { } while (0)
 364
 365 #define page_pte_prot(page,prot)        mk_pte(page, prot)
 366 #define page_pte(page)          mk_pte(page, __pgprot(0))
 367
 368 /* to find an entry in a page-table-directory */
 369 #define pgd_index(addr)         ((addr) >> PGDIR_SHIFT)
 370
 371 #define pgd_offset(mm, addr)    ((mm)->pgd+pgd_index(addr))
 372
 373 /* to find an entry in a kernel page-table-directory */
 374 #define pgd_offset_k(addr)      pgd_offset(&init_mm, addr)
 375
 376 /* Find an entry in the second-level page table.. */
 377 #define pmd_offset(dir, addr)   ((pmd_t *)(dir))
 378
 379 /* Find an entry in the third-level page table.. */
 380 #define __pte_index(addr)       (((addr) >> PAGE_SHIFT) & (PTRS_PER_PTE - 1))
 381
 382 static inline pte_t pte_modify(pte_t pte, pgprot_t newprot)
 383 {
 384         const unsigned long mask = L_PTE_EXEC | L_PTE_WRITE | L_PTE_USER;
 385         pte_val(pte) = (pte_val(pte) & ~mask) | (pgprot_val(newprot) & mask);
 386         return pte;
 387 }
 388
 389 extern pgd_t swapper_pg_dir[PTRS_PER_PGD];
 390
 391 /* Encode and decode a swap entry.
 392  *
 393  * We support up to 32GB of swap on 4k machines
 394  */
 395 #define __swp_type(x)           (((x).val >> 2) & 0x7f)
 396 #define __swp_offset(x)         ((x).val >> 9)
 397 #define __swp_entry(type,offset) ((swp_entry_t) { ((type) << 2) | ((offset) << 9) })
 398 #define __pte_to_swp_entry(pte) ((swp_entry_t) { pte_val(pte) })
 399 #define __swp_entry_to_pte(swp) ((pte_t) { (swp).val })
 400
 401 /* Needs to be defined here and not in linux/mm.h, as it is arch dependent */
 402 /* FIXME: this is not correct */
 403 #define kern_addr_valid(addr)   (1)
 404
 405 #include <asm-generic/pgtable.h>
 406
 407 /*
 408  * We provide our own arch_get_unmapped_area to cope with VIPT caches.
 409  */
 410 #define HAVE_ARCH_UNMAPPED_AREA
 411
 412 /*
 413  * remap a physical address `phys' of size `size' with page protection `prot'
 414  * into virtual address `from'
 415  */
 416 #define io_remap_page_range(vma,from,phys,size,prot) \
 417                 remap_pfn_range(vma, from, (phys) >> PAGE_SHIFT, size, prot)
 418
 419 #define pgtable_cache_init() do { } while (0)
 420
 421 #endif /* !__ASSEMBLY__ */
 422
 423 #endif /* _ASMARM_PGTABLE_H */