include/asm-i386/mach-summit/mach_apic.h

   1 #ifndef __ASM_MACH_APIC_H
   2 #define __ASM_MACH_APIC_H
   3
   4 #include <linux/config.h>
   5 #include <asm/smp.h>
   6
   7 #define esr_disable (1)
   8 #define NO_BALANCE_IRQ (0)
   9
  10 #define NO_IOAPIC_CHECK (1)     /* Don't check I/O APIC ID for xAPIC */
  11
  12 /* In clustered mode, the high nibble of APIC ID is a cluster number.
  13  * The low nibble is a 4-bit bitmap. */
  14 #define XAPIC_DEST_CPUS_SHIFT   4
  15 #define XAPIC_DEST_CPUS_MASK    ((1u << XAPIC_DEST_CPUS_SHIFT) - 1)
  16 #define XAPIC_DEST_CLUSTER_MASK (XAPIC_DEST_CPUS_MASK << XAPIC_DEST_CPUS_SHIFT)
  17
  18 #define APIC_DFR_VALUE  (APIC_DFR_CLUSTER)
  19
  20 static inline cpumask_t target_cpus(void)
  21 {
  22         return CPU_MASK_ALL;
  23 }
  24 #define TARGET_CPUS     (target_cpus())
  25
  26 #define INT_DELIVERY_MODE (dest_Fixed)
  27 #define INT_DEST_MODE 1     /* logical delivery broadcast to all procs */
  28
  29 static inline unsigned long check_apicid_used(physid_mask_t bitmap, int apicid)
  30 {
  31         return 0;
  32 }
  33
  34 /* we don't use the phys_cpu_present_map to indicate apicid presence */
  35 static inline unsigned long check_apicid_present(int bit)
  36 {
  37         return 1;
  38 }
  39
  40 #define apicid_cluster(apicid) ((apicid) & XAPIC_DEST_CLUSTER_MASK)
  41
  42 extern u8 bios_cpu_apicid[];
  43 extern u8 cpu_2_logical_apicid[];
  44
  45 static inline void init_apic_ldr(void)
  46 {
  47         unsigned long val, id;
  48         int i, count;
  49         u8 lid;
  50         u8 my_id = (u8)hard_smp_processor_id();
  51         u8 my_cluster = (u8)apicid_cluster(my_id);
  52
  53         /* Create logical APIC IDs by counting CPUs already in cluster. */
  54         for (count = 0, i = NR_CPUS; --i >= 0; ) {
  55                 lid = cpu_2_logical_apicid[i];
  56                 if (lid != BAD_APICID && apicid_cluster(lid) == my_cluster)
  57                         ++count;
  58         }
  59         /* We only have a 4 wide bitmap in cluster mode.  If a deranged
  60          * BIOS puts 5 CPUs in one APIC cluster, we're hosed. */
  61         BUG_ON(count >= XAPIC_DEST_CPUS_SHIFT);
  62         id = my_cluster | (1UL << count);
  63         apic_write_around(APIC_DFR, APIC_DFR_VALUE);
  64         val = apic_read(APIC_LDR) & ~APIC_LDR_MASK;
  65         val |= SET_APIC_LOGICAL_ID(id);
  66         apic_write_around(APIC_LDR, val);
  67 }
  68
  69 static inline int multi_timer_check(int apic, int irq)
  70 {
  71         return 0;
  72 }
  73
  74 static inline int apic_id_registered(void)
  75 {
  76         return 1;
  77 }
  78
  79 static inline void clustered_apic_check(void)
  80 {
  81         printk("Enabling APIC mode:  Summit.  Using %d I/O APICs\n",
  82                                                 nr_ioapics);
  83 }
  84
  85 static inline int apicid_to_node(int logical_apicid)
  86 {
  87         return logical_apicid >> 5;          /* 2 clusterids per CEC */
  88 }
  89
  90 /* Mapping from cpu number to logical apicid */
  91 static inline int cpu_to_logical_apicid(int cpu)
  92 {
  93        if (cpu >= NR_CPUS)
  94                return BAD_APICID;
  95         return (int)cpu_2_logical_apicid[cpu];
  96 }
  97
  98 static inline int cpu_present_to_apicid(int mps_cpu)
  99 {
 100         if (mps_cpu < NR_CPUS)
 101                 return (int)bios_cpu_apicid[mps_cpu];
 102         else
 103                 return BAD_APICID;
 104 }
 105
 106 static inline physid_mask_t ioapic_phys_id_map(physid_mask_t phys_id_map)
 107 {
 108         /* For clustered we don't have a good way to do this yet - hack */
 109         return physids_promote(0x0F);
 110 }
 111
 112 static inline physid_mask_t apicid_to_cpu_present(int apicid)
 113 {
 114         return physid_mask_of_physid(0);
 115 }
 116
 117 static inline int mpc_apic_id(struct mpc_config_processor *m,
 118                         struct mpc_config_translation *translation_record)
 119 {
 120         printk("Processor #%d %ld:%ld APIC version %d\n",
 121                         m->mpc_apicid,
 122                         (m->mpc_cpufeature & CPU_FAMILY_MASK) >> 8,
 123                         (m->mpc_cpufeature & CPU_MODEL_MASK) >> 4,
 124                         m->mpc_apicver);
 125         return (m->mpc_apicid);
 126 }
 127
 128 static inline void setup_portio_remap(void)
 129 {
 130 }
 131
 132 static inline int check_phys_apicid_present(int boot_cpu_physical_apicid)
 133 {
 134         return 1;
 135 }
 136
 137 static inline void enable_apic_mode(void)
 138 {
 139 }
 140
 141 static inline unsigned int cpu_mask_to_apicid(cpumask_t cpumask)
 142 {
 143         int num_bits_set;
 144         int cpus_found = 0;
 145         int cpu;
 146         int apicid;
 147
 148         num_bits_set = cpus_weight(cpumask);
 149         /* Return id to all */
 150         if (num_bits_set == NR_CPUS)
 151                 return (int) 0xFF;
 152         /*
 153          * The cpus in the mask must all be on the apic cluster.  If are not
 154          * on the same apicid cluster return default value of TARGET_CPUS.
 155          */
 156         cpu = first_cpu(cpumask);
 157         apicid = cpu_to_logical_apicid(cpu);
 158         while (cpus_found < num_bits_set) {
 159                 if (cpu_isset(cpu, cpumask)) {
 160                         int new_apicid = cpu_to_logical_apicid(cpu);
 161                         if (apicid_cluster(apicid) !=
 162                                         apicid_cluster(new_apicid)){
 163                                 printk ("%s: Not a valid mask!\n",__FUNCTION__);
 164                                 return 0xFF;
 165                         }
 166                         apicid = apicid | new_apicid;
 167                         cpus_found++;
 168                 }
 169                 cpu++;
 170         }
 171         return apicid;
 172 }
 173
 174 /* cpuid returns the value latched in the HW at reset, not the APIC ID
 175  * register's value.  For any box whose BIOS changes APIC IDs, like
 176  * clustered APIC systems, we must use hard_smp_processor_id.
 177  *
 178  * See Intel's IA-32 SW Dev's Manual Vol2 under CPUID.
 179  */
 180 static inline u32 phys_pkg_id(u32 cpuid_apic, int index_msb)
 181 {
 182         return hard_smp_processor_id() >> index_msb;
 183 }
 184
 185 #endif /* __ASM_MACH_APIC_H */