include/asm-i386/mach-xen/asm/processor.h

   1 /*
   2  * include/asm-i386/processor.h
   3  *
   4  * Copyright (C) 1994 Linus Torvalds
   5  */
   6
   7 #ifndef __ASM_I386_PROCESSOR_H
   8 #define __ASM_I386_PROCESSOR_H
   9
  10 #include <asm/vm86.h>
  11 #include <asm/math_emu.h>
  12 #include <asm/segment.h>
  13 #include <asm/page.h>
  14 #include <asm/types.h>
  15 #include <asm/sigcontext.h>
  16 #include <asm/cpufeature.h>
  17 #include <asm/msr.h>
  18 #include <asm/system.h>
  19 #include <linux/cache.h>
  20 #include <linux/threads.h>
  21 #include <asm/percpu.h>
  22 #include <linux/cpumask.h>
  23 #include <xen/interface/physdev.h>
  24
  25 /* flag for disabling the tsc */
  26 extern int tsc_disable;
  27
  28 struct desc_struct {
  29         unsigned long a,b;
  30 };
  31
  32 #define desc_empty(desc) \
  33                 (!((desc)->a | (desc)->b))
  34
  35 #define desc_equal(desc1, desc2) \
  36                 (((desc1)->a == (desc2)->a) && ((desc1)->b == (desc2)->b))
  37 /*
  38  * Default implementation of macro that returns current
  39  * instruction pointer ("program counter").
  40  */
  41 #define current_text_addr() ({ void *pc; __asm__("movl $1f,%0\n1:":"=g" (pc)); pc; })
  42
  43 /*
  44  *  CPU type and hardware bug flags. Kept separately for each CPU.
  45  *  Members of this structure are referenced in head.S, so think twice
  46  *  before touching them. [mj]
  47  */
  48
  49 struct cpuinfo_x86 {
  50         __u8    x86;            /* CPU family */
  51         __u8    x86_vendor;     /* CPU vendor */
  52         __u8    x86_model;
  53         __u8    x86_mask;
  54         char    wp_works_ok;    /* It doesn't on 386's */
  55         char    hlt_works_ok;   /* Problems on some 486Dx4's and old 386's */
  56         char    hard_math;
  57         char    rfu;
  58         int     cpuid_level;    /* Maximum supported CPUID level, -1=no CPUID */
  59         unsigned long   x86_capability[NCAPINTS];
  60         char    x86_vendor_id[16];
  61         char    x86_model_id[64];
  62         int     x86_cache_size;  /* in KB - valid for CPUS which support this
  63                                     call  */
  64         int     x86_cache_alignment;    /* In bytes */
  65         char    fdiv_bug;
  66         char    f00f_bug;
  67         char    coma_bug;
  68         char    pad0;
  69         int     x86_power;
  70         unsigned long loops_per_jiffy;
  71 #ifdef CONFIG_SMP
  72         cpumask_t llc_shared_map;       /* cpus sharing the last level cache */
  73 #endif
  74         unsigned char x86_max_cores;    /* cpuid returned max cores value */
  75         unsigned char apicid;
  76 #ifdef CONFIG_SMP
  77         unsigned char booted_cores;     /* number of cores as seen by OS */
  78         __u8 phys_proc_id;              /* Physical processor id. */
  79         __u8 cpu_core_id;               /* Core id */
  80 #endif
  81 } __attribute__((__aligned__(SMP_CACHE_BYTES)));
  82
  83 #define X86_VENDOR_INTEL 0
  84 #define X86_VENDOR_CYRIX 1
  85 #define X86_VENDOR_AMD 2
  86 #define X86_VENDOR_UMC 3
  87 #define X86_VENDOR_NEXGEN 4
  88 #define X86_VENDOR_CENTAUR 5
  89 #define X86_VENDOR_RISE 6
  90 #define X86_VENDOR_TRANSMETA 7
  91 #define X86_VENDOR_NSC 8
  92 #define X86_VENDOR_NUM 9
  93 #define X86_VENDOR_UNKNOWN 0xff
  94
  95 /*
  96  * capabilities of CPUs
  97  */
  98
  99 extern struct cpuinfo_x86 boot_cpu_data;
 100 extern struct cpuinfo_x86 new_cpu_data;
 101 #ifndef CONFIG_X86_NO_TSS
 102 extern struct tss_struct doublefault_tss;
 103 DECLARE_PER_CPU(struct tss_struct, init_tss);
 104 #endif
 105
 106 #ifdef CONFIG_SMP
 107 extern struct cpuinfo_x86 cpu_data[];
 108 #define current_cpu_data cpu_data[smp_processor_id()]
 109 #else
 110 #define cpu_data (&boot_cpu_data)
 111 #define current_cpu_data boot_cpu_data
 112 #endif
 113
 114 extern  int cpu_llc_id[NR_CPUS];
 115 extern char ignore_fpu_irq;
 116
 117 extern void identify_cpu(struct cpuinfo_x86 *);
 118 extern void print_cpu_info(struct cpuinfo_x86 *);
 119 extern unsigned int init_intel_cacheinfo(struct cpuinfo_x86 *c);
 120 extern unsigned short num_cache_leaves;
 121
 122 #ifdef CONFIG_X86_HT
 123 extern void detect_ht(struct cpuinfo_x86 *c);
 124 #else
 125 static inline void detect_ht(struct cpuinfo_x86 *c) {}
 126 #endif
 127
 128 /*
 129  * EFLAGS bits
 130  */
 131 #define X86_EFLAGS_CF   0x00000001 /* Carry Flag */
 132 #define X86_EFLAGS_PF   0x00000004 /* Parity Flag */
 133 #define X86_EFLAGS_AF   0x00000010 /* Auxillary carry Flag */
 134 #define X86_EFLAGS_ZF   0x00000040 /* Zero Flag */
 135 #define X86_EFLAGS_SF   0x00000080 /* Sign Flag */
 136 #define X86_EFLAGS_TF   0x00000100 /* Trap Flag */
 137 #define X86_EFLAGS_IF   0x00000200 /* Interrupt Flag */
 138 #define X86_EFLAGS_DF   0x00000400 /* Direction Flag */
 139 #define X86_EFLAGS_OF   0x00000800 /* Overflow Flag */
 140 #define X86_EFLAGS_IOPL 0x00003000 /* IOPL mask */
 141 #define X86_EFLAGS_NT   0x00004000 /* Nested Task */
 142 #define X86_EFLAGS_RF   0x00010000 /* Resume Flag */
 143 #define X86_EFLAGS_VM   0x00020000 /* Virtual Mode */
 144 #define X86_EFLAGS_AC   0x00040000 /* Alignment Check */
 145 #define X86_EFLAGS_VIF  0x00080000 /* Virtual Interrupt Flag */
 146 #define X86_EFLAGS_VIP  0x00100000 /* Virtual Interrupt Pending */
 147 #define X86_EFLAGS_ID   0x00200000 /* CPUID detection flag */
 148
 149 /*
 150  * Generic CPUID function
 151  * clear %ecx since some cpus (Cyrix MII) do not set or clear %ecx
 152  * resulting in stale register contents being returned.
 153  */
 154 static inline void cpuid(unsigned int op, unsigned int *eax, unsigned int *ebx, unsigned int *ecx, unsigned int *edx)
 155 {
 156         __asm__(XEN_CPUID
 157                 : "=a" (*eax),
 158                   "=b" (*ebx),
 159                   "=c" (*ecx),
 160                   "=d" (*edx)
 161                 : "0" (op), "c"(0));
 162 }
 163
 164 /* Some CPUID calls want 'count' to be placed in ecx */
 165 static inline void cpuid_count(int op, int count, int *eax, int *ebx, int *ecx,
 166                 int *edx)
 167 {
 168         __asm__(XEN_CPUID
 169                 : "=a" (*eax),
 170                   "=b" (*ebx),
 171                   "=c" (*ecx),
 172                   "=d" (*edx)
 173                 : "0" (op), "c" (count));
 174 }
 175
 176 /*
 177  * CPUID functions returning a single datum
 178  */
 179 static inline unsigned int cpuid_eax(unsigned int op)
 180 {
 181         unsigned int eax;
 182
 183         __asm__(XEN_CPUID
 184                 : "=a" (eax)
 185                 : "0" (op)
 186                 : "bx", "cx", "dx");
 187         return eax;
 188 }
 189 static inline unsigned int cpuid_ebx(unsigned int op)
 190 {
 191         unsigned int eax, ebx;
 192
 193         __asm__(XEN_CPUID
 194                 : "=a" (eax), "=b" (ebx)
 195                 : "0" (op)
 196                 : "cx", "dx" );
 197         return ebx;
 198 }
 199 static inline unsigned int cpuid_ecx(unsigned int op)
 200 {
 201         unsigned int eax, ecx;
 202
 203         __asm__(XEN_CPUID
 204                 : "=a" (eax), "=c" (ecx)
 205                 : "0" (op)
 206                 : "bx", "dx" );
 207         return ecx;
 208 }
 209 static inline unsigned int cpuid_edx(unsigned int op)
 210 {
 211         unsigned int eax, edx;
 212
 213         __asm__(XEN_CPUID
 214                 : "=a" (eax), "=d" (edx)
 215                 : "0" (op)
 216                 : "bx", "cx");
 217         return edx;
 218 }
 219
 220 #define load_cr3(pgdir) write_cr3(__pa(pgdir))
 221
 222 /*
 223  * Intel CPU features in CR4
 224  */
 225 #define X86_CR4_VME             0x0001  /* enable vm86 extensions */
 226 #define X86_CR4_PVI             0x0002  /* virtual interrupts flag enable */
 227 #define X86_CR4_TSD             0x0004  /* disable time stamp at ipl 3 */
 228 #define X86_CR4_DE              0x0008  /* enable debugging extensions */
 229 #define X86_CR4_PSE             0x0010  /* enable page size extensions */
 230 #define X86_CR4_PAE             0x0020  /* enable physical address extensions */
 231 #define X86_CR4_MCE             0x0040  /* Machine check enable */
 232 #define X86_CR4_PGE             0x0080  /* enable global pages */
 233 #define X86_CR4_PCE             0x0100  /* enable performance counters at ipl 3 */
 234 #define X86_CR4_OSFXSR          0x0200  /* enable fast FPU save and restore */
 235 #define X86_CR4_OSXMMEXCPT      0x0400  /* enable unmasked SSE exceptions */
 236
 237 /*
 238  * Save the cr4 feature set we're using (ie
 239  * Pentium 4MB enable and PPro Global page
 240  * enable), so that any CPU's that boot up
 241  * after us can get the correct flags.
 242  */
 243 extern unsigned long mmu_cr4_features;
 244
 245 static inline void set_in_cr4 (unsigned long mask)
 246 {
 247         unsigned cr4;
 248         mmu_cr4_features |= mask;
 249         cr4 = read_cr4();
 250         cr4 |= mask;
 251         write_cr4(cr4);
 252 }
 253
 254 static inline void clear_in_cr4 (unsigned long mask)
 255 {
 256         unsigned cr4;
 257         mmu_cr4_features &= ~mask;
 258         cr4 = read_cr4();
 259         cr4 &= ~mask;
 260         write_cr4(cr4);
 261 }
 262
 263 /*
 264  *      NSC/Cyrix CPU configuration register indexes
 265  */
 266
 267 #define CX86_PCR0 0x20
 268 #define CX86_GCR  0xb8
 269 #define CX86_CCR0 0xc0
 270 #define CX86_CCR1 0xc1
 271 #define CX86_CCR2 0xc2
 272 #define CX86_CCR3 0xc3
 273 #define CX86_CCR4 0xe8
 274 #define CX86_CCR5 0xe9
 275 #define CX86_CCR6 0xea
 276 #define CX86_CCR7 0xeb
 277 #define CX86_PCR1 0xf0
 278 #define CX86_DIR0 0xfe
 279 #define CX86_DIR1 0xff
 280 #define CX86_ARR_BASE 0xc4
 281 #define CX86_RCR_BASE 0xdc
 282
 283 /*
 284  *      NSC/Cyrix CPU indexed register access macros
 285  */
 286
 287 #define getCx86(reg) ({ outb((reg), 0x22); inb(0x23); })
 288
 289 #define setCx86(reg, data) do { \
 290         outb((reg), 0x22); \
 291         outb((data), 0x23); \
 292 } while (0)
 293
 294 /* Stop speculative execution */
 295 static inline void sync_core(void)
 296 {
 297         int tmp;
 298         asm volatile("cpuid" : "=a" (tmp) : "0" (1) : "ebx","ecx","edx","memory");
 299 }
 300
 301 static inline void __monitor(const void *eax, unsigned long ecx,
 302                 unsigned long edx)
 303 {
 304         /* "monitor %eax,%ecx,%edx;" */
 305         asm volatile(
 306                 ".byte 0x0f,0x01,0xc8;"
 307                 : :"a" (eax), "c" (ecx), "d"(edx));
 308 }
 309
 310 static inline void __mwait(unsigned long eax, unsigned long ecx)
 311 {
 312         /* "mwait %eax,%ecx;" */
 313         asm volatile(
 314                 ".byte 0x0f,0x01,0xc9;"
 315                 : :"a" (eax), "c" (ecx));
 316 }
 317
 318 /* from system description table in BIOS.  Mostly for MCA use, but
 319 others may find it useful. */
 320 extern unsigned int machine_id;
 321 extern unsigned int machine_submodel_id;
 322 extern unsigned int BIOS_revision;
 323 extern unsigned int mca_pentium_flag;
 324
 325 /* Boot loader type from the setup header */
 326 extern int bootloader_type;
 327
 328 /*
 329  * User space process size: 3GB (default).
 330  */
 331 #define TASK_SIZE       (PAGE_OFFSET)
 332
 333 /* This decides where the kernel will search for a free chunk of vm
 334  * space during mmap's.
 335  */
 336 #define TASK_UNMAPPED_BASE      PAGE_ALIGN(TASK_SIZE/3)
 337
 338 #define __HAVE_ARCH_ALIGN_STACK
 339 extern unsigned long arch_align_stack(unsigned long sp);
 340
 341 #define HAVE_ARCH_PICK_MMAP_LAYOUT
 342
 343 /*
 344  * Size of io_bitmap.
 345  */
 346 #define IO_BITMAP_BITS  65536
 347 #define IO_BITMAP_BYTES (IO_BITMAP_BITS/8)
 348 #define IO_BITMAP_LONGS (IO_BITMAP_BYTES/sizeof(long))
 349 #ifndef CONFIG_X86_NO_TSS
 350 #define IO_BITMAP_OFFSET offsetof(struct tss_struct,io_bitmap)
 351 #endif
 352 #define INVALID_IO_BITMAP_OFFSET 0x8000
 353 #define INVALID_IO_BITMAP_OFFSET_LAZY 0x9000
 354
 355 struct i387_fsave_struct {
 356         long    cwd;
 357         long    swd;
 358         long    twd;
 359         long    fip;
 360         long    fcs;
 361         long    foo;
 362         long    fos;
 363         long    st_space[20];   /* 8*10 bytes for each FP-reg = 80 bytes */
 364         long    status;         /* software status information */
 365 };
 366
 367 struct i387_fxsave_struct {
 368         unsigned short  cwd;
 369         unsigned short  swd;
 370         unsigned short  twd;
 371         unsigned short  fop;
 372         long    fip;
 373         long    fcs;
 374         long    foo;
 375         long    fos;
 376         long    mxcsr;
 377         long    mxcsr_mask;
 378         long    st_space[32];   /* 8*16 bytes for each FP-reg = 128 bytes */
 379         long    xmm_space[32];  /* 8*16 bytes for each XMM-reg = 128 bytes */
 380         long    padding[56];
 381 } __attribute__ ((aligned (16)));
 382
 383 struct i387_soft_struct {
 384         long    cwd;
 385         long    swd;
 386         long    twd;
 387         long    fip;
 388         long    fcs;
 389         long    foo;
 390         long    fos;
 391         long    st_space[20];   /* 8*10 bytes for each FP-reg = 80 bytes */
 392         unsigned char   ftop, changed, lookahead, no_update, rm, alimit;
 393         struct info     *info;
 394         unsigned long   entry_eip;
 395 };
 396
 397 union i387_union {
 398         struct i387_fsave_struct        fsave;
 399         struct i387_fxsave_struct       fxsave;
 400         struct i387_soft_struct soft;
 401 };
 402
 403 typedef struct {
 404         unsigned long seg;
 405 } mm_segment_t;
 406
 407 struct thread_struct;
 408
 409 #ifndef CONFIG_X86_NO_TSS
 410 struct tss_struct {
 411         unsigned short  back_link,__blh;
 412         unsigned long   esp0;
 413         unsigned short  ss0,__ss0h;
 414         unsigned long   esp1;
 415         unsigned short  ss1,__ss1h;     /* ss1 is used to cache MSR_IA32_SYSENTER_CS */
 416         unsigned long   esp2;
 417         unsigned short  ss2,__ss2h;
 418         unsigned long   __cr3;
 419         unsigned long   eip;
 420         unsigned long   eflags;
 421         unsigned long   eax,ecx,edx,ebx;
 422         unsigned long   esp;
 423         unsigned long   ebp;
 424         unsigned long   esi;
 425         unsigned long   edi;
 426         unsigned short  es, __esh;
 427         unsigned short  cs, __csh;
 428         unsigned short  ss, __ssh;
 429         unsigned short  ds, __dsh;
 430         unsigned short  fs, __fsh;
 431         unsigned short  gs, __gsh;
 432         unsigned short  ldt, __ldth;
 433         unsigned short  trace, io_bitmap_base;
 434         /*
 435          * The extra 1 is there because the CPU will access an
 436          * additional byte beyond the end of the IO permission
 437          * bitmap. The extra byte must be all 1 bits, and must
 438          * be within the limit.
 439          */
 440         unsigned long   io_bitmap[IO_BITMAP_LONGS + 1];
 441         /*
 442          * Cache the current maximum and the last task that used the bitmap:
 443          */
 444         unsigned long io_bitmap_max;
 445         struct thread_struct *io_bitmap_owner;
 446         /*
 447          * pads the TSS to be cacheline-aligned (size is 0x100)
 448          */
 449         unsigned long __cacheline_filler[35];
 450         /*
 451          * .. and then another 0x100 bytes for emergency kernel stack
 452          */
 453         unsigned long stack[64];
 454 } __attribute__((packed));
 455 #endif
 456
 457 #define ARCH_MIN_TASKALIGN      16
 458
 459 struct thread_struct {
 460 /* cached TLS descriptors. */
 461         struct desc_struct tls_array[GDT_ENTRY_TLS_ENTRIES];
 462         unsigned long   esp0;
 463         unsigned long   sysenter_cs;
 464         unsigned long   eip;
 465         unsigned long   esp;
 466         unsigned long   fs;
 467         unsigned long   gs;
 468 /* Hardware debugging registers */
 469         unsigned long   debugreg[8];  /* %%db0-7 debug registers */
 470 /* fault info */
 471         unsigned long   cr2, trap_no, error_code;
 472 /* floating point info */
 473         union i387_union        i387;
 474 /* virtual 86 mode info */
 475         struct vm86_struct __user * vm86_info;
 476         unsigned long           screen_bitmap;
 477         unsigned long           v86flags, v86mask, saved_esp0;
 478         unsigned int            saved_fs, saved_gs;
 479 /* IO permissions */
 480         unsigned long   *io_bitmap_ptr;
 481         unsigned long   iopl;
 482 /* max allowed port in the bitmap, in bytes: */
 483         unsigned long   io_bitmap_max;
 484 };
 485
 486 #define INIT_THREAD  {                                                  \
 487         .vm86_info = NULL,                                              \
 488         .sysenter_cs = __KERNEL_CS,                                     \
 489         .io_bitmap_ptr = NULL,                                          \
 490 }
 491
 492 #ifndef CONFIG_X86_NO_TSS
 493 /*
 494  * Note that the .io_bitmap member must be extra-big. This is because
 495  * the CPU will access an additional byte beyond the end of the IO
 496  * permission bitmap. The extra byte must be all 1 bits, and must
 497  * be within the limit.
 498  */
 499 #define INIT_TSS  {                                                     \
 500         .esp0           = sizeof(init_stack) + (long)&init_stack,       \
 501         .ss0            = __KERNEL_DS,                                  \
 502         .ss1            = __KERNEL_CS,                                  \
 503         .io_bitmap_base = INVALID_IO_BITMAP_OFFSET,                     \
 504         .io_bitmap      = { [ 0 ... IO_BITMAP_LONGS] = ~0 },            \
 505 }
 506
 507 static inline void __load_esp0(struct tss_struct *tss, struct thread_struct *thread)
 508 {
 509         tss->esp0 = thread->esp0;
 510         /* This can only happen when SEP is enabled, no need to test "SEP"arately */
 511         if (unlikely(tss->ss1 != thread->sysenter_cs)) {
 512                 tss->ss1 = thread->sysenter_cs;
 513                 wrmsr(MSR_IA32_SYSENTER_CS, thread->sysenter_cs, 0);
 514         }
 515 }
 516 #define load_esp0(tss, thread) \
 517         __load_esp0(tss, thread)
 518 #else
 519 #define load_esp0(tss, thread) \
 520         HYPERVISOR_stack_switch(__KERNEL_DS, (thread)->esp0)
 521 #endif
 522
 523 #define start_thread(regs, new_eip, new_esp) do {               \
 524         __asm__("movl %0,%%fs ; movl %0,%%gs": :"r" (0));       \
 525         set_fs(USER_DS);                                        \
 526         regs->xds = __USER_DS;                                  \
 527         regs->xes = __USER_DS;                                  \
 528         regs->xss = __USER_DS;                                  \
 529         regs->xcs = __USER_CS;                                  \
 530         regs->eip = new_eip;                                    \
 531         regs->esp = new_esp;                                    \
 532         preempt_disable();                                      \
 533         load_user_cs_desc(smp_processor_id(), current->mm);     \
 534         preempt_enable();                                       \
 535 } while (0)
 536
 537 /*
 538  * These special macros can be used to get or set a debugging register
 539  */
 540 #define get_debugreg(var, register)                             \
 541                 (var) = HYPERVISOR_get_debugreg((register))
 542 #define set_debugreg(value, register)                   \
 543                 HYPERVISOR_set_debugreg((register), (value))
 544
 545 /*
 546  * Set IOPL bits in EFLAGS from given mask
 547  */
 548 static inline void set_iopl_mask(unsigned mask)
 549 {
 550         struct physdev_set_iopl set_iopl;
 551
 552         /* Force the change at ring 0. */
 553         set_iopl.iopl = (mask == 0) ? 1 : (mask >> 12) & 3;
 554         HYPERVISOR_physdev_op(PHYSDEVOP_set_iopl, &set_iopl);
 555 }
 556
 557 /* Forward declaration, a strange C thing */
 558 struct task_struct;
 559 struct mm_struct;
 560
 561 /* Free all resources held by a thread. */
 562 extern void release_thread(struct task_struct *);
 563
 564 /* Prepare to copy thread state - unlazy all lazy status */
 565 extern void prepare_to_copy(struct task_struct *tsk);
 566
 567 /*
 568  * create a kernel thread without removing it from tasklists
 569  */
 570 extern int kernel_thread(int (*fn)(void *), void * arg, unsigned long flags);
 571
 572 extern unsigned long thread_saved_pc(struct task_struct *tsk);
 573 void show_trace(struct task_struct *task, struct pt_regs *regs, unsigned long *stack);
 574
 575 unsigned long get_wchan(struct task_struct *p);
 576
 577 #define THREAD_SIZE_LONGS      (THREAD_SIZE/sizeof(unsigned long))
 578 #define KSTK_TOP(info)                                                 \
 579 ({                                                                     \
 580        unsigned long *__ptr = (unsigned long *)(info);                 \
 581        (unsigned long)(&__ptr[THREAD_SIZE_LONGS]);                     \
 582 })
 583
 584 /*
 585  * The below -8 is to reserve 8 bytes on top of the ring0 stack.
 586  * This is necessary to guarantee that the entire "struct pt_regs"
 587  * is accessable even if the CPU haven't stored the SS/ESP registers
 588  * on the stack (interrupt gate does not save these registers
 589  * when switching to the same priv ring).
 590  * Therefore beware: accessing the xss/esp fields of the
 591  * "struct pt_regs" is possible, but they may contain the
 592  * completely wrong values.
 593  */
 594 #define task_pt_regs(task)                                             \
 595 ({                                                                     \
 596        struct pt_regs *__regs__;                                       \
 597        __regs__ = (struct pt_regs *)(KSTK_TOP(task_stack_page(task))-8); \
 598        __regs__ - 1;                                                   \
 599 })
 600
 601 #define KSTK_EIP(task) (task_pt_regs(task)->eip)
 602 #define KSTK_ESP(task) (task_pt_regs(task)->esp)
 603
 604
 605 struct microcode_header {
 606         unsigned int hdrver;
 607         unsigned int rev;
 608         unsigned int date;
 609         unsigned int sig;
 610         unsigned int cksum;
 611         unsigned int ldrver;
 612         unsigned int pf;
 613         unsigned int datasize;
 614         unsigned int totalsize;
 615         unsigned int reserved[3];
 616 };
 617
 618 struct microcode {
 619         struct microcode_header hdr;
 620         unsigned int bits[0];
 621 };
 622
 623 typedef struct microcode microcode_t;
 624 typedef struct microcode_header microcode_header_t;
 625
 626 /* microcode format is extended from prescott processors */
 627 struct extended_signature {
 628         unsigned int sig;
 629         unsigned int pf;
 630         unsigned int cksum;
 631 };
 632
 633 struct extended_sigtable {
 634         unsigned int count;
 635         unsigned int cksum;
 636         unsigned int reserved[3];
 637         struct extended_signature sigs[0];
 638 };
 639
 640 /* REP NOP (PAUSE) is a good thing to insert into busy-wait loops. */
 641 static inline void rep_nop(void)
 642 {
 643         __asm__ __volatile__("rep;nop": : :"memory");
 644 }
 645
 646 #define cpu_relax()     rep_nop()
 647
 648 /* generic versions from gas */
 649 #define GENERIC_NOP1    ".byte 0x90\n"
 650 #define GENERIC_NOP2            ".byte 0x89,0xf6\n"
 651 #define GENERIC_NOP3        ".byte 0x8d,0x76,0x00\n"
 652 #define GENERIC_NOP4        ".byte 0x8d,0x74,0x26,0x00\n"
 653 #define GENERIC_NOP5        GENERIC_NOP1 GENERIC_NOP4
 654 #define GENERIC_NOP6    ".byte 0x8d,0xb6,0x00,0x00,0x00,0x00\n"
 655 #define GENERIC_NOP7    ".byte 0x8d,0xb4,0x26,0x00,0x00,0x00,0x00\n"
 656 #define GENERIC_NOP8    GENERIC_NOP1 GENERIC_NOP7
 657
 658 /* Opteron nops */
 659 #define K8_NOP1 GENERIC_NOP1
 660 #define K8_NOP2 ".byte 0x66,0x90\n"
 661 #define K8_NOP3 ".byte 0x66,0x66,0x90\n"
 662 #define K8_NOP4 ".byte 0x66,0x66,0x66,0x90\n"
 663 #define K8_NOP5 K8_NOP3 K8_NOP2
 664 #define K8_NOP6 K8_NOP3 K8_NOP3
 665 #define K8_NOP7 K8_NOP4 K8_NOP3
 666 #define K8_NOP8 K8_NOP4 K8_NOP4
 667
 668 /* K7 nops */
 669 /* uses eax dependencies (arbitary choice) */
 670 #define K7_NOP1  GENERIC_NOP1
 671 #define K7_NOP2 ".byte 0x8b,0xc0\n"
 672 #define K7_NOP3 ".byte 0x8d,0x04,0x20\n"
 673 #define K7_NOP4 ".byte 0x8d,0x44,0x20,0x00\n"
 674 #define K7_NOP5 K7_NOP4 ASM_NOP1
 675 #define K7_NOP6 ".byte 0x8d,0x80,0,0,0,0\n"
 676 #define K7_NOP7        ".byte 0x8D,0x04,0x05,0,0,0,0\n"
 677 #define K7_NOP8        K7_NOP7 ASM_NOP1
 678
 679 #ifdef CONFIG_MK8
 680 #define ASM_NOP1 K8_NOP1
 681 #define ASM_NOP2 K8_NOP2
 682 #define ASM_NOP3 K8_NOP3
 683 #define ASM_NOP4 K8_NOP4
 684 #define ASM_NOP5 K8_NOP5
 685 #define ASM_NOP6 K8_NOP6
 686 #define ASM_NOP7 K8_NOP7
 687 #define ASM_NOP8 K8_NOP8
 688 #elif defined(CONFIG_MK7)
 689 #define ASM_NOP1 K7_NOP1
 690 #define ASM_NOP2 K7_NOP2
 691 #define ASM_NOP3 K7_NOP3
 692 #define ASM_NOP4 K7_NOP4
 693 #define ASM_NOP5 K7_NOP5
 694 #define ASM_NOP6 K7_NOP6
 695 #define ASM_NOP7 K7_NOP7
 696 #define ASM_NOP8 K7_NOP8
 697 #else
 698 #define ASM_NOP1 GENERIC_NOP1
 699 #define ASM_NOP2 GENERIC_NOP2
 700 #define ASM_NOP3 GENERIC_NOP3
 701 #define ASM_NOP4 GENERIC_NOP4
 702 #define ASM_NOP5 GENERIC_NOP5
 703 #define ASM_NOP6 GENERIC_NOP6
 704 #define ASM_NOP7 GENERIC_NOP7
 705 #define ASM_NOP8 GENERIC_NOP8
 706 #endif
 707
 708 #define ASM_NOP_MAX 8
 709
 710 /* Prefetch instructions for Pentium III and AMD Athlon */
 711 /* It's not worth to care about 3dnow! prefetches for the K6
 712    because they are microcoded there and very slow.
 713    However we don't do prefetches for pre XP Athlons currently
 714    That should be fixed. */
 715 #define ARCH_HAS_PREFETCH
 716 static inline void prefetch(const void *x)
 717 {
 718         alternative_input(ASM_NOP4,
 719                           "prefetchnta (%1)",
 720                           X86_FEATURE_XMM,
 721                           "r" (x));
 722 }
 723
 724 #define ARCH_HAS_PREFETCH
 725 #define ARCH_HAS_PREFETCHW
 726 #define ARCH_HAS_SPINLOCK_PREFETCH
 727
 728 /* 3dnow! prefetch to get an exclusive cache line. Useful for
 729    spinlocks to avoid one state transition in the cache coherency protocol. */
 730 static inline void prefetchw(const void *x)
 731 {
 732         alternative_input(ASM_NOP4,
 733                           "prefetchw (%1)",
 734                           X86_FEATURE_3DNOW,
 735                           "r" (x));
 736 }
 737 #define spin_lock_prefetch(x)   prefetchw(x)
 738
 739 extern void select_idle_routine(const struct cpuinfo_x86 *c);
 740
 741 #define cache_line_size() (boot_cpu_data.x86_cache_alignment)
 742
 743 extern unsigned long boot_option_idle_override;
 744 extern void enable_sep_cpu(void);
 745 extern int sysenter_setup(void);
 746
 747 #endif /* __ASM_I386_PROCESSOR_H */