include/asm-i386/mach-xen/asm/processor.h

   1 /*
   2  * include/asm-i386/processor.h
   3  *
   4  * Copyright (C) 1994 Linus Torvalds
   5  */
   6
   7 #ifndef __ASM_I386_PROCESSOR_H
   8 #define __ASM_I386_PROCESSOR_H
   9
  10 #include <asm/vm86.h>
  11 #include <asm/math_emu.h>
  12 #include <asm/segment.h>
  13 #include <asm/page.h>
  14 #include <asm/types.h>
  15 #include <asm/sigcontext.h>
  16 #include <asm/cpufeature.h>
  17 #include <asm/msr.h>
  18 #include <asm/system.h>
  19 #include <linux/cache.h>
  20 #include <linux/threads.h>
  21 #include <asm/percpu.h>
  22 #include <linux/cpumask.h>
  23 #include <linux/init.h>
  24 #include <xen/interface/physdev.h>
  25
  26 /* flag for disabling the tsc */
  27 extern int tsc_disable;
  28
  29 struct desc_struct {
  30         unsigned long a,b;
  31 };
  32
  33 #define desc_empty(desc) \
  34                 (!((desc)->a | (desc)->b))
  35
  36 #define desc_equal(desc1, desc2) \
  37                 (((desc1)->a == (desc2)->a) && ((desc1)->b == (desc2)->b))
  38 /*
  39  * Default implementation of macro that returns current
  40  * instruction pointer ("program counter").
  41  */
  42 #define current_text_addr() ({ void *pc; __asm__("movl $1f,%0\n1:":"=g" (pc)); pc; })
  43
  44 /*
  45  *  CPU type and hardware bug flags. Kept separately for each CPU.
  46  *  Members of this structure are referenced in head.S, so think twice
  47  *  before touching them. [mj]
  48  */
  49
  50 struct cpuinfo_x86 {
  51         __u8    x86;            /* CPU family */
  52         __u8    x86_vendor;     /* CPU vendor */
  53         __u8    x86_model;
  54         __u8    x86_mask;
  55         char    wp_works_ok;    /* It doesn't on 386's */
  56         char    hlt_works_ok;   /* Problems on some 486Dx4's and old 386's */
  57         char    hard_math;
  58         char    rfu;
  59         int     cpuid_level;    /* Maximum supported CPUID level, -1=no CPUID */
  60         unsigned long   x86_capability[NCAPINTS];
  61         char    x86_vendor_id[16];
  62         char    x86_model_id[64];
  63         int     x86_cache_size;  /* in KB - valid for CPUS which support this
  64                                     call  */
  65         int     x86_cache_alignment;    /* In bytes */
  66         char    fdiv_bug;
  67         char    f00f_bug;
  68         char    coma_bug;
  69         char    pad0;
  70         int     x86_power;
  71         unsigned long loops_per_jiffy;
  72 #ifdef CONFIG_SMP
  73         cpumask_t llc_shared_map;       /* cpus sharing the last level cache */
  74 #endif
  75         unsigned char x86_max_cores;    /* cpuid returned max cores value */
  76         unsigned char apicid;
  77         unsigned short x86_clflush_size;
  78 #ifdef CONFIG_SMP
  79         unsigned char booted_cores;     /* number of cores as seen by OS */
  80         __u8 phys_proc_id;              /* Physical processor id. */
  81         __u8 cpu_core_id;               /* Core id */
  82 #endif
  83 } __attribute__((__aligned__(SMP_CACHE_BYTES)));
  84
  85 #define X86_VENDOR_INTEL 0
  86 #define X86_VENDOR_CYRIX 1
  87 #define X86_VENDOR_AMD 2
  88 #define X86_VENDOR_UMC 3
  89 #define X86_VENDOR_NEXGEN 4
  90 #define X86_VENDOR_CENTAUR 5
  91 #define X86_VENDOR_RISE 6
  92 #define X86_VENDOR_TRANSMETA 7
  93 #define X86_VENDOR_NSC 8
  94 #define X86_VENDOR_NUM 9
  95 #define X86_VENDOR_UNKNOWN 0xff
  96
  97 /*
  98  * capabilities of CPUs
  99  */
 100
 101 extern struct cpuinfo_x86 boot_cpu_data;
 102 extern struct cpuinfo_x86 new_cpu_data;
 103 #ifndef CONFIG_X86_NO_TSS
 104 extern struct tss_struct doublefault_tss;
 105 DECLARE_PER_CPU(struct tss_struct, init_tss);
 106 #endif
 107
 108 #ifdef CONFIG_SMP
 109 extern struct cpuinfo_x86 cpu_data[];
 110 #define current_cpu_data cpu_data[smp_processor_id()]
 111 #else
 112 #define cpu_data (&boot_cpu_data)
 113 #define current_cpu_data boot_cpu_data
 114 #endif
 115
 116 extern  int cpu_llc_id[NR_CPUS];
 117 extern char ignore_fpu_irq;
 118
 119 void __init cpu_detect(struct cpuinfo_x86 *c);
 120
 121 extern void identify_cpu(struct cpuinfo_x86 *);
 122 extern void print_cpu_info(struct cpuinfo_x86 *);
 123 extern unsigned int init_intel_cacheinfo(struct cpuinfo_x86 *c);
 124 extern unsigned short num_cache_leaves;
 125
 126 #ifdef CONFIG_X86_HT
 127 extern void detect_ht(struct cpuinfo_x86 *c);
 128 #else
 129 static inline void detect_ht(struct cpuinfo_x86 *c) {}
 130 #endif
 131
 132 /*
 133  * EFLAGS bits
 134  */
 135 #define X86_EFLAGS_CF   0x00000001 /* Carry Flag */
 136 #define X86_EFLAGS_PF   0x00000004 /* Parity Flag */
 137 #define X86_EFLAGS_AF   0x00000010 /* Auxillary carry Flag */
 138 #define X86_EFLAGS_ZF   0x00000040 /* Zero Flag */
 139 #define X86_EFLAGS_SF   0x00000080 /* Sign Flag */
 140 #define X86_EFLAGS_TF   0x00000100 /* Trap Flag */
 141 #define X86_EFLAGS_IF   0x00000200 /* Interrupt Flag */
 142 #define X86_EFLAGS_DF   0x00000400 /* Direction Flag */
 143 #define X86_EFLAGS_OF   0x00000800 /* Overflow Flag */
 144 #define X86_EFLAGS_IOPL 0x00003000 /* IOPL mask */
 145 #define X86_EFLAGS_NT   0x00004000 /* Nested Task */
 146 #define X86_EFLAGS_RF   0x00010000 /* Resume Flag */
 147 #define X86_EFLAGS_VM   0x00020000 /* Virtual Mode */
 148 #define X86_EFLAGS_AC   0x00040000 /* Alignment Check */
 149 #define X86_EFLAGS_VIF  0x00080000 /* Virtual Interrupt Flag */
 150 #define X86_EFLAGS_VIP  0x00100000 /* Virtual Interrupt Pending */
 151 #define X86_EFLAGS_ID   0x00200000 /* CPUID detection flag */
 152
 153 static inline fastcall void native_cpuid(unsigned int *eax, unsigned int *ebx,
 154                                          unsigned int *ecx, unsigned int *edx)
 155 {
 156         /* ecx is often an input as well as an output. */
 157         __asm__(XEN_CPUID
 158                 : "=a" (*eax),
 159                   "=b" (*ebx),
 160                   "=c" (*ecx),
 161                   "=d" (*edx)
 162                 : "0" (*eax), "2" (*ecx));
 163 }
 164
 165 #define load_cr3(pgdir) write_cr3(__pa(pgdir))
 166
 167 /*
 168  * Intel CPU features in CR4
 169  */
 170 #define X86_CR4_VME             0x0001  /* enable vm86 extensions */
 171 #define X86_CR4_PVI             0x0002  /* virtual interrupts flag enable */
 172 #define X86_CR4_TSD             0x0004  /* disable time stamp at ipl 3 */
 173 #define X86_CR4_DE              0x0008  /* enable debugging extensions */
 174 #define X86_CR4_PSE             0x0010  /* enable page size extensions */
 175 #define X86_CR4_PAE             0x0020  /* enable physical address extensions */
 176 #define X86_CR4_MCE             0x0040  /* Machine check enable */
 177 #define X86_CR4_PGE             0x0080  /* enable global pages */
 178 #define X86_CR4_PCE             0x0100  /* enable performance counters at ipl 3 */
 179 #define X86_CR4_OSFXSR          0x0200  /* enable fast FPU save and restore */
 180 #define X86_CR4_OSXMMEXCPT      0x0400  /* enable unmasked SSE exceptions */
 181
 182 /*
 183  * Save the cr4 feature set we're using (ie
 184  * Pentium 4MB enable and PPro Global page
 185  * enable), so that any CPU's that boot up
 186  * after us can get the correct flags.
 187  */
 188 extern unsigned long mmu_cr4_features;
 189
 190 static inline void set_in_cr4 (unsigned long mask)
 191 {
 192         unsigned cr4;
 193         mmu_cr4_features |= mask;
 194         cr4 = read_cr4();
 195         cr4 |= mask;
 196         write_cr4(cr4);
 197 }
 198
 199 static inline void clear_in_cr4 (unsigned long mask)
 200 {
 201         unsigned cr4;
 202         mmu_cr4_features &= ~mask;
 203         cr4 = read_cr4();
 204         cr4 &= ~mask;
 205         write_cr4(cr4);
 206 }
 207
 208 /*
 209  *      NSC/Cyrix CPU configuration register indexes
 210  */
 211
 212 #define CX86_PCR0 0x20
 213 #define CX86_GCR  0xb8
 214 #define CX86_CCR0 0xc0
 215 #define CX86_CCR1 0xc1
 216 #define CX86_CCR2 0xc2
 217 #define CX86_CCR3 0xc3
 218 #define CX86_CCR4 0xe8
 219 #define CX86_CCR5 0xe9
 220 #define CX86_CCR6 0xea
 221 #define CX86_CCR7 0xeb
 222 #define CX86_PCR1 0xf0
 223 #define CX86_DIR0 0xfe
 224 #define CX86_DIR1 0xff
 225 #define CX86_ARR_BASE 0xc4
 226 #define CX86_RCR_BASE 0xdc
 227
 228 /*
 229  *      NSC/Cyrix CPU indexed register access macros
 230  */
 231
 232 #define getCx86(reg) ({ outb((reg), 0x22); inb(0x23); })
 233
 234 #define setCx86(reg, data) do { \
 235         outb((reg), 0x22); \
 236         outb((data), 0x23); \
 237 } while (0)
 238
 239 /* Stop speculative execution */
 240 static inline void sync_core(void)
 241 {
 242         int tmp;
 243         asm volatile("cpuid" : "=a" (tmp) : "0" (1) : "ebx","ecx","edx","memory");
 244 }
 245
 246 static inline void __monitor(const void *eax, unsigned long ecx,
 247                 unsigned long edx)
 248 {
 249         /* "monitor %eax,%ecx,%edx;" */
 250         asm volatile(
 251                 ".byte 0x0f,0x01,0xc8;"
 252                 : :"a" (eax), "c" (ecx), "d"(edx));
 253 }
 254
 255 static inline void __mwait(unsigned long eax, unsigned long ecx)
 256 {
 257         /* "mwait %eax,%ecx;" */
 258         asm volatile(
 259                 ".byte 0x0f,0x01,0xc9;"
 260                 : :"a" (eax), "c" (ecx));
 261 }
 262
 263 extern void mwait_idle_with_hints(unsigned long eax, unsigned long ecx);
 264
 265 /* from system description table in BIOS.  Mostly for MCA use, but
 266 others may find it useful. */
 267 extern unsigned int machine_id;
 268 extern unsigned int machine_submodel_id;
 269 extern unsigned int BIOS_revision;
 270 extern unsigned int mca_pentium_flag;
 271
 272 /* Boot loader type from the setup header */
 273 extern int bootloader_type;
 274
 275 /*
 276  * User space process size: 3GB (default).
 277  */
 278 #define TASK_SIZE       (PAGE_OFFSET)
 279
 280 /* This decides where the kernel will search for a free chunk of vm
 281  * space during mmap's.
 282  */
 283 #define TASK_UNMAPPED_BASE      PAGE_ALIGN(TASK_SIZE/3)
 284
 285 #define __HAVE_ARCH_ALIGN_STACK
 286 extern unsigned long arch_align_stack(unsigned long sp);
 287
 288 #define HAVE_ARCH_PICK_MMAP_LAYOUT
 289
 290 /*
 291  * Size of io_bitmap.
 292  */
 293 #define IO_BITMAP_BITS  65536
 294 #define IO_BITMAP_BYTES (IO_BITMAP_BITS/8)
 295 #define IO_BITMAP_LONGS (IO_BITMAP_BYTES/sizeof(long))
 296 #ifndef CONFIG_X86_NO_TSS
 297 #define IO_BITMAP_OFFSET offsetof(struct tss_struct,io_bitmap)
 298 #endif
 299 #define INVALID_IO_BITMAP_OFFSET 0x8000
 300 #define INVALID_IO_BITMAP_OFFSET_LAZY 0x9000
 301
 302 struct i387_fsave_struct {
 303         long    cwd;
 304         long    swd;
 305         long    twd;
 306         long    fip;
 307         long    fcs;
 308         long    foo;
 309         long    fos;
 310         long    st_space[20];   /* 8*10 bytes for each FP-reg = 80 bytes */
 311         long    status;         /* software status information */
 312 };
 313
 314 struct i387_fxsave_struct {
 315         unsigned short  cwd;
 316         unsigned short  swd;
 317         unsigned short  twd;
 318         unsigned short  fop;
 319         long    fip;
 320         long    fcs;
 321         long    foo;
 322         long    fos;
 323         long    mxcsr;
 324         long    mxcsr_mask;
 325         long    st_space[32];   /* 8*16 bytes for each FP-reg = 128 bytes */
 326         long    xmm_space[32];  /* 8*16 bytes for each XMM-reg = 128 bytes */
 327         long    padding[56];
 328 } __attribute__ ((aligned (16)));
 329
 330 struct i387_soft_struct {
 331         long    cwd;
 332         long    swd;
 333         long    twd;
 334         long    fip;
 335         long    fcs;
 336         long    foo;
 337         long    fos;
 338         long    st_space[20];   /* 8*10 bytes for each FP-reg = 80 bytes */
 339         unsigned char   ftop, changed, lookahead, no_update, rm, alimit;
 340         struct info     *info;
 341         unsigned long   entry_eip;
 342 };
 343
 344 union i387_union {
 345         struct i387_fsave_struct        fsave;
 346         struct i387_fxsave_struct       fxsave;
 347         struct i387_soft_struct soft;
 348 };
 349
 350 typedef struct {
 351         unsigned long seg;
 352 } mm_segment_t;
 353
 354 struct thread_struct;
 355
 356 #ifndef CONFIG_X86_NO_TSS
 357 struct tss_struct {
 358         unsigned short  back_link,__blh;
 359         unsigned long   esp0;
 360         unsigned short  ss0,__ss0h;
 361         unsigned long   esp1;
 362         unsigned short  ss1,__ss1h;     /* ss1 is used to cache MSR_IA32_SYSENTER_CS */
 363         unsigned long   esp2;
 364         unsigned short  ss2,__ss2h;
 365         unsigned long   __cr3;
 366         unsigned long   eip;
 367         unsigned long   eflags;
 368         unsigned long   eax,ecx,edx,ebx;
 369         unsigned long   esp;
 370         unsigned long   ebp;
 371         unsigned long   esi;
 372         unsigned long   edi;
 373         unsigned short  es, __esh;
 374         unsigned short  cs, __csh;
 375         unsigned short  ss, __ssh;
 376         unsigned short  ds, __dsh;
 377         unsigned short  fs, __fsh;
 378         unsigned short  gs, __gsh;
 379         unsigned short  ldt, __ldth;
 380         unsigned short  trace, io_bitmap_base;
 381         /*
 382          * The extra 1 is there because the CPU will access an
 383          * additional byte beyond the end of the IO permission
 384          * bitmap. The extra byte must be all 1 bits, and must
 385          * be within the limit.
 386          */
 387         unsigned long   io_bitmap[IO_BITMAP_LONGS + 1];
 388         /*
 389          * Cache the current maximum and the last task that used the bitmap:
 390          */
 391         unsigned long io_bitmap_max;
 392         struct thread_struct *io_bitmap_owner;
 393         /*
 394          * pads the TSS to be cacheline-aligned (size is 0x100)
 395          */
 396         unsigned long __cacheline_filler[35];
 397         /*
 398          * .. and then another 0x100 bytes for emergency kernel stack
 399          */
 400         unsigned long stack[64];
 401 } __attribute__((packed));
 402 #endif
 403
 404 #define ARCH_MIN_TASKALIGN      16
 405
 406 struct thread_struct {
 407 /* cached TLS descriptors. */
 408         struct desc_struct tls_array[GDT_ENTRY_TLS_ENTRIES];
 409         unsigned long   esp0;
 410         unsigned long   sysenter_cs;
 411         unsigned long   eip;
 412         unsigned long   esp;
 413         unsigned long   fs;
 414         unsigned long   gs;
 415 /* Hardware debugging registers */
 416         unsigned long   debugreg[8];  /* %%db0-7 debug registers */
 417 /* fault info */
 418         unsigned long   cr2, trap_no, error_code;
 419 /* floating point info */
 420         union i387_union        i387;
 421 /* virtual 86 mode info */
 422         struct vm86_struct __user * vm86_info;
 423         unsigned long           screen_bitmap;
 424         unsigned long           v86flags, v86mask, saved_esp0;
 425         unsigned int            saved_fs, saved_gs;
 426 /* IO permissions */
 427         unsigned long   *io_bitmap_ptr;
 428         unsigned long   iopl;
 429 /* max allowed port in the bitmap, in bytes: */
 430         unsigned long   io_bitmap_max;
 431 };
 432
 433 #define INIT_THREAD  {                                                  \
 434         .vm86_info = NULL,                                              \
 435         .sysenter_cs = __KERNEL_CS,                                     \
 436         .io_bitmap_ptr = NULL,                                          \
 437         .gs = __KERNEL_PDA,                                             \
 438 }
 439
 440 #ifndef CONFIG_X86_NO_TSS
 441 /*
 442  * Note that the .io_bitmap member must be extra-big. This is because
 443  * the CPU will access an additional byte beyond the end of the IO
 444  * permission bitmap. The extra byte must be all 1 bits, and must
 445  * be within the limit.
 446  */
 447 #define INIT_TSS  {                                                     \
 448         .esp0           = sizeof(init_stack) + (long)&init_stack,       \
 449         .ss0            = __KERNEL_DS,                                  \
 450         .ss1            = __KERNEL_CS,                                  \
 451         .io_bitmap_base = INVALID_IO_BITMAP_OFFSET,                     \
 452         .io_bitmap      = { [ 0 ... IO_BITMAP_LONGS] = ~0 },            \
 453 }
 454 #endif
 455
 456 #define start_thread(regs, new_eip, new_esp) do {               \
 457         __asm__("movl %0,%%fs": :"r" (0));                      \
 458         regs->xgs = 0;                                          \
 459         set_fs(USER_DS);                                        \
 460         regs->xds = __USER_DS;                                  \
 461         regs->xes = __USER_DS;                                  \
 462         regs->xss = __USER_DS;                                  \
 463         regs->xcs = __USER_CS;                                  \
 464         regs->eip = new_eip;                                    \
 465         regs->esp = new_esp;                                    \
 466         preempt_disable();                                      \
 467         load_user_cs_desc(smp_processor_id(), current->mm);     \
 468         preempt_enable();                                       \
 469 } while (0)
 470
 471 /* Forward declaration, a strange C thing */
 472 struct task_struct;
 473 struct mm_struct;
 474
 475 /* Free all resources held by a thread. */
 476 extern void release_thread(struct task_struct *);
 477
 478 /* Prepare to copy thread state - unlazy all lazy status */
 479 extern void prepare_to_copy(struct task_struct *tsk);
 480
 481 /*
 482  * create a kernel thread without removing it from tasklists
 483  */
 484 extern int kernel_thread(int (*fn)(void *), void * arg, unsigned long flags);
 485
 486 extern unsigned long thread_saved_pc(struct task_struct *tsk);
 487 void show_trace(struct task_struct *task, struct pt_regs *regs, unsigned long *stack);
 488
 489 unsigned long get_wchan(struct task_struct *p);
 490
 491 #define THREAD_SIZE_LONGS      (THREAD_SIZE/sizeof(unsigned long))
 492 #define KSTK_TOP(info)                                                 \
 493 ({                                                                     \
 494        unsigned long *__ptr = (unsigned long *)(info);                 \
 495        (unsigned long)(&__ptr[THREAD_SIZE_LONGS]);                     \
 496 })
 497
 498 /*
 499  * The below -8 is to reserve 8 bytes on top of the ring0 stack.
 500  * This is necessary to guarantee that the entire "struct pt_regs"
 501  * is accessable even if the CPU haven't stored the SS/ESP registers
 502  * on the stack (interrupt gate does not save these registers
 503  * when switching to the same priv ring).
 504  * Therefore beware: accessing the xss/esp fields of the
 505  * "struct pt_regs" is possible, but they may contain the
 506  * completely wrong values.
 507  */
 508 #define task_pt_regs(task)                                             \
 509 ({                                                                     \
 510        struct pt_regs *__regs__;                                       \
 511        __regs__ = (struct pt_regs *)(KSTK_TOP(task_stack_page(task))-8); \
 512        __regs__ - 1;                                                   \
 513 })
 514
 515 #define KSTK_EIP(task) (task_pt_regs(task)->eip)
 516 #define KSTK_ESP(task) (task_pt_regs(task)->esp)
 517
 518
 519 struct microcode_header {
 520         unsigned int hdrver;
 521         unsigned int rev;
 522         unsigned int date;
 523         unsigned int sig;
 524         unsigned int cksum;
 525         unsigned int ldrver;
 526         unsigned int pf;
 527         unsigned int datasize;
 528         unsigned int totalsize;
 529         unsigned int reserved[3];
 530 };
 531
 532 struct microcode {
 533         struct microcode_header hdr;
 534         unsigned int bits[0];
 535 };
 536
 537 typedef struct microcode microcode_t;
 538 typedef struct microcode_header microcode_header_t;
 539
 540 /* microcode format is extended from prescott processors */
 541 struct extended_signature {
 542         unsigned int sig;
 543         unsigned int pf;
 544         unsigned int cksum;
 545 };
 546
 547 struct extended_sigtable {
 548         unsigned int count;
 549         unsigned int cksum;
 550         unsigned int reserved[3];
 551         struct extended_signature sigs[0];
 552 };
 553
 554 /* REP NOP (PAUSE) is a good thing to insert into busy-wait loops. */
 555 static inline void rep_nop(void)
 556 {
 557         __asm__ __volatile__("rep;nop": : :"memory");
 558 }
 559
 560 #define cpu_relax()     rep_nop()
 561
 562 #ifdef CONFIG_PARAVIRT
 563 #include <asm/paravirt.h>
 564 #else
 565 #define paravirt_enabled() 0
 566 #define __cpuid native_cpuid
 567
 568 #ifndef CONFIG_X86_NO_TSS
 569 static inline void __load_esp0(struct tss_struct *tss, struct thread_struct *thread)
 570 {
 571         tss->esp0 = thread->esp0;
 572         /* This can only happen when SEP is enabled, no need to test "SEP"arately */
 573         if (unlikely(tss->ss1 != thread->sysenter_cs)) {
 574                 tss->ss1 = thread->sysenter_cs;
 575                 wrmsr(MSR_IA32_SYSENTER_CS, thread->sysenter_cs, 0);
 576         }
 577 }
 578 #define load_esp0(tss, thread) \
 579         __load_esp0(tss, thread)
 580 #else
 581 #define load_esp0(tss, thread) \
 582         HYPERVISOR_stack_switch(__KERNEL_DS, (thread)->esp0)
 583 #endif
 584
 585
 586 /*
 587  * These special macros can be used to get or set a debugging register
 588  */
 589 #define get_debugreg(var, register)                             \
 590                 (var) = HYPERVISOR_get_debugreg((register))
 591 #define set_debugreg(value, register)                   \
 592                 HYPERVISOR_set_debugreg((register), (value))
 593
 594 #define set_iopl_mask native_set_iopl_mask
 595 #endif /* CONFIG_PARAVIRT */
 596
 597 /*
 598  * Set IOPL bits in EFLAGS from given mask
 599  */
 600 static fastcall inline void native_set_iopl_mask(unsigned mask)
 601 {
 602         struct physdev_set_iopl set_iopl;
 603
 604         /* Force the change at ring 0. */
 605         set_iopl.iopl = (mask == 0) ? 1 : (mask >> 12) & 3;
 606         HYPERVISOR_physdev_op(PHYSDEVOP_set_iopl, &set_iopl);
 607 }
 608
 609 /*
 610  * Generic CPUID function
 611  * clear %ecx since some cpus (Cyrix MII) do not set or clear %ecx
 612  * resulting in stale register contents being returned.
 613  */
 614 static inline void cpuid(unsigned int op, unsigned int *eax, unsigned int *ebx, unsigned int *ecx, unsigned int *edx)
 615 {
 616         *eax = op;
 617         *ecx = 0;
 618         __cpuid(eax, ebx, ecx, edx);
 619 }
 620
 621 /* Some CPUID calls want 'count' to be placed in ecx */
 622 static inline void cpuid_count(int op, int count, int *eax, int *ebx, int *ecx,
 623                                int *edx)
 624 {
 625         *eax = op;
 626         *ecx = count;
 627         __cpuid(eax, ebx, ecx, edx);
 628 }
 629
 630 /*
 631  * CPUID functions returning a single datum
 632  */
 633 static inline unsigned int cpuid_eax(unsigned int op)
 634 {
 635         unsigned int eax, ebx, ecx, edx;
 636
 637         cpuid(op, &eax, &ebx, &ecx, &edx);
 638         return eax;
 639 }
 640 static inline unsigned int cpuid_ebx(unsigned int op)
 641 {
 642         unsigned int eax, ebx, ecx, edx;
 643
 644         cpuid(op, &eax, &ebx, &ecx, &edx);
 645         return ebx;
 646 }
 647 static inline unsigned int cpuid_ecx(unsigned int op)
 648 {
 649         unsigned int eax, ebx, ecx, edx;
 650
 651         cpuid(op, &eax, &ebx, &ecx, &edx);
 652         return ecx;
 653 }
 654 static inline unsigned int cpuid_edx(unsigned int op)
 655 {
 656         unsigned int eax, ebx, ecx, edx;
 657
 658         cpuid(op, &eax, &ebx, &ecx, &edx);
 659         return edx;
 660 }
 661
 662 /* generic versions from gas */
 663 #define GENERIC_NOP1    ".byte 0x90\n"
 664 #define GENERIC_NOP2            ".byte 0x89,0xf6\n"
 665 #define GENERIC_NOP3        ".byte 0x8d,0x76,0x00\n"
 666 #define GENERIC_NOP4        ".byte 0x8d,0x74,0x26,0x00\n"
 667 #define GENERIC_NOP5        GENERIC_NOP1 GENERIC_NOP4
 668 #define GENERIC_NOP6    ".byte 0x8d,0xb6,0x00,0x00,0x00,0x00\n"
 669 #define GENERIC_NOP7    ".byte 0x8d,0xb4,0x26,0x00,0x00,0x00,0x00\n"
 670 #define GENERIC_NOP8    GENERIC_NOP1 GENERIC_NOP7
 671
 672 /* Opteron nops */
 673 #define K8_NOP1 GENERIC_NOP1
 674 #define K8_NOP2 ".byte 0x66,0x90\n"
 675 #define K8_NOP3 ".byte 0x66,0x66,0x90\n"
 676 #define K8_NOP4 ".byte 0x66,0x66,0x66,0x90\n"
 677 #define K8_NOP5 K8_NOP3 K8_NOP2
 678 #define K8_NOP6 K8_NOP3 K8_NOP3
 679 #define K8_NOP7 K8_NOP4 K8_NOP3
 680 #define K8_NOP8 K8_NOP4 K8_NOP4
 681
 682 /* K7 nops */
 683 /* uses eax dependencies (arbitary choice) */
 684 #define K7_NOP1  GENERIC_NOP1
 685 #define K7_NOP2 ".byte 0x8b,0xc0\n"
 686 #define K7_NOP3 ".byte 0x8d,0x04,0x20\n"
 687 #define K7_NOP4 ".byte 0x8d,0x44,0x20,0x00\n"
 688 #define K7_NOP5 K7_NOP4 ASM_NOP1
 689 #define K7_NOP6 ".byte 0x8d,0x80,0,0,0,0\n"
 690 #define K7_NOP7        ".byte 0x8D,0x04,0x05,0,0,0,0\n"
 691 #define K7_NOP8        K7_NOP7 ASM_NOP1
 692
 693 #ifdef CONFIG_MK8
 694 #define ASM_NOP1 K8_NOP1
 695 #define ASM_NOP2 K8_NOP2
 696 #define ASM_NOP3 K8_NOP3
 697 #define ASM_NOP4 K8_NOP4
 698 #define ASM_NOP5 K8_NOP5
 699 #define ASM_NOP6 K8_NOP6
 700 #define ASM_NOP7 K8_NOP7
 701 #define ASM_NOP8 K8_NOP8
 702 #elif defined(CONFIG_MK7)
 703 #define ASM_NOP1 K7_NOP1
 704 #define ASM_NOP2 K7_NOP2
 705 #define ASM_NOP3 K7_NOP3
 706 #define ASM_NOP4 K7_NOP4
 707 #define ASM_NOP5 K7_NOP5
 708 #define ASM_NOP6 K7_NOP6
 709 #define ASM_NOP7 K7_NOP7
 710 #define ASM_NOP8 K7_NOP8
 711 #else
 712 #define ASM_NOP1 GENERIC_NOP1
 713 #define ASM_NOP2 GENERIC_NOP2
 714 #define ASM_NOP3 GENERIC_NOP3
 715 #define ASM_NOP4 GENERIC_NOP4
 716 #define ASM_NOP5 GENERIC_NOP5
 717 #define ASM_NOP6 GENERIC_NOP6
 718 #define ASM_NOP7 GENERIC_NOP7
 719 #define ASM_NOP8 GENERIC_NOP8
 720 #endif
 721
 722 #define ASM_NOP_MAX 8
 723
 724 /* Prefetch instructions for Pentium III and AMD Athlon */
 725 /* It's not worth to care about 3dnow! prefetches for the K6
 726    because they are microcoded there and very slow.
 727    However we don't do prefetches for pre XP Athlons currently
 728    That should be fixed. */
 729 #define ARCH_HAS_PREFETCH
 730 static inline void prefetch(const void *x)
 731 {
 732         alternative_input(ASM_NOP4,
 733                           "prefetchnta (%1)",
 734                           X86_FEATURE_XMM,
 735                           "r" (x));
 736 }
 737
 738 #define ARCH_HAS_PREFETCH
 739 #define ARCH_HAS_PREFETCHW
 740 #define ARCH_HAS_SPINLOCK_PREFETCH
 741
 742 /* 3dnow! prefetch to get an exclusive cache line. Useful for
 743    spinlocks to avoid one state transition in the cache coherency protocol. */
 744 static inline void prefetchw(const void *x)
 745 {
 746         alternative_input(ASM_NOP4,
 747                           "prefetchw (%1)",
 748                           X86_FEATURE_3DNOW,
 749                           "r" (x));
 750 }
 751 #define spin_lock_prefetch(x)   prefetchw(x)
 752
 753 extern void select_idle_routine(const struct cpuinfo_x86 *c);
 754
 755 #define cache_line_size() (boot_cpu_data.x86_cache_alignment)
 756
 757 extern unsigned long boot_option_idle_override;
 758 extern void enable_sep_cpu(void);
 759 extern int sysenter_setup(void);
 760
 761 extern int init_gdt(int cpu, struct task_struct *idle);
 762 extern void cpu_set_gdt(int);
 763 extern void secondary_cpu_init(void);
 764
 765 #endif /* __ASM_I386_PROCESSOR_H */