include/asm-i386/processor.h

   1 /*
   2  * include/asm-i386/processor.h
   3  *
   4  * Copyright (C) 1994 Linus Torvalds
   5  */
   6
   7 #ifndef __ASM_I386_PROCESSOR_H
   8 #define __ASM_I386_PROCESSOR_H
   9
  10 #include <asm/vm86.h>
  11 #include <asm/math_emu.h>
  12 #include <asm/segment.h>
  13 #include <asm/page.h>
  14 #include <asm/types.h>
  15 #include <asm/sigcontext.h>
  16 #include <asm/cpufeature.h>
  17 #include <asm/msr.h>
  18 #include <asm/system.h>
  19 #include <linux/cache.h>
  20 #include <linux/config.h>
  21 #include <linux/threads.h>
  22
  23 /* flag for disabling the tsc */
  24 extern int tsc_disable;
  25
  26 struct desc_struct {
  27         unsigned long a,b;
  28 };
  29
  30 #define desc_empty(desc) \
  31                 (!((desc)->a + (desc)->b))
  32
  33 #define desc_equal(desc1, desc2) \
  34                 (((desc1)->a == (desc2)->a) && ((desc1)->b == (desc2)->b))
  35 /*
  36  * Default implementation of macro that returns current
  37  * instruction pointer ("program counter").
  38  */
  39 #define current_text_addr() ({ void *pc; __asm__("movl $1f,%0\n1:":"=g" (pc)); pc; })
  40
  41 /*
  42  *  CPU type and hardware bug flags. Kept separately for each CPU.
  43  *  Members of this structure are referenced in head.S, so think twice
  44  *  before touching them. [mj]
  45  */
  46
  47 struct cpuinfo_x86 {
  48         __u8    x86;            /* CPU family */
  49         __u8    x86_vendor;     /* CPU vendor */
  50         __u8    x86_model;
  51         __u8    x86_mask;
  52         char    wp_works_ok;    /* It doesn't on 386's */
  53         char    hlt_works_ok;   /* Problems on some 486Dx4's and old 386's */
  54         char    hard_math;
  55         char    rfu;
  56         int     cpuid_level;    /* Maximum supported CPUID level, -1=no CPUID */
  57         unsigned long   x86_capability[NCAPINTS];
  58         char    x86_vendor_id[16];
  59         char    x86_model_id[64];
  60         int     x86_cache_size;  /* in KB - valid for CPUS which support this
  61                                     call  */
  62         int     x86_cache_alignment;    /* In bytes */
  63         int     fdiv_bug;
  64         int     f00f_bug;
  65         int     coma_bug;
  66         unsigned long loops_per_jiffy;
  67 } __attribute__((__aligned__(SMP_CACHE_BYTES)));
  68
  69 #define X86_VENDOR_INTEL 0
  70 #define X86_VENDOR_CYRIX 1
  71 #define X86_VENDOR_AMD 2
  72 #define X86_VENDOR_UMC 3
  73 #define X86_VENDOR_NEXGEN 4
  74 #define X86_VENDOR_CENTAUR 5
  75 #define X86_VENDOR_RISE 6
  76 #define X86_VENDOR_TRANSMETA 7
  77 #define X86_VENDOR_NSC 8
  78 #define X86_VENDOR_NUM 9
  79 #define X86_VENDOR_UNKNOWN 0xff
  80
  81 /*
  82  * capabilities of CPUs
  83  */
  84
  85 extern struct cpuinfo_x86 boot_cpu_data;
  86 extern struct cpuinfo_x86 new_cpu_data;
  87 extern struct tss_struct init_tss[NR_CPUS];
  88 extern struct tss_struct doublefault_tss;
  89
  90 #ifdef CONFIG_SMP
  91 extern struct cpuinfo_x86 cpu_data[];
  92 #define current_cpu_data cpu_data[smp_processor_id()]
  93 #else
  94 #define cpu_data (&boot_cpu_data)
  95 #define current_cpu_data boot_cpu_data
  96 #endif
  97
  98 extern char ignore_fpu_irq;
  99
 100 extern void identify_cpu(struct cpuinfo_x86 *);
 101 extern void print_cpu_info(struct cpuinfo_x86 *);
 102 extern void dodgy_tsc(void);
 103
 104 /*
 105  * EFLAGS bits
 106  */
 107 #define X86_EFLAGS_CF   0x00000001 /* Carry Flag */
 108 #define X86_EFLAGS_PF   0x00000004 /* Parity Flag */
 109 #define X86_EFLAGS_AF   0x00000010 /* Auxillary carry Flag */
 110 #define X86_EFLAGS_ZF   0x00000040 /* Zero Flag */
 111 #define X86_EFLAGS_SF   0x00000080 /* Sign Flag */
 112 #define X86_EFLAGS_TF   0x00000100 /* Trap Flag */
 113 #define X86_EFLAGS_IF   0x00000200 /* Interrupt Flag */
 114 #define X86_EFLAGS_DF   0x00000400 /* Direction Flag */
 115 #define X86_EFLAGS_OF   0x00000800 /* Overflow Flag */
 116 #define X86_EFLAGS_IOPL 0x00003000 /* IOPL mask */
 117 #define X86_EFLAGS_NT   0x00004000 /* Nested Task */
 118 #define X86_EFLAGS_RF   0x00010000 /* Resume Flag */
 119 #define X86_EFLAGS_VM   0x00020000 /* Virtual Mode */
 120 #define X86_EFLAGS_AC   0x00040000 /* Alignment Check */
 121 #define X86_EFLAGS_VIF  0x00080000 /* Virtual Interrupt Flag */
 122 #define X86_EFLAGS_VIP  0x00100000 /* Virtual Interrupt Pending */
 123 #define X86_EFLAGS_ID   0x00200000 /* CPUID detection flag */
 124
 125 /*
 126  * Generic CPUID function
 127  */
 128 static inline void cpuid(int op, int *eax, int *ebx, int *ecx, int *edx)
 129 {
 130         __asm__("cpuid"
 131                 : "=a" (*eax),
 132                   "=b" (*ebx),
 133                   "=c" (*ecx),
 134                   "=d" (*edx)
 135                 : "0" (op));
 136 }
 137
 138 /*
 139  * CPUID functions returning a single datum
 140  */
 141 static inline unsigned int cpuid_eax(unsigned int op)
 142 {
 143         unsigned int eax;
 144
 145         __asm__("cpuid"
 146                 : "=a" (eax)
 147                 : "0" (op)
 148                 : "bx", "cx", "dx");
 149         return eax;
 150 }
 151 static inline unsigned int cpuid_ebx(unsigned int op)
 152 {
 153         unsigned int eax, ebx;
 154
 155         __asm__("cpuid"
 156                 : "=a" (eax), "=b" (ebx)
 157                 : "0" (op)
 158                 : "cx", "dx" );
 159         return ebx;
 160 }
 161 static inline unsigned int cpuid_ecx(unsigned int op)
 162 {
 163         unsigned int eax, ecx;
 164
 165         __asm__("cpuid"
 166                 : "=a" (eax), "=c" (ecx)
 167                 : "0" (op)
 168                 : "bx", "dx" );
 169         return ecx;
 170 }
 171 static inline unsigned int cpuid_edx(unsigned int op)
 172 {
 173         unsigned int eax, edx;
 174
 175         __asm__("cpuid"
 176                 : "=a" (eax), "=d" (edx)
 177                 : "0" (op)
 178                 : "bx", "cx");
 179         return edx;
 180 }
 181
 182 #define load_cr3(pgdir) \
 183         asm volatile("movl %0,%%cr3": :"r" (__pa(pgdir)))
 184
 185
 186 /*
 187  * Intel CPU features in CR4
 188  */
 189 #define X86_CR4_VME             0x0001  /* enable vm86 extensions */
 190 #define X86_CR4_PVI             0x0002  /* virtual interrupts flag enable */
 191 #define X86_CR4_TSD             0x0004  /* disable time stamp at ipl 3 */
 192 #define X86_CR4_DE              0x0008  /* enable debugging extensions */
 193 #define X86_CR4_PSE             0x0010  /* enable page size extensions */
 194 #define X86_CR4_PAE             0x0020  /* enable physical address extensions */
 195 #define X86_CR4_MCE             0x0040  /* Machine check enable */
 196 #define X86_CR4_PGE             0x0080  /* enable global pages */
 197 #define X86_CR4_PCE             0x0100  /* enable performance counters at ipl 3 */
 198 #define X86_CR4_OSFXSR          0x0200  /* enable fast FPU save and restore */
 199 #define X86_CR4_OSXMMEXCPT      0x0400  /* enable unmasked SSE exceptions */
 200
 201 /*
 202  * Save the cr4 feature set we're using (ie
 203  * Pentium 4MB enable and PPro Global page
 204  * enable), so that any CPU's that boot up
 205  * after us can get the correct flags.
 206  */
 207 extern unsigned long mmu_cr4_features;
 208
 209 static inline void set_in_cr4 (unsigned long mask)
 210 {
 211         mmu_cr4_features |= mask;
 212         __asm__("movl %%cr4,%%eax\n\t"
 213                 "orl %0,%%eax\n\t"
 214                 "movl %%eax,%%cr4\n"
 215                 : : "irg" (mask)
 216                 :"ax");
 217 }
 218
 219 static inline void clear_in_cr4 (unsigned long mask)
 220 {
 221         mmu_cr4_features &= ~mask;
 222         __asm__("movl %%cr4,%%eax\n\t"
 223                 "andl %0,%%eax\n\t"
 224                 "movl %%eax,%%cr4\n"
 225                 : : "irg" (~mask)
 226                 :"ax");
 227 }
 228
 229 /*
 230  *      NSC/Cyrix CPU configuration register indexes
 231  */
 232
 233 #define CX86_PCR0 0x20
 234 #define CX86_GCR  0xb8
 235 #define CX86_CCR0 0xc0
 236 #define CX86_CCR1 0xc1
 237 #define CX86_CCR2 0xc2
 238 #define CX86_CCR3 0xc3
 239 #define CX86_CCR4 0xe8
 240 #define CX86_CCR5 0xe9
 241 #define CX86_CCR6 0xea
 242 #define CX86_CCR7 0xeb
 243 #define CX86_PCR1 0xf0
 244 #define CX86_DIR0 0xfe
 245 #define CX86_DIR1 0xff
 246 #define CX86_ARR_BASE 0xc4
 247 #define CX86_RCR_BASE 0xdc
 248
 249 /*
 250  *      NSC/Cyrix CPU indexed register access macros
 251  */
 252
 253 #define getCx86(reg) ({ outb((reg), 0x22); inb(0x23); })
 254
 255 #define setCx86(reg, data) do { \
 256         outb((reg), 0x22); \
 257         outb((data), 0x23); \
 258 } while (0)
 259
 260 /*
 261  * Bus types (default is ISA, but people can check others with these..)
 262  * pc98 indicates PC98 systems (CBUS)
 263  */
 264 extern int MCA_bus;
 265 #ifdef CONFIG_X86_PC9800
 266 #define pc98 1
 267 #else
 268 #define pc98 0
 269 #endif
 270
 271 static inline void __monitor(const void *eax, unsigned long ecx,
 272                 unsigned long edx)
 273 {
 274         /* "monitor %eax,%ecx,%edx;" */
 275         asm volatile(
 276                 ".byte 0x0f,0x01,0xc8;"
 277                 : :"a" (eax), "c" (ecx), "d"(edx));
 278 }
 279
 280 static inline void __mwait(unsigned long eax, unsigned long ecx)
 281 {
 282         /* "mwait %eax,%ecx;" */
 283         asm volatile(
 284                 ".byte 0x0f,0x01,0xc9;"
 285                 : :"a" (eax), "c" (ecx));
 286 }
 287
 288 /* from system description table in BIOS.  Mostly for MCA use, but
 289 others may find it useful. */
 290 extern unsigned int machine_id;
 291 extern unsigned int machine_submodel_id;
 292 extern unsigned int BIOS_revision;
 293 extern unsigned int mca_pentium_flag;
 294
 295 /*
 296  * User space process size: 3GB (default).
 297  */
 298 #define TASK_SIZE       (PAGE_OFFSET)
 299
 300 /* This decides where the kernel will search for a free chunk of vm
 301  * space during mmap's.
 302  */
 303 #define TASK_UNMAPPED_BASE      (PAGE_ALIGN(TASK_SIZE / 3))
 304
 305 /*
 306  * Size of io_bitmap, covering ports 0 to 0x3ff.
 307  */
 308 #define IO_BITMAP_BITS  1024
 309 #define IO_BITMAP_BYTES (IO_BITMAP_BITS/8)
 310 #define IO_BITMAP_LONGS (IO_BITMAP_BYTES/sizeof(long))
 311 #define IO_BITMAP_OFFSET offsetof(struct tss_struct,io_bitmap)
 312 #define INVALID_IO_BITMAP_OFFSET 0x8000
 313
 314 struct i387_fsave_struct {
 315         long    cwd;
 316         long    swd;
 317         long    twd;
 318         long    fip;
 319         long    fcs;
 320         long    foo;
 321         long    fos;
 322         long    st_space[20];   /* 8*10 bytes for each FP-reg = 80 bytes */
 323         long    status;         /* software status information */
 324 };
 325
 326 struct i387_fxsave_struct {
 327         unsigned short  cwd;
 328         unsigned short  swd;
 329         unsigned short  twd;
 330         unsigned short  fop;
 331         long    fip;
 332         long    fcs;
 333         long    foo;
 334         long    fos;
 335         long    mxcsr;
 336         long    mxcsr_mask;
 337         long    st_space[32];   /* 8*16 bytes for each FP-reg = 128 bytes */
 338         long    xmm_space[32];  /* 8*16 bytes for each XMM-reg = 128 bytes */
 339         long    padding[56];
 340 } __attribute__ ((aligned (16)));
 341
 342 struct i387_soft_struct {
 343         long    cwd;
 344         long    swd;
 345         long    twd;
 346         long    fip;
 347         long    fcs;
 348         long    foo;
 349         long    fos;
 350         long    st_space[20];   /* 8*10 bytes for each FP-reg = 80 bytes */
 351         unsigned char   ftop, changed, lookahead, no_update, rm, alimit;
 352         struct info     *info;
 353         unsigned long   entry_eip;
 354 };
 355
 356 union i387_union {
 357         struct i387_fsave_struct        fsave;
 358         struct i387_fxsave_struct       fxsave;
 359         struct i387_soft_struct soft;
 360 };
 361
 362 typedef struct {
 363         unsigned long seg;
 364 } mm_segment_t;
 365
 366 struct tss_struct {
 367         unsigned short  back_link,__blh;
 368         unsigned long   esp0;
 369         unsigned short  ss0,__ss0h;
 370         unsigned long   esp1;
 371         unsigned short  ss1,__ss1h;     /* ss1 is used to cache MSR_IA32_SYSENTER_CS */
 372         unsigned long   esp2;
 373         unsigned short  ss2,__ss2h;
 374         unsigned long   __cr3;
 375         unsigned long   eip;
 376         unsigned long   eflags;
 377         unsigned long   eax,ecx,edx,ebx;
 378         unsigned long   esp;
 379         unsigned long   ebp;
 380         unsigned long   esi;
 381         unsigned long   edi;
 382         unsigned short  es, __esh;
 383         unsigned short  cs, __csh;
 384         unsigned short  ss, __ssh;
 385         unsigned short  ds, __dsh;
 386         unsigned short  fs, __fsh;
 387         unsigned short  gs, __gsh;
 388         unsigned short  ldt, __ldth;
 389         unsigned short  trace, io_bitmap_base;
 390         /*
 391          * The extra 1 is there because the CPU will access an
 392          * additional byte beyond the end of the IO permission
 393          * bitmap. The extra byte must be all 1 bits, and must
 394          * be within the limit.
 395          */
 396         unsigned long   io_bitmap[IO_BITMAP_LONGS + 1];
 397         /*
 398          * pads the TSS to be cacheline-aligned (size is 0x100)
 399          */
 400         unsigned long __cacheline_filler[5];
 401         /*
 402          * .. and then another 0x100 bytes for emergency kernel stack
 403          */
 404         unsigned long stack[64];
 405 } __attribute__((packed));
 406
 407 #define ARCH_MIN_TASKALIGN      16
 408
 409 struct thread_struct {
 410 /* cached TLS descriptors. */
 411         struct desc_struct tls_array[GDT_ENTRY_TLS_ENTRIES];
 412         unsigned long   esp0;
 413         unsigned long   sysenter_cs;
 414         unsigned long   eip;
 415         unsigned long   esp;
 416         unsigned long   fs;
 417         unsigned long   gs;
 418 /* Hardware debugging registers */
 419         unsigned long   debugreg[8];  /* %%db0-7 debug registers */
 420 /* fault info */
 421         unsigned long   cr2, trap_no, error_code;
 422 /* floating point info */
 423         union i387_union        i387;
 424 /* virtual 86 mode info */
 425         struct vm86_struct __user * vm86_info;
 426         unsigned long           screen_bitmap;
 427         unsigned long           v86flags, v86mask, saved_esp0;
 428         unsigned int            saved_fs, saved_gs;
 429 /* IO permissions */
 430         unsigned long   *io_bitmap_ptr;
 431 };
 432
 433 #define INIT_THREAD  {                                                  \
 434         .vm86_info = NULL,                                              \
 435         .sysenter_cs = __KERNEL_CS,                                     \
 436         .io_bitmap_ptr = NULL,                                          \
 437 }
 438
 439 /*
 440  * Note that the .io_bitmap member must be extra-big. This is because
 441  * the CPU will access an additional byte beyond the end of the IO
 442  * permission bitmap. The extra byte must be all 1 bits, and must
 443  * be within the limit.
 444  */
 445 #define INIT_TSS  {                                                     \
 446         .esp0           = sizeof(init_stack) + (long)&init_stack,       \
 447         .ss0            = __KERNEL_DS,                                  \
 448         .esp1           = sizeof(init_tss[0]) + (long)&init_tss[0],     \
 449         .ss1            = __KERNEL_CS,                                  \
 450         .ldt            = GDT_ENTRY_LDT,                                \
 451         .io_bitmap_base = INVALID_IO_BITMAP_OFFSET,                     \
 452         .io_bitmap      = { [ 0 ... IO_BITMAP_LONGS] = ~0 },            \
 453 }
 454
 455 static inline void load_esp0(struct tss_struct *tss, struct thread_struct *thread)
 456 {
 457         tss->esp0 = thread->esp0;
 458         /* This can only happen when SEP is enabled, no need to test "SEP"arately */
 459         if (unlikely(tss->ss1 != thread->sysenter_cs)) {
 460                 tss->ss1 = thread->sysenter_cs;
 461                 wrmsr(MSR_IA32_SYSENTER_CS, thread->sysenter_cs, 0);
 462         }
 463 }
 464
 465 #define start_thread(regs, new_eip, new_esp) do {               \
 466         __asm__("movl %0,%%fs ; movl %0,%%gs": :"r" (0));       \
 467         set_fs(USER_DS);                                        \
 468         regs->xds = __USER_DS;                                  \
 469         regs->xes = __USER_DS;                                  \
 470         regs->xss = __USER_DS;                                  \
 471         regs->xcs = __USER_CS;                                  \
 472         regs->eip = new_eip;                                    \
 473         regs->esp = new_esp;                                    \
 474 } while (0)
 475
 476 /* Forward declaration, a strange C thing */
 477 struct task_struct;
 478 struct mm_struct;
 479
 480 /* Free all resources held by a thread. */
 481 extern void release_thread(struct task_struct *);
 482
 483 /* Prepare to copy thread state - unlazy all lazy status */
 484 extern void prepare_to_copy(struct task_struct *tsk);
 485
 486 /*
 487  * create a kernel thread without removing it from tasklists
 488  */
 489 extern int kernel_thread(int (*fn)(void *), void * arg, unsigned long flags);
 490
 491 extern unsigned long thread_saved_pc(struct task_struct *tsk);
 492 void show_trace(struct task_struct *task, unsigned long *stack);
 493
 494 unsigned long get_wchan(struct task_struct *p);
 495
 496 #define THREAD_SIZE_LONGS      (THREAD_SIZE/sizeof(unsigned long))
 497 #define KSTK_TOP(info)                                                 \
 498 ({                                                                     \
 499        unsigned long *__ptr = (unsigned long *)(info);                 \
 500        (unsigned long)(&__ptr[THREAD_SIZE_LONGS]);                     \
 501 })
 502
 503 #define task_pt_regs(task)                                             \
 504 ({                                                                     \
 505        struct pt_regs *__regs__;                                       \
 506        __regs__ = (struct pt_regs *)KSTK_TOP((task)->thread_info);     \
 507        __regs__ - 1;                                                   \
 508 })
 509
 510 #define KSTK_EIP(task) (task_pt_regs(task)->eip)
 511 #define KSTK_ESP(task) (task_pt_regs(task)->esp)
 512
 513
 514 struct microcode_header {
 515         unsigned int hdrver;
 516         unsigned int rev;
 517         unsigned int date;
 518         unsigned int sig;
 519         unsigned int cksum;
 520         unsigned int ldrver;
 521         unsigned int pf;
 522         unsigned int datasize;
 523         unsigned int totalsize;
 524         unsigned int reserved[3];
 525 };
 526
 527 struct microcode {
 528         struct microcode_header hdr;
 529         unsigned int bits[0];
 530 };
 531
 532 typedef struct microcode microcode_t;
 533 typedef struct microcode_header microcode_header_t;
 534
 535 /* microcode format is extended from prescott processors */
 536 struct extended_signature {
 537         unsigned int sig;
 538         unsigned int pf;
 539         unsigned int cksum;
 540 };
 541
 542 struct extended_sigtable {
 543         unsigned int count;
 544         unsigned int cksum;
 545         unsigned int reserved[3];
 546         struct extended_signature sigs[0];
 547 };
 548 /* '6' because it used to be for P6 only (but now covers Pentium 4 as well) */
 549 #define MICROCODE_IOCFREE       _IO('6',0)
 550
 551 /* REP NOP (PAUSE) is a good thing to insert into busy-wait loops. */
 552 static inline void rep_nop(void)
 553 {
 554         __asm__ __volatile__("rep;nop": : :"memory");
 555 }
 556
 557 #define cpu_relax()     rep_nop()
 558
 559 /* generic versions from gas */
 560 #define GENERIC_NOP1    ".byte 0x90\n"
 561 #define GENERIC_NOP2            ".byte 0x89,0xf6\n"
 562 #define GENERIC_NOP3        ".byte 0x8d,0x76,0x00\n"
 563 #define GENERIC_NOP4        ".byte 0x8d,0x74,0x26,0x00\n"
 564 #define GENERIC_NOP5        GENERIC_NOP1 GENERIC_NOP4
 565 #define GENERIC_NOP6    ".byte 0x8d,0xb6,0x00,0x00,0x00,0x00\n"
 566 #define GENERIC_NOP7    ".byte 0x8d,0xb4,0x26,0x00,0x00,0x00,0x00\n"
 567 #define GENERIC_NOP8    GENERIC_NOP1 GENERIC_NOP7
 568
 569 /* Opteron nops */
 570 #define K8_NOP1 GENERIC_NOP1
 571 #define K8_NOP2 ".byte 0x66,0x90\n"
 572 #define K8_NOP3 ".byte 0x66,0x66,0x90\n"
 573 #define K8_NOP4 ".byte 0x66,0x66,0x66,0x90\n"
 574 #define K8_NOP5 K8_NOP3 K8_NOP2
 575 #define K8_NOP6 K8_NOP3 K8_NOP3
 576 #define K8_NOP7 K8_NOP4 K8_NOP3
 577 #define K8_NOP8 K8_NOP4 K8_NOP4
 578
 579 /* K7 nops */
 580 /* uses eax dependencies (arbitary choice) */
 581 #define K7_NOP1  GENERIC_NOP1
 582 #define K7_NOP2 ".byte 0x8b,0xc0\n"
 583 #define K7_NOP3 ".byte 0x8d,0x04,0x20\n"
 584 #define K7_NOP4 ".byte 0x8d,0x44,0x20,0x00\n"
 585 #define K7_NOP5 K7_NOP4 ASM_NOP1
 586 #define K7_NOP6 ".byte 0x8d,0x80,0,0,0,0\n"
 587 #define K7_NOP7        ".byte 0x8D,0x04,0x05,0,0,0,0\n"
 588 #define K7_NOP8        K7_NOP7 ASM_NOP1
 589
 590 #ifdef CONFIG_MK8
 591 #define ASM_NOP1 K8_NOP1
 592 #define ASM_NOP2 K8_NOP2
 593 #define ASM_NOP3 K8_NOP3
 594 #define ASM_NOP4 K8_NOP4
 595 #define ASM_NOP5 K8_NOP5
 596 #define ASM_NOP6 K8_NOP6
 597 #define ASM_NOP7 K8_NOP7
 598 #define ASM_NOP8 K8_NOP8
 599 #elif defined(CONFIG_MK7)
 600 #define ASM_NOP1 K7_NOP1
 601 #define ASM_NOP2 K7_NOP2
 602 #define ASM_NOP3 K7_NOP3
 603 #define ASM_NOP4 K7_NOP4
 604 #define ASM_NOP5 K7_NOP5
 605 #define ASM_NOP6 K7_NOP6
 606 #define ASM_NOP7 K7_NOP7
 607 #define ASM_NOP8 K7_NOP8
 608 #else
 609 #define ASM_NOP1 GENERIC_NOP1
 610 #define ASM_NOP2 GENERIC_NOP2
 611 #define ASM_NOP3 GENERIC_NOP3
 612 #define ASM_NOP4 GENERIC_NOP4
 613 #define ASM_NOP5 GENERIC_NOP5
 614 #define ASM_NOP6 GENERIC_NOP6
 615 #define ASM_NOP7 GENERIC_NOP7
 616 #define ASM_NOP8 GENERIC_NOP8
 617 #endif
 618
 619 #define ASM_NOP_MAX 8
 620
 621 /* Prefetch instructions for Pentium III and AMD Athlon */
 622 /* It's not worth to care about 3dnow! prefetches for the K6
 623    because they are microcoded there and very slow.
 624    However we don't do prefetches for pre XP Athlons currently
 625    That should be fixed. */
 626 #define ARCH_HAS_PREFETCH
 627 extern inline void prefetch(const void *x)
 628 {
 629         alternative_input(ASM_NOP4,
 630                           "prefetchnta (%1)",
 631                           X86_FEATURE_XMM,
 632                           "r" (x));
 633 }
 634
 635 #define ARCH_HAS_PREFETCH
 636 #define ARCH_HAS_PREFETCHW
 637 #define ARCH_HAS_SPINLOCK_PREFETCH
 638
 639 /* 3dnow! prefetch to get an exclusive cache line. Useful for
 640    spinlocks to avoid one state transition in the cache coherency protocol. */
 641 extern inline void prefetchw(const void *x)
 642 {
 643         alternative_input(ASM_NOP4,
 644                           "prefetchw (%1)",
 645                           X86_FEATURE_3DNOW,
 646                           "r" (x));
 647 }
 648 #define spin_lock_prefetch(x)   prefetchw(x)
 649
 650 extern void select_idle_routine(const struct cpuinfo_x86 *c);
 651
 652 #define cache_line_size() (boot_cpu_data.x86_cache_alignment)
 653
 654 #ifdef CONFIG_SCHED_SMT
 655 #define ARCH_HAS_SCHED_DOMAIN
 656 #define ARCH_HAS_SCHED_WAKE_IDLE
 657 #endif
 658
 659 #endif /* __ASM_I386_PROCESSOR_H */