include/asm-i386/processor.h

   1 /*
   2  * include/asm-i386/processor.h
   3  *
   4  * Copyright (C) 1994 Linus Torvalds
   5  */
   6
   7 #ifndef __ASM_I386_PROCESSOR_H
   8 #define __ASM_I386_PROCESSOR_H
   9
  10 #include <asm/vm86.h>
  11 #include <asm/math_emu.h>
  12 #include <asm/segment.h>
  13 #include <asm/page.h>
  14 #include <asm/types.h>
  15 #include <asm/sigcontext.h>
  16 #include <asm/cpufeature.h>
  17 #include <asm/msr.h>
  18 #include <asm/system.h>
  19 #include <linux/cache.h>
  20 #include <linux/config.h>
  21 #include <linux/threads.h>
  22 #include <asm/percpu.h>
  23
  24 /* flag for disabling the tsc */
  25 extern int tsc_disable;
  26
  27 struct desc_struct {
  28         unsigned long a,b;
  29 };
  30
  31 #define desc_empty(desc) \
  32                 (!((desc)->a + (desc)->b))
  33
  34 #define desc_equal(desc1, desc2) \
  35                 (((desc1)->a == (desc2)->a) && ((desc1)->b == (desc2)->b))
  36 /*
  37  * Default implementation of macro that returns current
  38  * instruction pointer ("program counter").
  39  */
  40 #define current_text_addr() ({ void *pc; __asm__("movl $1f,%0\n1:":"=g" (pc)); pc; })
  41
  42 /*
  43  *  CPU type and hardware bug flags. Kept separately for each CPU.
  44  *  Members of this structure are referenced in head.S, so think twice
  45  *  before touching them. [mj]
  46  */
  47
  48 struct cpuinfo_x86 {
  49         __u8    x86;            /* CPU family */
  50         __u8    x86_vendor;     /* CPU vendor */
  51         __u8    x86_model;
  52         __u8    x86_mask;
  53         char    wp_works_ok;    /* It doesn't on 386's */
  54         char    hlt_works_ok;   /* Problems on some 486Dx4's and old 386's */
  55         char    hard_math;
  56         char    rfu;
  57         int     cpuid_level;    /* Maximum supported CPUID level, -1=no CPUID */
  58         unsigned long   x86_capability[NCAPINTS];
  59         char    x86_vendor_id[16];
  60         char    x86_model_id[64];
  61         int     x86_cache_size;  /* in KB - valid for CPUS which support this
  62                                     call  */
  63         int     x86_cache_alignment;    /* In bytes */
  64         int     fdiv_bug;
  65         int     f00f_bug;
  66         int     coma_bug;
  67         unsigned long loops_per_jiffy;
  68         unsigned char x86_num_cores;
  69 } __attribute__((__aligned__(SMP_CACHE_BYTES)));
  70
  71 #define X86_VENDOR_INTEL 0
  72 #define X86_VENDOR_CYRIX 1
  73 #define X86_VENDOR_AMD 2
  74 #define X86_VENDOR_UMC 3
  75 #define X86_VENDOR_NEXGEN 4
  76 #define X86_VENDOR_CENTAUR 5
  77 #define X86_VENDOR_RISE 6
  78 #define X86_VENDOR_TRANSMETA 7
  79 #define X86_VENDOR_NSC 8
  80 #define X86_VENDOR_NUM 9
  81 #define X86_VENDOR_UNKNOWN 0xff
  82
  83 /*
  84  * capabilities of CPUs
  85  */
  86
  87 extern struct cpuinfo_x86 boot_cpu_data;
  88 extern struct cpuinfo_x86 new_cpu_data;
  89 extern struct tss_struct doublefault_tss;
  90 DECLARE_PER_CPU(struct tss_struct, init_tss);
  91
  92 #ifdef CONFIG_SMP
  93 extern struct cpuinfo_x86 cpu_data[];
  94 #define current_cpu_data cpu_data[smp_processor_id()]
  95 #else
  96 #define cpu_data (&boot_cpu_data)
  97 #define current_cpu_data boot_cpu_data
  98 #endif
  99
 100 extern  int phys_proc_id[NR_CPUS];
 101 extern  int cpu_core_id[NR_CPUS];
 102 extern char ignore_fpu_irq;
 103
 104 extern void identify_cpu(struct cpuinfo_x86 *);
 105 extern void print_cpu_info(struct cpuinfo_x86 *);
 106 extern unsigned int init_intel_cacheinfo(struct cpuinfo_x86 *c);
 107
 108 #ifdef CONFIG_X86_HT
 109 extern void detect_ht(struct cpuinfo_x86 *c);
 110 #else
 111 static inline void detect_ht(struct cpuinfo_x86 *c) {}
 112 #endif
 113
 114 /*
 115  * EFLAGS bits
 116  */
 117 #define X86_EFLAGS_CF   0x00000001 /* Carry Flag */
 118 #define X86_EFLAGS_PF   0x00000004 /* Parity Flag */
 119 #define X86_EFLAGS_AF   0x00000010 /* Auxillary carry Flag */
 120 #define X86_EFLAGS_ZF   0x00000040 /* Zero Flag */
 121 #define X86_EFLAGS_SF   0x00000080 /* Sign Flag */
 122 #define X86_EFLAGS_TF   0x00000100 /* Trap Flag */
 123 #define X86_EFLAGS_IF   0x00000200 /* Interrupt Flag */
 124 #define X86_EFLAGS_DF   0x00000400 /* Direction Flag */
 125 #define X86_EFLAGS_OF   0x00000800 /* Overflow Flag */
 126 #define X86_EFLAGS_IOPL 0x00003000 /* IOPL mask */
 127 #define X86_EFLAGS_NT   0x00004000 /* Nested Task */
 128 #define X86_EFLAGS_RF   0x00010000 /* Resume Flag */
 129 #define X86_EFLAGS_VM   0x00020000 /* Virtual Mode */
 130 #define X86_EFLAGS_AC   0x00040000 /* Alignment Check */
 131 #define X86_EFLAGS_VIF  0x00080000 /* Virtual Interrupt Flag */
 132 #define X86_EFLAGS_VIP  0x00100000 /* Virtual Interrupt Pending */
 133 #define X86_EFLAGS_ID   0x00200000 /* CPUID detection flag */
 134
 135 /*
 136  * Generic CPUID function
 137  * clear %ecx since some cpus (Cyrix MII) do not set or clear %ecx
 138  * resulting in stale register contents being returned.
 139  */
 140 static inline void cpuid(unsigned int op, unsigned int *eax, unsigned int *ebx, unsigned int *ecx, unsigned int *edx)
 141 {
 142         __asm__("cpuid"
 143                 : "=a" (*eax),
 144                   "=b" (*ebx),
 145                   "=c" (*ecx),
 146                   "=d" (*edx)
 147                 : "0" (op), "c"(0));
 148 }
 149
 150 /* Some CPUID calls want 'count' to be placed in ecx */
 151 static inline void cpuid_count(int op, int count, int *eax, int *ebx, int *ecx,
 152                 int *edx)
 153 {
 154         __asm__("cpuid"
 155                 : "=a" (*eax),
 156                   "=b" (*ebx),
 157                   "=c" (*ecx),
 158                   "=d" (*edx)
 159                 : "0" (op), "c" (count));
 160 }
 161
 162 /*
 163  * CPUID functions returning a single datum
 164  */
 165 static inline unsigned int cpuid_eax(unsigned int op)
 166 {
 167         unsigned int eax;
 168
 169         __asm__("cpuid"
 170                 : "=a" (eax)
 171                 : "0" (op)
 172                 : "bx", "cx", "dx");
 173         return eax;
 174 }
 175 static inline unsigned int cpuid_ebx(unsigned int op)
 176 {
 177         unsigned int eax, ebx;
 178
 179         __asm__("cpuid"
 180                 : "=a" (eax), "=b" (ebx)
 181                 : "0" (op)
 182                 : "cx", "dx" );
 183         return ebx;
 184 }
 185 static inline unsigned int cpuid_ecx(unsigned int op)
 186 {
 187         unsigned int eax, ecx;
 188
 189         __asm__("cpuid"
 190                 : "=a" (eax), "=c" (ecx)
 191                 : "0" (op)
 192                 : "bx", "dx" );
 193         return ecx;
 194 }
 195 static inline unsigned int cpuid_edx(unsigned int op)
 196 {
 197         unsigned int eax, edx;
 198
 199         __asm__("cpuid"
 200                 : "=a" (eax), "=d" (edx)
 201                 : "0" (op)
 202                 : "bx", "cx");
 203         return edx;
 204 }
 205
 206 #define load_cr3(pgdir) \
 207         asm volatile("movl %0,%%cr3": :"r" (__pa(pgdir)))
 208
 209
 210 /*
 211  * Intel CPU features in CR4
 212  */
 213 #define X86_CR4_VME             0x0001  /* enable vm86 extensions */
 214 #define X86_CR4_PVI             0x0002  /* virtual interrupts flag enable */
 215 #define X86_CR4_TSD             0x0004  /* disable time stamp at ipl 3 */
 216 #define X86_CR4_DE              0x0008  /* enable debugging extensions */
 217 #define X86_CR4_PSE             0x0010  /* enable page size extensions */
 218 #define X86_CR4_PAE             0x0020  /* enable physical address extensions */
 219 #define X86_CR4_MCE             0x0040  /* Machine check enable */
 220 #define X86_CR4_PGE             0x0080  /* enable global pages */
 221 #define X86_CR4_PCE             0x0100  /* enable performance counters at ipl 3 */
 222 #define X86_CR4_OSFXSR          0x0200  /* enable fast FPU save and restore */
 223 #define X86_CR4_OSXMMEXCPT      0x0400  /* enable unmasked SSE exceptions */
 224
 225 /*
 226  * Save the cr4 feature set we're using (ie
 227  * Pentium 4MB enable and PPro Global page
 228  * enable), so that any CPU's that boot up
 229  * after us can get the correct flags.
 230  */
 231 extern unsigned long mmu_cr4_features;
 232
 233 static inline void set_in_cr4 (unsigned long mask)
 234 {
 235         mmu_cr4_features |= mask;
 236         __asm__("movl %%cr4,%%eax\n\t"
 237                 "orl %0,%%eax\n\t"
 238                 "movl %%eax,%%cr4\n"
 239                 : : "irg" (mask)
 240                 :"ax");
 241 }
 242
 243 static inline void clear_in_cr4 (unsigned long mask)
 244 {
 245         mmu_cr4_features &= ~mask;
 246         __asm__("movl %%cr4,%%eax\n\t"
 247                 "andl %0,%%eax\n\t"
 248                 "movl %%eax,%%cr4\n"
 249                 : : "irg" (~mask)
 250                 :"ax");
 251 }
 252
 253 /*
 254  *      NSC/Cyrix CPU configuration register indexes
 255  */
 256
 257 #define CX86_PCR0 0x20
 258 #define CX86_GCR  0xb8
 259 #define CX86_CCR0 0xc0
 260 #define CX86_CCR1 0xc1
 261 #define CX86_CCR2 0xc2
 262 #define CX86_CCR3 0xc3
 263 #define CX86_CCR4 0xe8
 264 #define CX86_CCR5 0xe9
 265 #define CX86_CCR6 0xea
 266 #define CX86_CCR7 0xeb
 267 #define CX86_PCR1 0xf0
 268 #define CX86_DIR0 0xfe
 269 #define CX86_DIR1 0xff
 270 #define CX86_ARR_BASE 0xc4
 271 #define CX86_RCR_BASE 0xdc
 272
 273 /*
 274  *      NSC/Cyrix CPU indexed register access macros
 275  */
 276
 277 #define getCx86(reg) ({ outb((reg), 0x22); inb(0x23); })
 278
 279 #define setCx86(reg, data) do { \
 280         outb((reg), 0x22); \
 281         outb((data), 0x23); \
 282 } while (0)
 283
 284 static inline void __monitor(const void *eax, unsigned long ecx,
 285                 unsigned long edx)
 286 {
 287         /* "monitor %eax,%ecx,%edx;" */
 288         asm volatile(
 289                 ".byte 0x0f,0x01,0xc8;"
 290                 : :"a" (eax), "c" (ecx), "d"(edx));
 291 }
 292
 293 static inline void __mwait(unsigned long eax, unsigned long ecx)
 294 {
 295         /* "mwait %eax,%ecx;" */
 296         asm volatile(
 297                 ".byte 0x0f,0x01,0xc9;"
 298                 : :"a" (eax), "c" (ecx));
 299 }
 300
 301 /* from system description table in BIOS.  Mostly for MCA use, but
 302 others may find it useful. */
 303 extern unsigned int machine_id;
 304 extern unsigned int machine_submodel_id;
 305 extern unsigned int BIOS_revision;
 306 extern unsigned int mca_pentium_flag;
 307
 308 /* Boot loader type from the setup header */
 309 extern int bootloader_type;
 310
 311 /*
 312  * User space process size: (3GB default).
 313  */
 314 #define __TASK_SIZE             (__PAGE_OFFSET)
 315 #define TASK_SIZE               ((unsigned long)__TASK_SIZE)
 316
 317 /* This decides where the kernel will search for a free chunk of vm
 318  * space during mmap's.
 319  */
 320 #define TASK_UNMAPPED_BASE      (PAGE_ALIGN(TASK_SIZE / 3))
 321
 322 #define HAVE_ARCH_PICK_MMAP_LAYOUT
 323
 324 /*
 325  * Size of io_bitmap.
 326  */
 327 #define IO_BITMAP_BITS  65536
 328 #define IO_BITMAP_BYTES (IO_BITMAP_BITS/8)
 329 #define IO_BITMAP_LONGS (IO_BITMAP_BYTES/sizeof(long))
 330 #define IO_BITMAP_OFFSET offsetof(struct tss_struct,io_bitmap)
 331 #define INVALID_IO_BITMAP_OFFSET 0x8000
 332 #define INVALID_IO_BITMAP_OFFSET_LAZY 0x9000
 333
 334 struct i387_fsave_struct {
 335         long    cwd;
 336         long    swd;
 337         long    twd;
 338         long    fip;
 339         long    fcs;
 340         long    foo;
 341         long    fos;
 342         long    st_space[20];   /* 8*10 bytes for each FP-reg = 80 bytes */
 343         long    status;         /* software status information */
 344 };
 345
 346 struct i387_fxsave_struct {
 347         unsigned short  cwd;
 348         unsigned short  swd;
 349         unsigned short  twd;
 350         unsigned short  fop;
 351         long    fip;
 352         long    fcs;
 353         long    foo;
 354         long    fos;
 355         long    mxcsr;
 356         long    mxcsr_mask;
 357         long    st_space[32];   /* 8*16 bytes for each FP-reg = 128 bytes */
 358         long    xmm_space[32];  /* 8*16 bytes for each XMM-reg = 128 bytes */
 359         long    padding[56];
 360 } __attribute__ ((aligned (16)));
 361
 362 struct i387_soft_struct {
 363         long    cwd;
 364         long    swd;
 365         long    twd;
 366         long    fip;
 367         long    fcs;
 368         long    foo;
 369         long    fos;
 370         long    st_space[20];   /* 8*10 bytes for each FP-reg = 80 bytes */
 371         unsigned char   ftop, changed, lookahead, no_update, rm, alimit;
 372         struct info     *info;
 373         unsigned long   entry_eip;
 374 };
 375
 376 union i387_union {
 377         struct i387_fsave_struct        fsave;
 378         struct i387_fxsave_struct       fxsave;
 379         struct i387_soft_struct soft;
 380 };
 381
 382 typedef struct {
 383         unsigned long seg;
 384 } mm_segment_t;
 385
 386 struct thread_struct;
 387
 388 struct tss_struct {
 389         unsigned short  back_link,__blh;
 390         unsigned long   esp0;
 391         unsigned short  ss0,__ss0h;
 392         unsigned long   esp1;
 393         unsigned short  ss1,__ss1h;     /* ss1 is used to cache MSR_IA32_SYSENTER_CS */
 394         unsigned long   esp2;
 395         unsigned short  ss2,__ss2h;
 396         unsigned long   __cr3;
 397         unsigned long   eip;
 398         unsigned long   eflags;
 399         unsigned long   eax,ecx,edx,ebx;
 400         unsigned long   esp;
 401         unsigned long   ebp;
 402         unsigned long   esi;
 403         unsigned long   edi;
 404         unsigned short  es, __esh;
 405         unsigned short  cs, __csh;
 406         unsigned short  ss, __ssh;
 407         unsigned short  ds, __dsh;
 408         unsigned short  fs, __fsh;
 409         unsigned short  gs, __gsh;
 410         unsigned short  ldt, __ldth;
 411         unsigned short  trace, io_bitmap_base;
 412         /*
 413          * The extra 1 is there because the CPU will access an
 414          * additional byte beyond the end of the IO permission
 415          * bitmap. The extra byte must be all 1 bits, and must
 416          * be within the limit.
 417          */
 418         unsigned long   io_bitmap[IO_BITMAP_LONGS + 1];
 419         /*
 420          * Cache the current maximum and the last task that used the bitmap:
 421          */
 422         unsigned long io_bitmap_max;
 423         struct thread_struct *io_bitmap_owner;
 424         /*
 425          * pads the TSS to be cacheline-aligned (size is 0x100)
 426          */
 427         unsigned long __cacheline_filler[35];
 428         /*
 429          * .. and then another 0x100 bytes for emergency kernel stack
 430          */
 431         unsigned long stack[64];
 432 } __attribute__((packed));
 433
 434 #define ARCH_MIN_TASKALIGN      16
 435
 436 struct thread_struct {
 437 /* cached TLS descriptors. */
 438         struct desc_struct tls_array[GDT_ENTRY_TLS_ENTRIES];
 439         unsigned long   esp0;
 440         unsigned long   sysenter_cs;
 441         unsigned long   eip;
 442         unsigned long   esp;
 443         unsigned long   fs;
 444         unsigned long   gs;
 445 /* Hardware debugging registers */
 446         unsigned long   debugreg[8];  /* %%db0-7 debug registers */
 447 /* fault info */
 448         unsigned long   cr2, trap_no, error_code;
 449 /* floating point info */
 450         union i387_union        i387;
 451 /* virtual 86 mode info */
 452         struct vm86_struct __user * vm86_info;
 453         unsigned long           screen_bitmap;
 454         unsigned long           v86flags, v86mask, saved_esp0;
 455         unsigned int            saved_fs, saved_gs;
 456 /* IO permissions */
 457         unsigned long   *io_bitmap_ptr;
 458 /* max allowed port in the bitmap, in bytes: */
 459         unsigned long   io_bitmap_max;
 460 };
 461
 462 #define INIT_THREAD  {                                                  \
 463         .vm86_info = NULL,                                              \
 464         .sysenter_cs = __KERNEL_CS,                                     \
 465         .io_bitmap_ptr = NULL,                                          \
 466 }
 467
 468 /*
 469  * Note that the .io_bitmap member must be extra-big. This is because
 470  * the CPU will access an additional byte beyond the end of the IO
 471  * permission bitmap. The extra byte must be all 1 bits, and must
 472  * be within the limit.
 473  */
 474 #define INIT_TSS  {                                                     \
 475         .esp0           = sizeof(init_stack) + (long)&init_stack,       \
 476         .ss0            = __KERNEL_DS,                                  \
 477         .ss1            = __KERNEL_CS,                                  \
 478         .ldt            = GDT_ENTRY_LDT,                                \
 479         .io_bitmap_base = INVALID_IO_BITMAP_OFFSET,                     \
 480         .io_bitmap      = { [ 0 ... IO_BITMAP_LONGS] = ~0 },            \
 481 }
 482
 483 static inline void load_esp0(struct tss_struct *tss, struct thread_struct *thread)
 484 {
 485         tss->esp0 = thread->esp0;
 486         /* This can only happen when SEP is enabled, no need to test "SEP"arately */
 487         if (unlikely(tss->ss1 != thread->sysenter_cs)) {
 488                 tss->ss1 = thread->sysenter_cs;
 489                 wrmsr(MSR_IA32_SYSENTER_CS, thread->sysenter_cs, 0);
 490         }
 491 }
 492
 493 #define start_thread(regs, new_eip, new_esp) do {               \
 494         __asm__("movl %0,%%fs ; movl %0,%%gs": :"r" (0));       \
 495         set_fs(USER_DS);                                        \
 496         regs->xds = __USER_DS;                                  \
 497         regs->xes = __USER_DS;                                  \
 498         regs->xss = __USER_DS;                                  \
 499         regs->xcs = __USER_CS;                                  \
 500         regs->eip = new_eip;                                    \
 501         regs->esp = new_esp;                                    \
 502 } while (0)
 503
 504 /*
 505  * This special macro can be used to load a debugging register
 506  */
 507 #define loaddebug(thread,register) \
 508                __asm__("movl %0,%%db" #register  \
 509                        : /* no output */ \
 510                        :"r" ((thread)->debugreg[register]))
 511
 512 /* Forward declaration, a strange C thing */
 513 struct task_struct;
 514 struct mm_struct;
 515
 516 /* Free all resources held by a thread. */
 517 extern void release_thread(struct task_struct *);
 518
 519 /* Prepare to copy thread state - unlazy all lazy status */
 520 extern void prepare_to_copy(struct task_struct *tsk);
 521
 522 /*
 523  * create a kernel thread without removing it from tasklists
 524  */
 525 extern int kernel_thread(int (*fn)(void *), void * arg, unsigned long flags);
 526
 527 extern unsigned long thread_saved_pc(struct task_struct *tsk);
 528 void show_trace(struct task_struct *task, unsigned long *stack);
 529
 530 unsigned long get_wchan(struct task_struct *p);
 531
 532 #define THREAD_SIZE_LONGS      (THREAD_SIZE/sizeof(unsigned long))
 533 #define KSTK_TOP(info)                                                 \
 534 ({                                                                     \
 535        unsigned long *__ptr = (unsigned long *)(info);                 \
 536        (unsigned long)(&__ptr[THREAD_SIZE_LONGS]);                     \
 537 })
 538
 539 #define task_pt_regs(task)                                             \
 540 ({                                                                     \
 541        struct pt_regs *__regs__;                                       \
 542        __regs__ = (struct pt_regs *)KSTK_TOP((task)->thread_info);     \
 543        __regs__ - 1;                                                   \
 544 })
 545
 546 #define KSTK_EIP(task) (task_pt_regs(task)->eip)
 547 #define KSTK_ESP(task) (task_pt_regs(task)->esp)
 548
 549
 550 struct microcode_header {
 551         unsigned int hdrver;
 552         unsigned int rev;
 553         unsigned int date;
 554         unsigned int sig;
 555         unsigned int cksum;
 556         unsigned int ldrver;
 557         unsigned int pf;
 558         unsigned int datasize;
 559         unsigned int totalsize;
 560         unsigned int reserved[3];
 561 };
 562
 563 struct microcode {
 564         struct microcode_header hdr;
 565         unsigned int bits[0];
 566 };
 567
 568 typedef struct microcode microcode_t;
 569 typedef struct microcode_header microcode_header_t;
 570
 571 /* microcode format is extended from prescott processors */
 572 struct extended_signature {
 573         unsigned int sig;
 574         unsigned int pf;
 575         unsigned int cksum;
 576 };
 577
 578 struct extended_sigtable {
 579         unsigned int count;
 580         unsigned int cksum;
 581         unsigned int reserved[3];
 582         struct extended_signature sigs[0];
 583 };
 584 /* '6' because it used to be for P6 only (but now covers Pentium 4 as well) */
 585 #define MICROCODE_IOCFREE       _IO('6',0)
 586
 587 /* REP NOP (PAUSE) is a good thing to insert into busy-wait loops. */
 588 static inline void rep_nop(void)
 589 {
 590         __asm__ __volatile__("rep;nop": : :"memory");
 591 }
 592
 593 #define cpu_relax()     rep_nop()
 594
 595 /* generic versions from gas */
 596 #define GENERIC_NOP1    ".byte 0x90\n"
 597 #define GENERIC_NOP2            ".byte 0x89,0xf6\n"
 598 #define GENERIC_NOP3        ".byte 0x8d,0x76,0x00\n"
 599 #define GENERIC_NOP4        ".byte 0x8d,0x74,0x26,0x00\n"
 600 #define GENERIC_NOP5        GENERIC_NOP1 GENERIC_NOP4
 601 #define GENERIC_NOP6    ".byte 0x8d,0xb6,0x00,0x00,0x00,0x00\n"
 602 #define GENERIC_NOP7    ".byte 0x8d,0xb4,0x26,0x00,0x00,0x00,0x00\n"
 603 #define GENERIC_NOP8    GENERIC_NOP1 GENERIC_NOP7
 604
 605 /* Opteron nops */
 606 #define K8_NOP1 GENERIC_NOP1
 607 #define K8_NOP2 ".byte 0x66,0x90\n"
 608 #define K8_NOP3 ".byte 0x66,0x66,0x90\n"
 609 #define K8_NOP4 ".byte 0x66,0x66,0x66,0x90\n"
 610 #define K8_NOP5 K8_NOP3 K8_NOP2
 611 #define K8_NOP6 K8_NOP3 K8_NOP3
 612 #define K8_NOP7 K8_NOP4 K8_NOP3
 613 #define K8_NOP8 K8_NOP4 K8_NOP4
 614
 615 /* K7 nops */
 616 /* uses eax dependencies (arbitary choice) */
 617 #define K7_NOP1  GENERIC_NOP1
 618 #define K7_NOP2 ".byte 0x8b,0xc0\n"
 619 #define K7_NOP3 ".byte 0x8d,0x04,0x20\n"
 620 #define K7_NOP4 ".byte 0x8d,0x44,0x20,0x00\n"
 621 #define K7_NOP5 K7_NOP4 ASM_NOP1
 622 #define K7_NOP6 ".byte 0x8d,0x80,0,0,0,0\n"
 623 #define K7_NOP7        ".byte 0x8D,0x04,0x05,0,0,0,0\n"
 624 #define K7_NOP8        K7_NOP7 ASM_NOP1
 625
 626 #ifdef CONFIG_MK8
 627 #define ASM_NOP1 K8_NOP1
 628 #define ASM_NOP2 K8_NOP2
 629 #define ASM_NOP3 K8_NOP3
 630 #define ASM_NOP4 K8_NOP4
 631 #define ASM_NOP5 K8_NOP5
 632 #define ASM_NOP6 K8_NOP6
 633 #define ASM_NOP7 K8_NOP7
 634 #define ASM_NOP8 K8_NOP8
 635 #elif defined(CONFIG_MK7)
 636 #define ASM_NOP1 K7_NOP1
 637 #define ASM_NOP2 K7_NOP2
 638 #define ASM_NOP3 K7_NOP3
 639 #define ASM_NOP4 K7_NOP4
 640 #define ASM_NOP5 K7_NOP5
 641 #define ASM_NOP6 K7_NOP6
 642 #define ASM_NOP7 K7_NOP7
 643 #define ASM_NOP8 K7_NOP8
 644 #else
 645 #define ASM_NOP1 GENERIC_NOP1
 646 #define ASM_NOP2 GENERIC_NOP2
 647 #define ASM_NOP3 GENERIC_NOP3
 648 #define ASM_NOP4 GENERIC_NOP4
 649 #define ASM_NOP5 GENERIC_NOP5
 650 #define ASM_NOP6 GENERIC_NOP6
 651 #define ASM_NOP7 GENERIC_NOP7
 652 #define ASM_NOP8 GENERIC_NOP8
 653 #endif
 654
 655 #define ASM_NOP_MAX 8
 656
 657 /* Prefetch instructions for Pentium III and AMD Athlon */
 658 /* It's not worth to care about 3dnow! prefetches for the K6
 659    because they are microcoded there and very slow.
 660    However we don't do prefetches for pre XP Athlons currently
 661    That should be fixed. */
 662 #define ARCH_HAS_PREFETCH
 663 extern inline void prefetch(const void *x)
 664 {
 665         alternative_input(ASM_NOP4,
 666                           "prefetchnta (%1)",
 667                           X86_FEATURE_XMM,
 668                           "r" (x));
 669 }
 670
 671 #define ARCH_HAS_PREFETCH
 672 #define ARCH_HAS_PREFETCHW
 673 #define ARCH_HAS_SPINLOCK_PREFETCH
 674
 675 /* 3dnow! prefetch to get an exclusive cache line. Useful for
 676    spinlocks to avoid one state transition in the cache coherency protocol. */
 677 extern inline void prefetchw(const void *x)
 678 {
 679         alternative_input(ASM_NOP4,
 680                           "prefetchw (%1)",
 681                           X86_FEATURE_3DNOW,
 682                           "r" (x));
 683 }
 684 #define spin_lock_prefetch(x)   prefetchw(x)
 685
 686 extern void select_idle_routine(const struct cpuinfo_x86 *c);
 687
 688 #define cache_line_size() (boot_cpu_data.x86_cache_alignment)
 689
 690 extern unsigned long boot_option_idle_override;
 691
 692 #endif /* __ASM_I386_PROCESSOR_H */