include/asm-i386/processor.h

   1 /*
   2  * include/asm-i386/processor.h
   3  *
   4  * Copyright (C) 1994 Linus Torvalds
   5  */
   6
   7 #ifndef __ASM_I386_PROCESSOR_H
   8 #define __ASM_I386_PROCESSOR_H
   9
  10 #include <asm/vm86.h>
  11 #include <asm/math_emu.h>
  12 #include <asm/segment.h>
  13 #include <asm/page.h>
  14 #include <asm/types.h>
  15 #include <asm/sigcontext.h>
  16 #include <asm/cpufeature.h>
  17 #include <asm/msr.h>
  18 #include <asm/system.h>
  19 #include <linux/cache.h>
  20 #include <linux/threads.h>
  21 #include <asm/percpu.h>
  22 #include <linux/cpumask.h>
  23
  24 /* flag for disabling the tsc */
  25 extern int tsc_disable;
  26
  27 struct desc_struct {
  28         unsigned long a,b;
  29 };
  30
  31 #define desc_empty(desc) \
  32                 (!((desc)->a | (desc)->b))
  33
  34 #define desc_equal(desc1, desc2) \
  35                 (((desc1)->a == (desc2)->a) && ((desc1)->b == (desc2)->b))
  36 /*
  37  * Default implementation of macro that returns current
  38  * instruction pointer ("program counter").
  39  */
  40 #define current_text_addr() ({ void *pc; __asm__("movl $1f,%0\n1:":"=g" (pc)); pc; })
  41
  42 /*
  43  *  CPU type and hardware bug flags. Kept separately for each CPU.
  44  *  Members of this structure are referenced in head.S, so think twice
  45  *  before touching them. [mj]
  46  */
  47
  48 struct cpuinfo_x86 {
  49         __u8    x86;            /* CPU family */
  50         __u8    x86_vendor;     /* CPU vendor */
  51         __u8    x86_model;
  52         __u8    x86_mask;
  53         char    wp_works_ok;    /* It doesn't on 386's */
  54         char    hlt_works_ok;   /* Problems on some 486Dx4's and old 386's */
  55         char    hard_math;
  56         char    rfu;
  57         int     cpuid_level;    /* Maximum supported CPUID level, -1=no CPUID */
  58         unsigned long   x86_capability[NCAPINTS];
  59         char    x86_vendor_id[16];
  60         char    x86_model_id[64];
  61         int     x86_cache_size;  /* in KB - valid for CPUS which support this
  62                                     call  */
  63         int     x86_cache_alignment;    /* In bytes */
  64         char    fdiv_bug;
  65         char    f00f_bug;
  66         char    coma_bug;
  67         char    pad0;
  68         int     x86_power;
  69         unsigned long loops_per_jiffy;
  70 #ifdef CONFIG_SMP
  71         cpumask_t llc_shared_map;       /* cpus sharing the last level cache */
  72 #endif
  73         unsigned char x86_max_cores;    /* cpuid returned max cores value */
  74         unsigned char apicid;
  75 #ifdef CONFIG_SMP
  76         unsigned char booted_cores;     /* number of cores as seen by OS */
  77         __u8 phys_proc_id;              /* Physical processor id. */
  78         __u8 cpu_core_id;               /* Core id */
  79 #endif
  80 } __attribute__((__aligned__(SMP_CACHE_BYTES)));
  81
  82 #define X86_VENDOR_INTEL 0
  83 #define X86_VENDOR_CYRIX 1
  84 #define X86_VENDOR_AMD 2
  85 #define X86_VENDOR_UMC 3
  86 #define X86_VENDOR_NEXGEN 4
  87 #define X86_VENDOR_CENTAUR 5
  88 #define X86_VENDOR_RISE 6
  89 #define X86_VENDOR_TRANSMETA 7
  90 #define X86_VENDOR_NSC 8
  91 #define X86_VENDOR_NUM 9
  92 #define X86_VENDOR_UNKNOWN 0xff
  93
  94 /*
  95  * capabilities of CPUs
  96  */
  97
  98 extern struct cpuinfo_x86 boot_cpu_data;
  99 extern struct cpuinfo_x86 new_cpu_data;
 100 extern struct tss_struct doublefault_tss;
 101 DECLARE_PER_CPU(struct tss_struct, init_tss);
 102
 103 #ifdef CONFIG_SMP
 104 extern struct cpuinfo_x86 cpu_data[];
 105 #define current_cpu_data cpu_data[smp_processor_id()]
 106 #else
 107 #define cpu_data (&boot_cpu_data)
 108 #define current_cpu_data boot_cpu_data
 109 #endif
 110
 111 extern  int cpu_llc_id[NR_CPUS];
 112 extern char ignore_fpu_irq;
 113
 114 extern void identify_cpu(struct cpuinfo_x86 *);
 115 extern void print_cpu_info(struct cpuinfo_x86 *);
 116 extern unsigned int init_intel_cacheinfo(struct cpuinfo_x86 *c);
 117 extern unsigned short num_cache_leaves;
 118
 119 #ifdef CONFIG_X86_HT
 120 extern void detect_ht(struct cpuinfo_x86 *c);
 121 #else
 122 static inline void detect_ht(struct cpuinfo_x86 *c) {}
 123 #endif
 124
 125 /*
 126  * EFLAGS bits
 127  */
 128 #define X86_EFLAGS_CF   0x00000001 /* Carry Flag */
 129 #define X86_EFLAGS_PF   0x00000004 /* Parity Flag */
 130 #define X86_EFLAGS_AF   0x00000010 /* Auxillary carry Flag */
 131 #define X86_EFLAGS_ZF   0x00000040 /* Zero Flag */
 132 #define X86_EFLAGS_SF   0x00000080 /* Sign Flag */
 133 #define X86_EFLAGS_TF   0x00000100 /* Trap Flag */
 134 #define X86_EFLAGS_IF   0x00000200 /* Interrupt Flag */
 135 #define X86_EFLAGS_DF   0x00000400 /* Direction Flag */
 136 #define X86_EFLAGS_OF   0x00000800 /* Overflow Flag */
 137 #define X86_EFLAGS_IOPL 0x00003000 /* IOPL mask */
 138 #define X86_EFLAGS_NT   0x00004000 /* Nested Task */
 139 #define X86_EFLAGS_RF   0x00010000 /* Resume Flag */
 140 #define X86_EFLAGS_VM   0x00020000 /* Virtual Mode */
 141 #define X86_EFLAGS_AC   0x00040000 /* Alignment Check */
 142 #define X86_EFLAGS_VIF  0x00080000 /* Virtual Interrupt Flag */
 143 #define X86_EFLAGS_VIP  0x00100000 /* Virtual Interrupt Pending */
 144 #define X86_EFLAGS_ID   0x00200000 /* CPUID detection flag */
 145
 146 /*
 147  * Generic CPUID function
 148  * clear %ecx since some cpus (Cyrix MII) do not set or clear %ecx
 149  * resulting in stale register contents being returned.
 150  */
 151 static inline void cpuid(unsigned int op, unsigned int *eax, unsigned int *ebx, unsigned int *ecx, unsigned int *edx)
 152 {
 153         __asm__("cpuid"
 154                 : "=a" (*eax),
 155                   "=b" (*ebx),
 156                   "=c" (*ecx),
 157                   "=d" (*edx)
 158                 : "0" (op), "c"(0));
 159 }
 160
 161 /* Some CPUID calls want 'count' to be placed in ecx */
 162 static inline void cpuid_count(int op, int count, int *eax, int *ebx, int *ecx,
 163                 int *edx)
 164 {
 165         __asm__("cpuid"
 166                 : "=a" (*eax),
 167                   "=b" (*ebx),
 168                   "=c" (*ecx),
 169                   "=d" (*edx)
 170                 : "0" (op), "c" (count));
 171 }
 172
 173 /*
 174  * CPUID functions returning a single datum
 175  */
 176 static inline unsigned int cpuid_eax(unsigned int op)
 177 {
 178         unsigned int eax;
 179
 180         __asm__("cpuid"
 181                 : "=a" (eax)
 182                 : "0" (op)
 183                 : "bx", "cx", "dx");
 184         return eax;
 185 }
 186 static inline unsigned int cpuid_ebx(unsigned int op)
 187 {
 188         unsigned int eax, ebx;
 189
 190         __asm__("cpuid"
 191                 : "=a" (eax), "=b" (ebx)
 192                 : "0" (op)
 193                 : "cx", "dx" );
 194         return ebx;
 195 }
 196 static inline unsigned int cpuid_ecx(unsigned int op)
 197 {
 198         unsigned int eax, ecx;
 199
 200         __asm__("cpuid"
 201                 : "=a" (eax), "=c" (ecx)
 202                 : "0" (op)
 203                 : "bx", "dx" );
 204         return ecx;
 205 }
 206 static inline unsigned int cpuid_edx(unsigned int op)
 207 {
 208         unsigned int eax, edx;
 209
 210         __asm__("cpuid"
 211                 : "=a" (eax), "=d" (edx)
 212                 : "0" (op)
 213                 : "bx", "cx");
 214         return edx;
 215 }
 216
 217 #define load_cr3(pgdir) write_cr3(__pa(pgdir))
 218
 219 /*
 220  * Intel CPU features in CR4
 221  */
 222 #define X86_CR4_VME             0x0001  /* enable vm86 extensions */
 223 #define X86_CR4_PVI             0x0002  /* virtual interrupts flag enable */
 224 #define X86_CR4_TSD             0x0004  /* disable time stamp at ipl 3 */
 225 #define X86_CR4_DE              0x0008  /* enable debugging extensions */
 226 #define X86_CR4_PSE             0x0010  /* enable page size extensions */
 227 #define X86_CR4_PAE             0x0020  /* enable physical address extensions */
 228 #define X86_CR4_MCE             0x0040  /* Machine check enable */
 229 #define X86_CR4_PGE             0x0080  /* enable global pages */
 230 #define X86_CR4_PCE             0x0100  /* enable performance counters at ipl 3 */
 231 #define X86_CR4_OSFXSR          0x0200  /* enable fast FPU save and restore */
 232 #define X86_CR4_OSXMMEXCPT      0x0400  /* enable unmasked SSE exceptions */
 233
 234 /*
 235  * Save the cr4 feature set we're using (ie
 236  * Pentium 4MB enable and PPro Global page
 237  * enable), so that any CPU's that boot up
 238  * after us can get the correct flags.
 239  */
 240 extern unsigned long mmu_cr4_features;
 241
 242 static inline void set_in_cr4 (unsigned long mask)
 243 {
 244         unsigned cr4;
 245         mmu_cr4_features |= mask;
 246         cr4 = read_cr4();
 247         cr4 |= mask;
 248         write_cr4(cr4);
 249 }
 250
 251 static inline void clear_in_cr4 (unsigned long mask)
 252 {
 253         unsigned cr4;
 254         mmu_cr4_features &= ~mask;
 255         cr4 = read_cr4();
 256         cr4 &= ~mask;
 257         write_cr4(cr4);
 258 }
 259
 260 /*
 261  *      NSC/Cyrix CPU configuration register indexes
 262  */
 263
 264 #define CX86_PCR0 0x20
 265 #define CX86_GCR  0xb8
 266 #define CX86_CCR0 0xc0
 267 #define CX86_CCR1 0xc1
 268 #define CX86_CCR2 0xc2
 269 #define CX86_CCR3 0xc3
 270 #define CX86_CCR4 0xe8
 271 #define CX86_CCR5 0xe9
 272 #define CX86_CCR6 0xea
 273 #define CX86_CCR7 0xeb
 274 #define CX86_PCR1 0xf0
 275 #define CX86_DIR0 0xfe
 276 #define CX86_DIR1 0xff
 277 #define CX86_ARR_BASE 0xc4
 278 #define CX86_RCR_BASE 0xdc
 279
 280 /*
 281  *      NSC/Cyrix CPU indexed register access macros
 282  */
 283
 284 #define getCx86(reg) ({ outb((reg), 0x22); inb(0x23); })
 285
 286 #define setCx86(reg, data) do { \
 287         outb((reg), 0x22); \
 288         outb((data), 0x23); \
 289 } while (0)
 290
 291 /* Stop speculative execution */
 292 static inline void sync_core(void)
 293 {
 294         int tmp;
 295         asm volatile("cpuid" : "=a" (tmp) : "0" (1) : "ebx","ecx","edx","memory");
 296 }
 297
 298 static inline void __monitor(const void *eax, unsigned long ecx,
 299                 unsigned long edx)
 300 {
 301         /* "monitor %eax,%ecx,%edx;" */
 302         asm volatile(
 303                 ".byte 0x0f,0x01,0xc8;"
 304                 : :"a" (eax), "c" (ecx), "d"(edx));
 305 }
 306
 307 static inline void __mwait(unsigned long eax, unsigned long ecx)
 308 {
 309         /* "mwait %eax,%ecx;" */
 310         asm volatile(
 311                 ".byte 0x0f,0x01,0xc9;"
 312                 : :"a" (eax), "c" (ecx));
 313 }
 314
 315 /* from system description table in BIOS.  Mostly for MCA use, but
 316 others may find it useful. */
 317 extern unsigned int machine_id;
 318 extern unsigned int machine_submodel_id;
 319 extern unsigned int BIOS_revision;
 320 extern unsigned int mca_pentium_flag;
 321
 322 /* Boot loader type from the setup header */
 323 extern int bootloader_type;
 324
 325 /*
 326  * User space process size: 3GB (default).
 327  */
 328 #define TASK_SIZE       (PAGE_OFFSET)
 329
 330 /* This decides where the kernel will search for a free chunk of vm
 331  * space during mmap's.
 332  */
 333 #define TASK_UNMAPPED_BASE      PAGE_ALIGN(TASK_SIZE/3)
 334
 335 #define __HAVE_ARCH_ALIGN_STACK
 336 extern unsigned long arch_align_stack(unsigned long sp);
 337
 338 #define HAVE_ARCH_PICK_MMAP_LAYOUT
 339
 340 /*
 341  * Size of io_bitmap.
 342  */
 343 #define IO_BITMAP_BITS  65536
 344 #define IO_BITMAP_BYTES (IO_BITMAP_BITS/8)
 345 #define IO_BITMAP_LONGS (IO_BITMAP_BYTES/sizeof(long))
 346 #define IO_BITMAP_OFFSET offsetof(struct tss_struct,io_bitmap)
 347 #define INVALID_IO_BITMAP_OFFSET 0x8000
 348 #define INVALID_IO_BITMAP_OFFSET_LAZY 0x9000
 349
 350 struct i387_fsave_struct {
 351         long    cwd;
 352         long    swd;
 353         long    twd;
 354         long    fip;
 355         long    fcs;
 356         long    foo;
 357         long    fos;
 358         long    st_space[20];   /* 8*10 bytes for each FP-reg = 80 bytes */
 359         long    status;         /* software status information */
 360 };
 361
 362 struct i387_fxsave_struct {
 363         unsigned short  cwd;
 364         unsigned short  swd;
 365         unsigned short  twd;
 366         unsigned short  fop;
 367         long    fip;
 368         long    fcs;
 369         long    foo;
 370         long    fos;
 371         long    mxcsr;
 372         long    mxcsr_mask;
 373         long    st_space[32];   /* 8*16 bytes for each FP-reg = 128 bytes */
 374         long    xmm_space[32];  /* 8*16 bytes for each XMM-reg = 128 bytes */
 375         long    padding[56];
 376 } __attribute__ ((aligned (16)));
 377
 378 struct i387_soft_struct {
 379         long    cwd;
 380         long    swd;
 381         long    twd;
 382         long    fip;
 383         long    fcs;
 384         long    foo;
 385         long    fos;
 386         long    st_space[20];   /* 8*10 bytes for each FP-reg = 80 bytes */
 387         unsigned char   ftop, changed, lookahead, no_update, rm, alimit;
 388         struct info     *info;
 389         unsigned long   entry_eip;
 390 };
 391
 392 union i387_union {
 393         struct i387_fsave_struct        fsave;
 394         struct i387_fxsave_struct       fxsave;
 395         struct i387_soft_struct soft;
 396 };
 397
 398 typedef struct {
 399         unsigned long seg;
 400 } mm_segment_t;
 401
 402 struct thread_struct;
 403
 404 struct tss_struct {
 405         unsigned short  back_link,__blh;
 406         unsigned long   esp0;
 407         unsigned short  ss0,__ss0h;
 408         unsigned long   esp1;
 409         unsigned short  ss1,__ss1h;     /* ss1 is used to cache MSR_IA32_SYSENTER_CS */
 410         unsigned long   esp2;
 411         unsigned short  ss2,__ss2h;
 412         unsigned long   __cr3;
 413         unsigned long   eip;
 414         unsigned long   eflags;
 415         unsigned long   eax,ecx,edx,ebx;
 416         unsigned long   esp;
 417         unsigned long   ebp;
 418         unsigned long   esi;
 419         unsigned long   edi;
 420         unsigned short  es, __esh;
 421         unsigned short  cs, __csh;
 422         unsigned short  ss, __ssh;
 423         unsigned short  ds, __dsh;
 424         unsigned short  fs, __fsh;
 425         unsigned short  gs, __gsh;
 426         unsigned short  ldt, __ldth;
 427         unsigned short  trace, io_bitmap_base;
 428         /*
 429          * The extra 1 is there because the CPU will access an
 430          * additional byte beyond the end of the IO permission
 431          * bitmap. The extra byte must be all 1 bits, and must
 432          * be within the limit.
 433          */
 434         unsigned long   io_bitmap[IO_BITMAP_LONGS + 1];
 435         /*
 436          * Cache the current maximum and the last task that used the bitmap:
 437          */
 438         unsigned long io_bitmap_max;
 439         struct thread_struct *io_bitmap_owner;
 440         /*
 441          * pads the TSS to be cacheline-aligned (size is 0x100)
 442          */
 443         unsigned long __cacheline_filler[35];
 444         /*
 445          * .. and then another 0x100 bytes for emergency kernel stack
 446          */
 447         unsigned long stack[64];
 448 } __attribute__((packed));
 449
 450 #define ARCH_MIN_TASKALIGN      16
 451
 452 struct thread_struct {
 453 /* cached TLS descriptors. */
 454         struct desc_struct tls_array[GDT_ENTRY_TLS_ENTRIES];
 455         unsigned long   esp0;
 456         unsigned long   sysenter_cs;
 457         unsigned long   eip;
 458         unsigned long   esp;
 459         unsigned long   fs;
 460         unsigned long   gs;
 461 /* Hardware debugging registers */
 462         unsigned long   debugreg[8];  /* %%db0-7 debug registers */
 463 /* fault info */
 464         unsigned long   cr2, trap_no, error_code;
 465 /* floating point info */
 466         union i387_union        i387;
 467 /* virtual 86 mode info */
 468         struct vm86_struct __user * vm86_info;
 469         unsigned long           screen_bitmap;
 470         unsigned long           v86flags, v86mask, saved_esp0;
 471         unsigned int            saved_fs, saved_gs;
 472 /* IO permissions */
 473         unsigned long   *io_bitmap_ptr;
 474         unsigned long   iopl;
 475 /* max allowed port in the bitmap, in bytes: */
 476         unsigned long   io_bitmap_max;
 477 };
 478
 479 #define INIT_THREAD  {                                                  \
 480         .vm86_info = NULL,                                              \
 481         .sysenter_cs = __KERNEL_CS,                                     \
 482         .io_bitmap_ptr = NULL,                                          \
 483 }
 484
 485 /*
 486  * Note that the .io_bitmap member must be extra-big. This is because
 487  * the CPU will access an additional byte beyond the end of the IO
 488  * permission bitmap. The extra byte must be all 1 bits, and must
 489  * be within the limit.
 490  */
 491 #define INIT_TSS  {                                                     \
 492         .esp0           = sizeof(init_stack) + (long)&init_stack,       \
 493         .ss0            = __KERNEL_DS,                                  \
 494         .ss1            = __KERNEL_CS,                                  \
 495         .io_bitmap_base = INVALID_IO_BITMAP_OFFSET,                     \
 496         .io_bitmap      = { [ 0 ... IO_BITMAP_LONGS] = ~0 },            \
 497 }
 498
 499 static inline void load_esp0(struct tss_struct *tss, struct thread_struct *thread)
 500 {
 501         tss->esp0 = thread->esp0;
 502         /* This can only happen when SEP is enabled, no need to test "SEP"arately */
 503         if (unlikely(tss->ss1 != thread->sysenter_cs)) {
 504                 tss->ss1 = thread->sysenter_cs;
 505                 wrmsr(MSR_IA32_SYSENTER_CS, thread->sysenter_cs, 0);
 506         }
 507 }
 508
 509 #define start_thread(regs, new_eip, new_esp) do {               \
 510         __asm__("movl %0,%%fs ; movl %0,%%gs": :"r" (0));       \
 511         set_fs(USER_DS);                                        \
 512         regs->xds = __USER_DS;                                  \
 513         regs->xes = __USER_DS;                                  \
 514         regs->xss = __USER_DS;                                  \
 515         regs->xcs = __USER_CS;                                  \
 516         regs->eip = new_eip;                                    \
 517         regs->esp = new_esp;                                    \
 518         preempt_disable();                                      \
 519         load_user_cs_desc(smp_processor_id(), current->mm);     \
 520         preempt_enable();                                       \
 521 } while (0)
 522
 523 /*
 524  * These special macros can be used to get or set a debugging register
 525  */
 526 #define get_debugreg(var, register)                             \
 527                 __asm__("movl %%db" #register ", %0"            \
 528                         :"=r" (var))
 529 #define set_debugreg(value, register)                   \
 530                 __asm__("movl %0,%%db" #register                \
 531                         : /* no output */                       \
 532                         :"r" (value))
 533
 534 /*
 535  * Set IOPL bits in EFLAGS from given mask
 536  */
 537 static inline void set_iopl_mask(unsigned mask)
 538 {
 539         unsigned int reg;
 540         __asm__ __volatile__ ("pushfl;"
 541                               "popl %0;"
 542                               "andl %1, %0;"
 543                               "orl %2, %0;"
 544                               "pushl %0;"
 545                               "popfl"
 546                                 : "=&r" (reg)
 547                                 : "i" (~X86_EFLAGS_IOPL), "r" (mask));
 548 }
 549
 550 /* Forward declaration, a strange C thing */
 551 struct task_struct;
 552 struct mm_struct;
 553
 554 /* Free all resources held by a thread. */
 555 extern void release_thread(struct task_struct *);
 556
 557 /* Prepare to copy thread state - unlazy all lazy status */
 558 extern void prepare_to_copy(struct task_struct *tsk);
 559
 560 /*
 561  * create a kernel thread without removing it from tasklists
 562  */
 563 extern int kernel_thread(int (*fn)(void *), void * arg, unsigned long flags);
 564
 565 extern unsigned long thread_saved_pc(struct task_struct *tsk);
 566 void show_trace(struct task_struct *task, struct pt_regs *regs, unsigned long *stack);
 567
 568 unsigned long get_wchan(struct task_struct *p);
 569
 570 #define THREAD_SIZE_LONGS      (THREAD_SIZE/sizeof(unsigned long))
 571 #define KSTK_TOP(info)                                                 \
 572 ({                                                                     \
 573        unsigned long *__ptr = (unsigned long *)(info);                 \
 574        (unsigned long)(&__ptr[THREAD_SIZE_LONGS]);                     \
 575 })
 576
 577 /*
 578  * The below -8 is to reserve 8 bytes on top of the ring0 stack.
 579  * This is necessary to guarantee that the entire "struct pt_regs"
 580  * is accessable even if the CPU haven't stored the SS/ESP registers
 581  * on the stack (interrupt gate does not save these registers
 582  * when switching to the same priv ring).
 583  * Therefore beware: accessing the xss/esp fields of the
 584  * "struct pt_regs" is possible, but they may contain the
 585  * completely wrong values.
 586  */
 587 #define task_pt_regs(task)                                             \
 588 ({                                                                     \
 589        struct pt_regs *__regs__;                                       \
 590        __regs__ = (struct pt_regs *)(KSTK_TOP(task_stack_page(task))-8); \
 591        __regs__ - 1;                                                   \
 592 })
 593
 594 #define KSTK_EIP(task) (task_pt_regs(task)->eip)
 595 #define KSTK_ESP(task) (task_pt_regs(task)->esp)
 596
 597
 598 struct microcode_header {
 599         unsigned int hdrver;
 600         unsigned int rev;
 601         unsigned int date;
 602         unsigned int sig;
 603         unsigned int cksum;
 604         unsigned int ldrver;
 605         unsigned int pf;
 606         unsigned int datasize;
 607         unsigned int totalsize;
 608         unsigned int reserved[3];
 609 };
 610
 611 struct microcode {
 612         struct microcode_header hdr;
 613         unsigned int bits[0];
 614 };
 615
 616 typedef struct microcode microcode_t;
 617 typedef struct microcode_header microcode_header_t;
 618
 619 /* microcode format is extended from prescott processors */
 620 struct extended_signature {
 621         unsigned int sig;
 622         unsigned int pf;
 623         unsigned int cksum;
 624 };
 625
 626 struct extended_sigtable {
 627         unsigned int count;
 628         unsigned int cksum;
 629         unsigned int reserved[3];
 630         struct extended_signature sigs[0];
 631 };
 632
 633 /* REP NOP (PAUSE) is a good thing to insert into busy-wait loops. */
 634 static inline void rep_nop(void)
 635 {
 636         __asm__ __volatile__("rep;nop": : :"memory");
 637 }
 638
 639 #define cpu_relax()     rep_nop()
 640
 641 /* generic versions from gas */
 642 #define GENERIC_NOP1    ".byte 0x90\n"
 643 #define GENERIC_NOP2            ".byte 0x89,0xf6\n"
 644 #define GENERIC_NOP3        ".byte 0x8d,0x76,0x00\n"
 645 #define GENERIC_NOP4        ".byte 0x8d,0x74,0x26,0x00\n"
 646 #define GENERIC_NOP5        GENERIC_NOP1 GENERIC_NOP4
 647 #define GENERIC_NOP6    ".byte 0x8d,0xb6,0x00,0x00,0x00,0x00\n"
 648 #define GENERIC_NOP7    ".byte 0x8d,0xb4,0x26,0x00,0x00,0x00,0x00\n"
 649 #define GENERIC_NOP8    GENERIC_NOP1 GENERIC_NOP7
 650
 651 /* Opteron nops */
 652 #define K8_NOP1 GENERIC_NOP1
 653 #define K8_NOP2 ".byte 0x66,0x90\n"
 654 #define K8_NOP3 ".byte 0x66,0x66,0x90\n"
 655 #define K8_NOP4 ".byte 0x66,0x66,0x66,0x90\n"
 656 #define K8_NOP5 K8_NOP3 K8_NOP2
 657 #define K8_NOP6 K8_NOP3 K8_NOP3
 658 #define K8_NOP7 K8_NOP4 K8_NOP3
 659 #define K8_NOP8 K8_NOP4 K8_NOP4
 660
 661 /* K7 nops */
 662 /* uses eax dependencies (arbitary choice) */
 663 #define K7_NOP1  GENERIC_NOP1
 664 #define K7_NOP2 ".byte 0x8b,0xc0\n"
 665 #define K7_NOP3 ".byte 0x8d,0x04,0x20\n"
 666 #define K7_NOP4 ".byte 0x8d,0x44,0x20,0x00\n"
 667 #define K7_NOP5 K7_NOP4 ASM_NOP1
 668 #define K7_NOP6 ".byte 0x8d,0x80,0,0,0,0\n"
 669 #define K7_NOP7        ".byte 0x8D,0x04,0x05,0,0,0,0\n"
 670 #define K7_NOP8        K7_NOP7 ASM_NOP1
 671
 672 #ifdef CONFIG_MK8
 673 #define ASM_NOP1 K8_NOP1
 674 #define ASM_NOP2 K8_NOP2
 675 #define ASM_NOP3 K8_NOP3
 676 #define ASM_NOP4 K8_NOP4
 677 #define ASM_NOP5 K8_NOP5
 678 #define ASM_NOP6 K8_NOP6
 679 #define ASM_NOP7 K8_NOP7
 680 #define ASM_NOP8 K8_NOP8
 681 #elif defined(CONFIG_MK7)
 682 #define ASM_NOP1 K7_NOP1
 683 #define ASM_NOP2 K7_NOP2
 684 #define ASM_NOP3 K7_NOP3
 685 #define ASM_NOP4 K7_NOP4
 686 #define ASM_NOP5 K7_NOP5
 687 #define ASM_NOP6 K7_NOP6
 688 #define ASM_NOP7 K7_NOP7
 689 #define ASM_NOP8 K7_NOP8
 690 #else
 691 #define ASM_NOP1 GENERIC_NOP1
 692 #define ASM_NOP2 GENERIC_NOP2
 693 #define ASM_NOP3 GENERIC_NOP3
 694 #define ASM_NOP4 GENERIC_NOP4
 695 #define ASM_NOP5 GENERIC_NOP5
 696 #define ASM_NOP6 GENERIC_NOP6
 697 #define ASM_NOP7 GENERIC_NOP7
 698 #define ASM_NOP8 GENERIC_NOP8
 699 #endif
 700
 701 #define ASM_NOP_MAX 8
 702
 703 /* Prefetch instructions for Pentium III and AMD Athlon */
 704 /* It's not worth to care about 3dnow! prefetches for the K6
 705    because they are microcoded there and very slow.
 706    However we don't do prefetches for pre XP Athlons currently
 707    That should be fixed. */
 708 #define ARCH_HAS_PREFETCH
 709 static inline void prefetch(const void *x)
 710 {
 711         alternative_input(ASM_NOP4,
 712                           "prefetchnta (%1)",
 713                           X86_FEATURE_XMM,
 714                           "r" (x));
 715 }
 716
 717 #define ARCH_HAS_PREFETCH
 718 #define ARCH_HAS_PREFETCHW
 719 #define ARCH_HAS_SPINLOCK_PREFETCH
 720
 721 /* 3dnow! prefetch to get an exclusive cache line. Useful for
 722    spinlocks to avoid one state transition in the cache coherency protocol. */
 723 static inline void prefetchw(const void *x)
 724 {
 725         alternative_input(ASM_NOP4,
 726                           "prefetchw (%1)",
 727                           X86_FEATURE_3DNOW,
 728                           "r" (x));
 729 }
 730 #define spin_lock_prefetch(x)   prefetchw(x)
 731
 732 extern void select_idle_routine(const struct cpuinfo_x86 *c);
 733
 734 #define cache_line_size() (boot_cpu_data.x86_cache_alignment)
 735
 736 extern unsigned long boot_option_idle_override;
 737 extern void enable_sep_cpu(void);
 738 extern int sysenter_setup(void);
 739
 740 #endif /* __ASM_I386_PROCESSOR_H */