include/asm-i386/processor.h

   1 /*
   2  * include/asm-i386/processor.h
   3  *
   4  * Copyright (C) 1994 Linus Torvalds
   5  */
   6
   7 #ifndef __ASM_I386_PROCESSOR_H
   8 #define __ASM_I386_PROCESSOR_H
   9
  10 #include <asm/vm86.h>
  11 #include <asm/math_emu.h>
  12 #include <asm/segment.h>
  13 #include <asm/page.h>
  14 #include <asm/types.h>
  15 #include <asm/sigcontext.h>
  16 #include <asm/cpufeature.h>
  17 #include <asm/msr.h>
  18 #include <asm/system.h>
  19 #include <linux/cache.h>
  20 #include <linux/config.h>
  21 #include <linux/threads.h>
  22
  23 /* flag for disabling the tsc */
  24 extern int tsc_disable;
  25
  26 struct desc_struct {
  27         unsigned long a,b;
  28 };
  29
  30 #define desc_empty(desc) \
  31                 (!((desc)->a + (desc)->b))
  32
  33 #define desc_equal(desc1, desc2) \
  34                 (((desc1)->a == (desc2)->a) && ((desc1)->b == (desc2)->b))
  35 /*
  36  * Default implementation of macro that returns current
  37  * instruction pointer ("program counter").
  38  */
  39 #define current_text_addr() ({ void *pc; __asm__("movl $1f,%0\n1:":"=g" (pc)); pc; })
  40
  41 /*
  42  *  CPU type and hardware bug flags. Kept separately for each CPU.
  43  *  Members of this structure are referenced in head.S, so think twice
  44  *  before touching them. [mj]
  45  */
  46
  47 struct cpuinfo_x86 {
  48         __u8    x86;            /* CPU family */
  49         __u8    x86_vendor;     /* CPU vendor */
  50         __u8    x86_model;
  51         __u8    x86_mask;
  52         char    wp_works_ok;    /* It doesn't on 386's */
  53         char    hlt_works_ok;   /* Problems on some 486Dx4's and old 386's */
  54         char    hard_math;
  55         char    rfu;
  56         int     cpuid_level;    /* Maximum supported CPUID level, -1=no CPUID */
  57         unsigned long   x86_capability[NCAPINTS];
  58         char    x86_vendor_id[16];
  59         char    x86_model_id[64];
  60         int     x86_cache_size;  /* in KB - valid for CPUS which support this
  61                                     call  */
  62         int     x86_cache_alignment;    /* In bytes */
  63         int     fdiv_bug;
  64         int     f00f_bug;
  65         int     coma_bug;
  66         unsigned long loops_per_jiffy;
  67 } __attribute__((__aligned__(SMP_CACHE_BYTES)));
  68
  69 #define X86_VENDOR_INTEL 0
  70 #define X86_VENDOR_CYRIX 1
  71 #define X86_VENDOR_AMD 2
  72 #define X86_VENDOR_UMC 3
  73 #define X86_VENDOR_NEXGEN 4
  74 #define X86_VENDOR_CENTAUR 5
  75 #define X86_VENDOR_RISE 6
  76 #define X86_VENDOR_TRANSMETA 7
  77 #define X86_VENDOR_NSC 8
  78 #define X86_VENDOR_NUM 9
  79 #define X86_VENDOR_UNKNOWN 0xff
  80
  81 /*
  82  * capabilities of CPUs
  83  */
  84
  85 extern struct cpuinfo_x86 boot_cpu_data;
  86 extern struct cpuinfo_x86 new_cpu_data;
  87 extern struct tss_struct init_tss[NR_CPUS];
  88 extern struct tss_struct doublefault_tss;
  89
  90 #ifdef CONFIG_SMP
  91 extern struct cpuinfo_x86 cpu_data[];
  92 #define current_cpu_data cpu_data[smp_processor_id()]
  93 #else
  94 #define cpu_data (&boot_cpu_data)
  95 #define current_cpu_data boot_cpu_data
  96 #endif
  97
  98 extern char ignore_fpu_irq;
  99
 100 extern void identify_cpu(struct cpuinfo_x86 *);
 101 extern void print_cpu_info(struct cpuinfo_x86 *);
 102 extern void dodgy_tsc(void);
 103
 104 /*
 105  * EFLAGS bits
 106  */
 107 #define X86_EFLAGS_CF   0x00000001 /* Carry Flag */
 108 #define X86_EFLAGS_PF   0x00000004 /* Parity Flag */
 109 #define X86_EFLAGS_AF   0x00000010 /* Auxillary carry Flag */
 110 #define X86_EFLAGS_ZF   0x00000040 /* Zero Flag */
 111 #define X86_EFLAGS_SF   0x00000080 /* Sign Flag */
 112 #define X86_EFLAGS_TF   0x00000100 /* Trap Flag */
 113 #define X86_EFLAGS_IF   0x00000200 /* Interrupt Flag */
 114 #define X86_EFLAGS_DF   0x00000400 /* Direction Flag */
 115 #define X86_EFLAGS_OF   0x00000800 /* Overflow Flag */
 116 #define X86_EFLAGS_IOPL 0x00003000 /* IOPL mask */
 117 #define X86_EFLAGS_NT   0x00004000 /* Nested Task */
 118 #define X86_EFLAGS_RF   0x00010000 /* Resume Flag */
 119 #define X86_EFLAGS_VM   0x00020000 /* Virtual Mode */
 120 #define X86_EFLAGS_AC   0x00040000 /* Alignment Check */
 121 #define X86_EFLAGS_VIF  0x00080000 /* Virtual Interrupt Flag */
 122 #define X86_EFLAGS_VIP  0x00100000 /* Virtual Interrupt Pending */
 123 #define X86_EFLAGS_ID   0x00200000 /* CPUID detection flag */
 124
 125 /*
 126  * Generic CPUID function
 127  */
 128 static inline void cpuid(int op, int *eax, int *ebx, int *ecx, int *edx)
 129 {
 130         __asm__("cpuid"
 131                 : "=a" (*eax),
 132                   "=b" (*ebx),
 133                   "=c" (*ecx),
 134                   "=d" (*edx)
 135                 : "0" (op));
 136 }
 137
 138 /*
 139  * CPUID functions returning a single datum
 140  */
 141 static inline unsigned int cpuid_eax(unsigned int op)
 142 {
 143         unsigned int eax;
 144
 145         __asm__("cpuid"
 146                 : "=a" (eax)
 147                 : "0" (op)
 148                 : "bx", "cx", "dx");
 149         return eax;
 150 }
 151 static inline unsigned int cpuid_ebx(unsigned int op)
 152 {
 153         unsigned int eax, ebx;
 154
 155         __asm__("cpuid"
 156                 : "=a" (eax), "=b" (ebx)
 157                 : "0" (op)
 158                 : "cx", "dx" );
 159         return ebx;
 160 }
 161 static inline unsigned int cpuid_ecx(unsigned int op)
 162 {
 163         unsigned int eax, ecx;
 164
 165         __asm__("cpuid"
 166                 : "=a" (eax), "=c" (ecx)
 167                 : "0" (op)
 168                 : "bx", "dx" );
 169         return ecx;
 170 }
 171 static inline unsigned int cpuid_edx(unsigned int op)
 172 {
 173         unsigned int eax, edx;
 174
 175         __asm__("cpuid"
 176                 : "=a" (eax), "=d" (edx)
 177                 : "0" (op)
 178                 : "bx", "cx");
 179         return edx;
 180 }
 181
 182 #define load_cr3(pgdir) \
 183         asm volatile("movl %0,%%cr3": :"r" (__pa(pgdir)))
 184
 185
 186 /*
 187  * Intel CPU features in CR4
 188  */
 189 #define X86_CR4_VME             0x0001  /* enable vm86 extensions */
 190 #define X86_CR4_PVI             0x0002  /* virtual interrupts flag enable */
 191 #define X86_CR4_TSD             0x0004  /* disable time stamp at ipl 3 */
 192 #define X86_CR4_DE              0x0008  /* enable debugging extensions */
 193 #define X86_CR4_PSE             0x0010  /* enable page size extensions */
 194 #define X86_CR4_PAE             0x0020  /* enable physical address extensions */
 195 #define X86_CR4_MCE             0x0040  /* Machine check enable */
 196 #define X86_CR4_PGE             0x0080  /* enable global pages */
 197 #define X86_CR4_PCE             0x0100  /* enable performance counters at ipl 3 */
 198 #define X86_CR4_OSFXSR          0x0200  /* enable fast FPU save and restore */
 199 #define X86_CR4_OSXMMEXCPT      0x0400  /* enable unmasked SSE exceptions */
 200
 201 /*
 202  * Save the cr4 feature set we're using (ie
 203  * Pentium 4MB enable and PPro Global page
 204  * enable), so that any CPU's that boot up
 205  * after us can get the correct flags.
 206  */
 207 extern unsigned long mmu_cr4_features;
 208
 209 static inline void set_in_cr4 (unsigned long mask)
 210 {
 211         mmu_cr4_features |= mask;
 212         __asm__("movl %%cr4,%%eax\n\t"
 213                 "orl %0,%%eax\n\t"
 214                 "movl %%eax,%%cr4\n"
 215                 : : "irg" (mask)
 216                 :"ax");
 217 }
 218
 219 static inline void clear_in_cr4 (unsigned long mask)
 220 {
 221         mmu_cr4_features &= ~mask;
 222         __asm__("movl %%cr4,%%eax\n\t"
 223                 "andl %0,%%eax\n\t"
 224                 "movl %%eax,%%cr4\n"
 225                 : : "irg" (~mask)
 226                 :"ax");
 227 }
 228
 229 /*
 230  *      NSC/Cyrix CPU configuration register indexes
 231  */
 232
 233 #define CX86_PCR0 0x20
 234 #define CX86_GCR  0xb8
 235 #define CX86_CCR0 0xc0
 236 #define CX86_CCR1 0xc1
 237 #define CX86_CCR2 0xc2
 238 #define CX86_CCR3 0xc3
 239 #define CX86_CCR4 0xe8
 240 #define CX86_CCR5 0xe9
 241 #define CX86_CCR6 0xea
 242 #define CX86_CCR7 0xeb
 243 #define CX86_PCR1 0xf0
 244 #define CX86_DIR0 0xfe
 245 #define CX86_DIR1 0xff
 246 #define CX86_ARR_BASE 0xc4
 247 #define CX86_RCR_BASE 0xdc
 248
 249 /*
 250  *      NSC/Cyrix CPU indexed register access macros
 251  */
 252
 253 #define getCx86(reg) ({ outb((reg), 0x22); inb(0x23); })
 254
 255 #define setCx86(reg, data) do { \
 256         outb((reg), 0x22); \
 257         outb((data), 0x23); \
 258 } while (0)
 259
 260 /*
 261  * Bus types (default is ISA, but people can check others with these..)
 262  */
 263 extern int MCA_bus;
 264
 265 static inline void __monitor(const void *eax, unsigned long ecx,
 266                 unsigned long edx)
 267 {
 268         /* "monitor %eax,%ecx,%edx;" */
 269         asm volatile(
 270                 ".byte 0x0f,0x01,0xc8;"
 271                 : :"a" (eax), "c" (ecx), "d"(edx));
 272 }
 273
 274 static inline void __mwait(unsigned long eax, unsigned long ecx)
 275 {
 276         /* "mwait %eax,%ecx;" */
 277         asm volatile(
 278                 ".byte 0x0f,0x01,0xc9;"
 279                 : :"a" (eax), "c" (ecx));
 280 }
 281
 282 /* from system description table in BIOS.  Mostly for MCA use, but
 283 others may find it useful. */
 284 extern unsigned int machine_id;
 285 extern unsigned int machine_submodel_id;
 286 extern unsigned int BIOS_revision;
 287 extern unsigned int mca_pentium_flag;
 288
 289 /* This decides where the kernel will search for a free chunk of vm
 290  * space during mmap's.
 291  */
 292 #define TASK_UNMAPPED_BASE      PAGE_ALIGN(TASK_SIZE/3)
 293
 294 #define SHLIB_BASE              0x00111000
 295
 296 #define __HAVE_ARCH_ALIGN_STACK
 297 extern unsigned long arch_align_stack(unsigned long sp);
 298
 299 #define __HAVE_ARCH_MMAP_TOP
 300 extern unsigned long mmap_top(void);
 301
 302 /*
 303  * Size of io_bitmap, covering ports 0 to 0x3ff.
 304  */
 305 #define IO_BITMAP_BITS  1024
 306 #define IO_BITMAP_BYTES (IO_BITMAP_BITS/8)
 307 #define IO_BITMAP_LONGS (IO_BITMAP_BYTES/sizeof(long))
 308 #define IO_BITMAP_OFFSET offsetof(struct tss_struct,io_bitmap)
 309 #define INVALID_IO_BITMAP_OFFSET 0x8000
 310
 311 struct i387_fsave_struct {
 312         long    cwd;
 313         long    swd;
 314         long    twd;
 315         long    fip;
 316         long    fcs;
 317         long    foo;
 318         long    fos;
 319         long    st_space[20];   /* 8*10 bytes for each FP-reg = 80 bytes */
 320         long    status;         /* software status information */
 321 };
 322
 323 struct i387_fxsave_struct {
 324         unsigned short  cwd;
 325         unsigned short  swd;
 326         unsigned short  twd;
 327         unsigned short  fop;
 328         long    fip;
 329         long    fcs;
 330         long    foo;
 331         long    fos;
 332         long    mxcsr;
 333         long    mxcsr_mask;
 334         long    st_space[32];   /* 8*16 bytes for each FP-reg = 128 bytes */
 335         long    xmm_space[32];  /* 8*16 bytes for each XMM-reg = 128 bytes */
 336         long    padding[56];
 337 } __attribute__ ((aligned (16)));
 338
 339 struct i387_soft_struct {
 340         long    cwd;
 341         long    swd;
 342         long    twd;
 343         long    fip;
 344         long    fcs;
 345         long    foo;
 346         long    fos;
 347         long    st_space[20];   /* 8*10 bytes for each FP-reg = 80 bytes */
 348         unsigned char   ftop, changed, lookahead, no_update, rm, alimit;
 349         struct info     *info;
 350         unsigned long   entry_eip;
 351 };
 352
 353 union i387_union {
 354         struct i387_fsave_struct        fsave;
 355         struct i387_fxsave_struct       fxsave;
 356         struct i387_soft_struct soft;
 357 };
 358
 359 typedef struct {
 360         unsigned long seg;
 361 } mm_segment_t;
 362
 363 struct tss_struct {
 364         unsigned short  back_link,__blh;
 365         unsigned long   esp0;
 366         unsigned short  ss0,__ss0h;
 367         unsigned long   esp1;
 368         unsigned short  ss1,__ss1h;     /* ss1 is used to cache MSR_IA32_SYSENTER_CS */
 369         unsigned long   esp2;
 370         unsigned short  ss2,__ss2h;
 371         unsigned long   __cr3;
 372         unsigned long   eip;
 373         unsigned long   eflags;
 374         unsigned long   eax,ecx,edx,ebx;
 375         unsigned long   esp;
 376         unsigned long   ebp;
 377         unsigned long   esi;
 378         unsigned long   edi;
 379         unsigned short  es, __esh;
 380         unsigned short  cs, __csh;
 381         unsigned short  ss, __ssh;
 382         unsigned short  ds, __dsh;
 383         unsigned short  fs, __fsh;
 384         unsigned short  gs, __gsh;
 385         unsigned short  ldt, __ldth;
 386         unsigned short  trace, io_bitmap_base;
 387         /*
 388          * The extra 1 is there because the CPU will access an
 389          * additional byte beyond the end of the IO permission
 390          * bitmap. The extra byte must be all 1 bits, and must
 391          * be within the limit.
 392          */
 393         unsigned long   io_bitmap[IO_BITMAP_LONGS + 1];
 394         /*
 395          * pads the TSS to be cacheline-aligned (size is 0x100)
 396          */
 397         unsigned long __cacheline_filler[5];
 398         /*
 399          * .. and then another 0x100 bytes for emergency kernel stack
 400          */
 401         unsigned long stack[64];
 402 } __attribute__((packed));
 403
 404 #define ARCH_MIN_TASKALIGN      16
 405
 406
 407 #define STACK_PAGE_COUNT        (4096/PAGE_SIZE)
 408
 409
 410
 411
 412 struct thread_struct {
 413 /* cached TLS descriptors. */
 414         struct desc_struct tls_array[GDT_ENTRY_TLS_ENTRIES];
 415         void *stack_page[STACK_PAGE_COUNT];
 416         unsigned long   esp0;
 417         unsigned long   sysenter_cs;
 418         unsigned long   eip;
 419         unsigned long   esp;
 420         unsigned long   fs;
 421         unsigned long   gs;
 422 /* Hardware debugging registers */
 423         unsigned long   debugreg[8];  /* %%db0-7 debug registers */
 424 /* fault info */
 425         unsigned long   cr2, trap_no, error_code;
 426 /* floating point info */
 427         union i387_union        i387;
 428 /* virtual 86 mode info */
 429         struct vm86_struct __user * vm86_info;
 430         unsigned long           screen_bitmap;
 431         unsigned long           v86flags, v86mask, saved_esp0;
 432         unsigned int            saved_fs, saved_gs;
 433 /* IO permissions */
 434         unsigned long   *io_bitmap_ptr;
 435 };
 436
 437 #define INIT_THREAD  {                                                  \
 438         .vm86_info = NULL,                                              \
 439         .sysenter_cs = __KERNEL_CS,                                     \
 440         .io_bitmap_ptr = NULL,                                          \
 441 }
 442
 443 /*
 444  * Note that the .io_bitmap member must be extra-big. This is because
 445  * the CPU will access an additional byte beyond the end of the IO
 446  * permission bitmap. The extra byte must be all 1 bits, and must
 447  * be within the limit.
 448  */
 449 #define INIT_TSS  {                                                     \
 450         .esp0           = sizeof(init_stack) + (long)&init_stack,       \
 451         .ss0            = __KERNEL_DS,                                  \
 452         .esp1           = sizeof(init_tss[0]) + (long)&init_tss[0],     \
 453         .ss1            = __KERNEL_CS,                                  \
 454         .ldt            = GDT_ENTRY_LDT,                                \
 455         .io_bitmap_base = INVALID_IO_BITMAP_OFFSET,                     \
 456         .io_bitmap      = { [ 0 ... IO_BITMAP_LONGS] = ~0 },            \
 457 }
 458
 459 static inline void
 460 load_esp0(struct tss_struct *tss, struct thread_struct *thread)
 461 {
 462         tss->esp0 = thread->esp0;
 463         /* This can only happen when SEP is enabled, no need to test "SEP"arately */
 464         if (unlikely(tss->ss1 != thread->sysenter_cs)) {
 465                 tss->ss1 = thread->sysenter_cs;
 466                 wrmsr(MSR_IA32_SYSENTER_CS, thread->sysenter_cs, 0);
 467         }
 468 }
 469
 470 #define start_thread(regs, new_eip, new_esp) do {               \
 471         __asm__("movl %0,%%fs ; movl %0,%%gs": :"r" (0));       \
 472         set_fs(USER_DS);                                        \
 473         regs->xds = __USER_DS;                                  \
 474         regs->xes = __USER_DS;                                  \
 475         regs->xss = __USER_DS;                                  \
 476         regs->xcs = __USER_CS;                                  \
 477         regs->eip = new_eip;                                    \
 478         regs->esp = new_esp;                                    \
 479         load_user_cs_desc(smp_processor_id(), current->mm);     \
 480 } while (0)
 481
 482 /* Forward declaration, a strange C thing */
 483 struct task_struct;
 484 struct mm_struct;
 485
 486 /* Free all resources held by a thread. */
 487 extern void release_thread(struct task_struct *);
 488
 489 /* Prepare to copy thread state - unlazy all lazy status */
 490 extern void prepare_to_copy(struct task_struct *tsk);
 491
 492 /*
 493  * create a kernel thread without removing it from tasklists
 494  */
 495 extern int kernel_thread(int (*fn)(void *), void * arg, unsigned long flags);
 496
 497 #ifdef CONFIG_X86_HIGH_ENTRY
 498 #define virtual_esp0(tsk) \
 499         ((unsigned long)(tsk)->thread_info->virtual_stack + ((tsk)->thread.esp0 - (unsigned long)(tsk)->thread_info->real_stack))
 500 #else
 501 # define virtual_esp0(tsk) ((tsk)->thread.esp0)
 502 #endif
 503
 504 #define load_virtual_esp0(tss, task)                                    \
 505         do {                                                            \
 506                 tss->esp0 = virtual_esp0(task);                         \
 507                 if (likely(cpu_has_sep) && unlikely(tss->ss1 != task->thread.sysenter_cs)) {    \
 508                         tss->ss1 = task->thread.sysenter_cs;            \
 509                         wrmsr(MSR_IA32_SYSENTER_CS,                     \
 510                                 task->thread.sysenter_cs, 0);           \
 511                 }                                                       \
 512         } while (0)
 513
 514 extern unsigned long thread_saved_pc(struct task_struct *tsk);
 515 void show_trace(struct task_struct *task, unsigned long *stack);
 516
 517 unsigned long get_wchan(struct task_struct *p);
 518
 519 #define THREAD_SIZE_LONGS      (THREAD_SIZE/sizeof(unsigned long))
 520 #define KSTK_TOP(info)                                                 \
 521 ({                                                                     \
 522        unsigned long *__ptr = (unsigned long *)(info);                 \
 523        (unsigned long)(&__ptr[THREAD_SIZE_LONGS]);                     \
 524 })
 525
 526 #define task_pt_regs(task)                                             \
 527 ({                                                                     \
 528        struct pt_regs *__regs__;                                       \
 529        __regs__ = (struct pt_regs *)KSTK_TOP((task)->thread_info);     \
 530        __regs__ - 1;                                                   \
 531 })
 532
 533 #define KSTK_EIP(task) (task_pt_regs(task)->eip)
 534 #define KSTK_ESP(task) (task_pt_regs(task)->esp)
 535
 536
 537 struct microcode_header {
 538         unsigned int hdrver;
 539         unsigned int rev;
 540         unsigned int date;
 541         unsigned int sig;
 542         unsigned int cksum;
 543         unsigned int ldrver;
 544         unsigned int pf;
 545         unsigned int datasize;
 546         unsigned int totalsize;
 547         unsigned int reserved[3];
 548 };
 549
 550 struct microcode {
 551         struct microcode_header hdr;
 552         unsigned int bits[0];
 553 };
 554
 555 typedef struct microcode microcode_t;
 556 typedef struct microcode_header microcode_header_t;
 557
 558 /* microcode format is extended from prescott processors */
 559 struct extended_signature {
 560         unsigned int sig;
 561         unsigned int pf;
 562         unsigned int cksum;
 563 };
 564
 565 struct extended_sigtable {
 566         unsigned int count;
 567         unsigned int cksum;
 568         unsigned int reserved[3];
 569         struct extended_signature sigs[0];
 570 };
 571 /* '6' because it used to be for P6 only (but now covers Pentium 4 as well) */
 572 #define MICROCODE_IOCFREE       _IO('6',0)
 573
 574 /* REP NOP (PAUSE) is a good thing to insert into busy-wait loops. */
 575 static inline void rep_nop(void)
 576 {
 577         __asm__ __volatile__("rep;nop": : :"memory");
 578 }
 579
 580 #define cpu_relax()     rep_nop()
 581
 582 /* generic versions from gas */
 583 #define GENERIC_NOP1    ".byte 0x90\n"
 584 #define GENERIC_NOP2            ".byte 0x89,0xf6\n"
 585 #define GENERIC_NOP3        ".byte 0x8d,0x76,0x00\n"
 586 #define GENERIC_NOP4        ".byte 0x8d,0x74,0x26,0x00\n"
 587 #define GENERIC_NOP5        GENERIC_NOP1 GENERIC_NOP4
 588 #define GENERIC_NOP6    ".byte 0x8d,0xb6,0x00,0x00,0x00,0x00\n"
 589 #define GENERIC_NOP7    ".byte 0x8d,0xb4,0x26,0x00,0x00,0x00,0x00\n"
 590 #define GENERIC_NOP8    GENERIC_NOP1 GENERIC_NOP7
 591
 592 /* Opteron nops */
 593 #define K8_NOP1 GENERIC_NOP1
 594 #define K8_NOP2 ".byte 0x66,0x90\n"
 595 #define K8_NOP3 ".byte 0x66,0x66,0x90\n"
 596 #define K8_NOP4 ".byte 0x66,0x66,0x66,0x90\n"
 597 #define K8_NOP5 K8_NOP3 K8_NOP2
 598 #define K8_NOP6 K8_NOP3 K8_NOP3
 599 #define K8_NOP7 K8_NOP4 K8_NOP3
 600 #define K8_NOP8 K8_NOP4 K8_NOP4
 601
 602 /* K7 nops */
 603 /* uses eax dependencies (arbitary choice) */
 604 #define K7_NOP1  GENERIC_NOP1
 605 #define K7_NOP2 ".byte 0x8b,0xc0\n"
 606 #define K7_NOP3 ".byte 0x8d,0x04,0x20\n"
 607 #define K7_NOP4 ".byte 0x8d,0x44,0x20,0x00\n"
 608 #define K7_NOP5 K7_NOP4 ASM_NOP1
 609 #define K7_NOP6 ".byte 0x8d,0x80,0,0,0,0\n"
 610 #define K7_NOP7        ".byte 0x8D,0x04,0x05,0,0,0,0\n"
 611 #define K7_NOP8        K7_NOP7 ASM_NOP1
 612
 613 #ifdef CONFIG_MK8
 614 #define ASM_NOP1 K8_NOP1
 615 #define ASM_NOP2 K8_NOP2
 616 #define ASM_NOP3 K8_NOP3
 617 #define ASM_NOP4 K8_NOP4
 618 #define ASM_NOP5 K8_NOP5
 619 #define ASM_NOP6 K8_NOP6
 620 #define ASM_NOP7 K8_NOP7
 621 #define ASM_NOP8 K8_NOP8
 622 #elif defined(CONFIG_MK7)
 623 #define ASM_NOP1 K7_NOP1
 624 #define ASM_NOP2 K7_NOP2
 625 #define ASM_NOP3 K7_NOP3
 626 #define ASM_NOP4 K7_NOP4
 627 #define ASM_NOP5 K7_NOP5
 628 #define ASM_NOP6 K7_NOP6
 629 #define ASM_NOP7 K7_NOP7
 630 #define ASM_NOP8 K7_NOP8
 631 #else
 632 #define ASM_NOP1 GENERIC_NOP1
 633 #define ASM_NOP2 GENERIC_NOP2
 634 #define ASM_NOP3 GENERIC_NOP3
 635 #define ASM_NOP4 GENERIC_NOP4
 636 #define ASM_NOP5 GENERIC_NOP5
 637 #define ASM_NOP6 GENERIC_NOP6
 638 #define ASM_NOP7 GENERIC_NOP7
 639 #define ASM_NOP8 GENERIC_NOP8
 640 #endif
 641
 642 #define ASM_NOP_MAX 8
 643
 644 /* Prefetch instructions for Pentium III and AMD Athlon */
 645 /* It's not worth to care about 3dnow! prefetches for the K6
 646    because they are microcoded there and very slow.
 647    However we don't do prefetches for pre XP Athlons currently
 648    That should be fixed. */
 649 #define ARCH_HAS_PREFETCH
 650 extern inline void prefetch(const void *x)
 651 {
 652         alternative_input(ASM_NOP4,
 653                           "prefetchnta (%1)",
 654                           X86_FEATURE_XMM,
 655                           "r" (x));
 656 }
 657
 658 #define ARCH_HAS_PREFETCH
 659 #define ARCH_HAS_PREFETCHW
 660 #define ARCH_HAS_SPINLOCK_PREFETCH
 661
 662 /* 3dnow! prefetch to get an exclusive cache line. Useful for
 663    spinlocks to avoid one state transition in the cache coherency protocol. */
 664 extern inline void prefetchw(const void *x)
 665 {
 666         alternative_input(ASM_NOP4,
 667                           "prefetchw (%1)",
 668                           X86_FEATURE_3DNOW,
 669                           "r" (x));
 670 }
 671 #define spin_lock_prefetch(x)   prefetchw(x)
 672
 673 extern void select_idle_routine(const struct cpuinfo_x86 *c);
 674
 675 #define cache_line_size() (boot_cpu_data.x86_cache_alignment)
 676
 677 #ifdef CONFIG_SCHED_SMT
 678 #define ARCH_HAS_SCHED_DOMAIN
 679 #define ARCH_HAS_SCHED_WAKE_IDLE
 680 #endif
 681
 682 #endif /* __ASM_I386_PROCESSOR_H */