include/asm-ia64/processor.h

   1 #ifndef _ASM_IA64_PROCESSOR_H
   2 #define _ASM_IA64_PROCESSOR_H
   3
   4 /*
   5  * Copyright (C) 1998-2003 Hewlett-Packard Co
   6  *      David Mosberger-Tang <davidm@hpl.hp.com>
   7  *      Stephane Eranian <eranian@hpl.hp.com>
   8  * Copyright (C) 1999 Asit Mallick <asit.k.mallick@intel.com>
   9  * Copyright (C) 1999 Don Dugger <don.dugger@intel.com>
  10  *
  11  * 11/24/98     S.Eranian       added ia64_set_iva()
  12  * 12/03/99     D. Mosberger    implement thread_saved_pc() via kernel unwind API
  13  * 06/16/00     A. Mallick      added csd/ssd/tssd for ia32 support
  14  */
  15
  16 #include <linux/config.h>
  17
  18 #include <asm/intrinsics.h>
  19 #include <asm/kregs.h>
  20 #include <asm/ptrace.h>
  21 #include <asm/ustack.h>
  22
  23 #define IA64_NUM_DBG_REGS       8
  24 /*
  25  * Limits for PMC and PMD are set to less than maximum architected values
  26  * but should be sufficient for a while
  27  */
  28 #define IA64_NUM_PMC_REGS       32
  29 #define IA64_NUM_PMD_REGS       32
  30
  31 #define DEFAULT_MAP_BASE        0x2000000000000000
  32 #define DEFAULT_TASK_SIZE       0xa000000000000000
  33
  34 /*
  35  * TASK_SIZE really is a mis-named.  It really is the maximum user
  36  * space address (plus one).  On IA-64, there are five regions of 2TB
  37  * each (assuming 8KB page size), for a total of 8TB of user virtual
  38  * address space.
  39  */
  40 #define TASK_SIZE               (current->thread.task_size)
  41
  42 /*
  43  * MM_VM_SIZE(mm) gives the maximum address (plus 1) which may contain a mapping for
  44  * address-space MM.  Note that with 32-bit tasks, this is still DEFAULT_TASK_SIZE,
  45  * because the kernel may have installed helper-mappings above TASK_SIZE.  For example,
  46  * for x86 emulation, the LDT and GDT are mapped above TASK_SIZE.
  47  */
  48 #define MM_VM_SIZE(mm)          DEFAULT_TASK_SIZE
  49
  50 /*
  51  * This decides where the kernel will search for a free chunk of vm
  52  * space during mmap's.
  53  */
  54 #define TASK_UNMAPPED_BASE      (current->thread.map_base)
  55
  56 #define IA64_THREAD_FPH_VALID   (__IA64_UL(1) << 0)     /* floating-point high state valid? */
  57 #define IA64_THREAD_DBG_VALID   (__IA64_UL(1) << 1)     /* debug registers valid? */
  58 #define IA64_THREAD_PM_VALID    (__IA64_UL(1) << 2)     /* performance registers valid? */
  59 #define IA64_THREAD_UAC_NOPRINT (__IA64_UL(1) << 3)     /* don't log unaligned accesses */
  60 #define IA64_THREAD_UAC_SIGBUS  (__IA64_UL(1) << 4)     /* generate SIGBUS on unaligned acc. */
  61                                                         /* bit 5 is currently unused */
  62 #define IA64_THREAD_FPEMU_NOPRINT (__IA64_UL(1) << 6)   /* don't log any fpswa faults */
  63 #define IA64_THREAD_FPEMU_SIGFPE  (__IA64_UL(1) << 7)   /* send a SIGFPE for fpswa faults */
  64 #define IA64_THREAD_XSTACK      (__IA64_UL(1) << 8)     /* stack executable by default? */
  65
  66 #define IA64_THREAD_UAC_SHIFT   3
  67 #define IA64_THREAD_UAC_MASK    (IA64_THREAD_UAC_NOPRINT | IA64_THREAD_UAC_SIGBUS)
  68 #define IA64_THREAD_FPEMU_SHIFT 6
  69 #define IA64_THREAD_FPEMU_MASK  (IA64_THREAD_FPEMU_NOPRINT | IA64_THREAD_FPEMU_SIGFPE)
  70
  71
  72 /*
  73  * This shift should be large enough to be able to represent 1000000000/itc_freq with good
  74  * accuracy while being small enough to fit 10*1000000000<<IA64_NSEC_PER_CYC_SHIFT in 64 bits
  75  * (this will give enough slack to represent 10 seconds worth of time as a scaled number).
  76  */
  77 #define IA64_NSEC_PER_CYC_SHIFT 30
  78
  79 #ifndef __ASSEMBLY__
  80
  81 #include <linux/cache.h>
  82 #include <linux/compiler.h>
  83 #include <linux/threads.h>
  84 #include <linux/types.h>
  85
  86 #include <asm/fpu.h>
  87 #include <asm/page.h>
  88 #include <asm/percpu.h>
  89 #include <asm/rse.h>
  90 #include <asm/unwind.h>
  91 #include <asm/atomic.h>
  92 #ifdef CONFIG_NUMA
  93 #include <asm/nodedata.h>
  94 #endif
  95
  96 /* like above but expressed as bitfields for more efficient access: */
  97 struct ia64_psr {
  98         __u64 reserved0 : 1;
  99         __u64 be : 1;
 100         __u64 up : 1;
 101         __u64 ac : 1;
 102         __u64 mfl : 1;
 103         __u64 mfh : 1;
 104         __u64 reserved1 : 7;
 105         __u64 ic : 1;
 106         __u64 i : 1;
 107         __u64 pk : 1;
 108         __u64 reserved2 : 1;
 109         __u64 dt : 1;
 110         __u64 dfl : 1;
 111         __u64 dfh : 1;
 112         __u64 sp : 1;
 113         __u64 pp : 1;
 114         __u64 di : 1;
 115         __u64 si : 1;
 116         __u64 db : 1;
 117         __u64 lp : 1;
 118         __u64 tb : 1;
 119         __u64 rt : 1;
 120         __u64 reserved3 : 4;
 121         __u64 cpl : 2;
 122         __u64 is : 1;
 123         __u64 mc : 1;
 124         __u64 it : 1;
 125         __u64 id : 1;
 126         __u64 da : 1;
 127         __u64 dd : 1;
 128         __u64 ss : 1;
 129         __u64 ri : 2;
 130         __u64 ed : 1;
 131         __u64 bn : 1;
 132         __u64 reserved4 : 19;
 133 };
 134
 135 /*
 136  * CPU type, hardware bug flags, and per-CPU state.  Frequently used
 137  * state comes earlier:
 138  */
 139 struct cpuinfo_ia64 {
 140         __u32 softirq_pending;
 141         __u64 itm_delta;        /* # of clock cycles between clock ticks */
 142         __u64 itm_next;         /* interval timer mask value to use for next clock tick */
 143         __u64 nsec_per_cyc;     /* (1000000000<<IA64_NSEC_PER_CYC_SHIFT)/itc_freq */
 144         __u64 unimpl_va_mask;   /* mask of unimplemented virtual address bits (from PAL) */
 145         __u64 unimpl_pa_mask;   /* mask of unimplemented physical address bits (from PAL) */
 146         __u64 *pgd_quick;
 147         __u64 *pmd_quick;
 148         __u64 pgtable_cache_sz;
 149         __u64 itc_freq;         /* frequency of ITC counter */
 150         __u64 proc_freq;        /* frequency of processor */
 151         __u64 cyc_per_usec;     /* itc_freq/1000000 */
 152         __u64 ptce_base;
 153         __u32 ptce_count[2];
 154         __u32 ptce_stride[2];
 155         struct task_struct *ksoftirqd;  /* kernel softirq daemon for this CPU */
 156
 157 #ifdef CONFIG_SMP
 158         __u64 loops_per_jiffy;
 159         int cpu;
 160 #endif
 161
 162         /* CPUID-derived information: */
 163         __u64 ppn;
 164         __u64 features;
 165         __u8 number;
 166         __u8 revision;
 167         __u8 model;
 168         __u8 family;
 169         __u8 archrev;
 170         char vendor[16];
 171
 172 #ifdef CONFIG_NUMA
 173         struct ia64_node_data *node_data;
 174 #endif
 175 };
 176
 177 DECLARE_PER_CPU(struct cpuinfo_ia64, cpu_info);
 178
 179 /*
 180  * The "local" data variable.  It refers to the per-CPU data of the currently executing
 181  * CPU, much like "current" points to the per-task data of the currently executing task.
 182  * Do not use the address of local_cpu_data, since it will be different from
 183  * cpu_data(smp_processor_id())!
 184  */
 185 #define local_cpu_data          (&__ia64_per_cpu_var(cpu_info))
 186 #define cpu_data(cpu)           (&per_cpu(cpu_info, cpu))
 187
 188 extern void identify_cpu (struct cpuinfo_ia64 *);
 189 extern void print_cpu_info (struct cpuinfo_ia64 *);
 190
 191 typedef struct {
 192         unsigned long seg;
 193 } mm_segment_t;
 194
 195 #define SET_UNALIGN_CTL(task,value)                                                             \
 196 ({                                                                                              \
 197         (task)->thread.flags = (((task)->thread.flags & ~IA64_THREAD_UAC_MASK)                  \
 198                                 | (((value) << IA64_THREAD_UAC_SHIFT) & IA64_THREAD_UAC_MASK)); \
 199         0;                                                                                      \
 200 })
 201 #define GET_UNALIGN_CTL(task,addr)                                                              \
 202 ({                                                                                              \
 203         put_user(((task)->thread.flags & IA64_THREAD_UAC_MASK) >> IA64_THREAD_UAC_SHIFT,        \
 204                  (int *) (addr));                                                               \
 205 })
 206
 207 #define SET_FPEMU_CTL(task,value)                                                               \
 208 ({                                                                                              \
 209         (task)->thread.flags = (((task)->thread.flags & ~IA64_THREAD_FPEMU_MASK)                \
 210                           | (((value) << IA64_THREAD_FPEMU_SHIFT) & IA64_THREAD_FPEMU_MASK));   \
 211         0;                                                                                      \
 212 })
 213 #define GET_FPEMU_CTL(task,addr)                                                                \
 214 ({                                                                                              \
 215         put_user(((task)->thread.flags & IA64_THREAD_FPEMU_MASK) >> IA64_THREAD_FPEMU_SHIFT,    \
 216                  (int *) (addr));                                                               \
 217 })
 218
 219 #ifdef CONFIG_IA32_SUPPORT
 220 struct desc_struct {
 221         unsigned int a, b;
 222 };
 223
 224 #define desc_empty(desc)                (!((desc)->a + (desc)->b))
 225 #define desc_equal(desc1, desc2)        (((desc1)->a == (desc2)->a) && ((desc1)->b == (desc2)->b))
 226
 227 #define GDT_ENTRY_TLS_ENTRIES   3
 228 #define GDT_ENTRY_TLS_MIN       6
 229 #define GDT_ENTRY_TLS_MAX       (GDT_ENTRY_TLS_MIN + GDT_ENTRY_TLS_ENTRIES - 1)
 230
 231 #define TLS_SIZE (GDT_ENTRY_TLS_ENTRIES * 8)
 232
 233 #endif
 234
 235 struct thread_struct {
 236         __u32 flags;                    /* various thread flags (see IA64_THREAD_*) */
 237         /* writing on_ustack is performance-critical, so it's worth spending 8 bits on it... */
 238         __u8 on_ustack;                 /* executing on user-stacks? */
 239         __u8 pad[3];
 240         __u64 ksp;                      /* kernel stack pointer */
 241         __u64 map_base;                 /* base address for get_unmapped_area() */
 242         __u64 task_size;                /* limit for task size */
 243         __u64 rbs_bot;                  /* the base address for the RBS */
 244         int last_fph_cpu;               /* CPU that may hold the contents of f32-f127 */
 245
 246 #ifdef CONFIG_IA32_SUPPORT
 247         __u64 eflag;                    /* IA32 EFLAGS reg */
 248         __u64 fsr;                      /* IA32 floating pt status reg */
 249         __u64 fcr;                      /* IA32 floating pt control reg */
 250         __u64 fir;                      /* IA32 fp except. instr. reg */
 251         __u64 fdr;                      /* IA32 fp except. data reg */
 252         __u64 old_k1;                   /* old value of ar.k1 */
 253         __u64 old_iob;                  /* old IOBase value */
 254         /* cached TLS descriptors. */
 255         struct desc_struct tls_array[GDT_ENTRY_TLS_ENTRIES];
 256
 257 # define INIT_THREAD_IA32       .eflag =        0,                      \
 258                                 .fsr =          0,                      \
 259                                 .fcr =          0x17800000037fULL,      \
 260                                 .fir =          0,                      \
 261                                 .fdr =          0,                      \
 262                                 .old_k1 =       0,                      \
 263                                 .old_iob =      0,
 264 #else
 265 # define INIT_THREAD_IA32
 266 #endif /* CONFIG_IA32_SUPPORT */
 267 #ifdef CONFIG_PERFMON
 268         __u64 pmcs[IA64_NUM_PMC_REGS];
 269         __u64 pmds[IA64_NUM_PMD_REGS];
 270         void *pfm_context;                   /* pointer to detailed PMU context */
 271         unsigned long pfm_needs_checking;    /* when >0, pending perfmon work on kernel exit */
 272 # define INIT_THREAD_PM         .pmcs =                 {0UL, },  \
 273                                 .pmds =                 {0UL, },  \
 274                                 .pfm_context =          NULL,     \
 275                                 .pfm_needs_checking =   0UL,
 276 #else
 277 # define INIT_THREAD_PM
 278 #endif
 279         __u64 dbr[IA64_NUM_DBG_REGS];
 280         __u64 ibr[IA64_NUM_DBG_REGS];
 281         struct ia64_fpreg fph[96];      /* saved/loaded on demand */
 282 };
 283
 284 #define INIT_THREAD {                                           \
 285         .flags =        0,                                      \
 286         .on_ustack =    0,                                      \
 287         .ksp =          0,                                      \
 288         .map_base =     DEFAULT_MAP_BASE,                       \
 289         .rbs_bot =      STACK_TOP - DEFAULT_USER_STACK_SIZE,    \
 290         .task_size =    DEFAULT_TASK_SIZE,                      \
 291         .last_fph_cpu =  -1,                                    \
 292         INIT_THREAD_IA32                                        \
 293         INIT_THREAD_PM                                          \
 294         .dbr =          {0, },                                  \
 295         .ibr =          {0, },                                  \
 296         .fph =          {{{{0}}}, }                             \
 297 }
 298
 299 #define start_thread(regs,new_ip,new_sp) do {                                                   \
 300         set_fs(USER_DS);                                                                        \
 301         regs->cr_ipsr = ((regs->cr_ipsr | (IA64_PSR_BITS_TO_SET | IA64_PSR_CPL))                \
 302                          & ~(IA64_PSR_BITS_TO_CLEAR | IA64_PSR_RI | IA64_PSR_IS));              \
 303         regs->cr_iip = new_ip;                                                                  \
 304         regs->ar_rsc = 0xf;             /* eager mode, privilege level 3 */                     \
 305         regs->ar_rnat = 0;                                                                      \
 306         regs->ar_bspstore = current->thread.rbs_bot;                                            \
 307         regs->ar_fpsr = FPSR_DEFAULT;                                                           \
 308         regs->loadrs = 0;                                                                       \
 309         regs->r8 = current->mm->dumpable;       /* set "don't zap registers" flag */            \
 310         regs->r12 = new_sp - 16;        /* allocate 16 byte scratch area */                     \
 311         if (unlikely(!current->mm->dumpable)) {                                                 \
 312                 /*                                                                              \
 313                  * Zap scratch regs to avoid leaking bits between processes with different      \
 314                  * uid/privileges.                                                              \
 315                  */                                                                             \
 316                 regs->ar_pfs = 0; regs->b0 = 0; regs->pr = 0;                                   \
 317                 regs->r1 = 0; regs->r9  = 0; regs->r11 = 0; regs->r13 = 0; regs->r15 = 0;       \
 318         }                                                                                       \
 319 } while (0)
 320
 321 /* Forward declarations, a strange C thing... */
 322 struct mm_struct;
 323 struct task_struct;
 324
 325 /*
 326  * Free all resources held by a thread. This is called after the
 327  * parent of DEAD_TASK has collected the exit status of the task via
 328  * wait().
 329  */
 330 #define release_thread(dead_task)
 331
 332 /* Prepare to copy thread state - unlazy all lazy status */
 333 #define prepare_to_copy(tsk)    do { } while (0)
 334
 335 /*
 336  * This is the mechanism for creating a new kernel thread.
 337  *
 338  * NOTE 1: Only a kernel-only process (ie the swapper or direct
 339  * descendants who haven't done an "execve()") should use this: it
 340  * will work within a system call from a "real" process, but the
 341  * process memory space will not be free'd until both the parent and
 342  * the child have exited.
 343  *
 344  * NOTE 2: This MUST NOT be an inlined function.  Otherwise, we get
 345  * into trouble in init/main.c when the child thread returns to
 346  * do_basic_setup() and the timing is such that free_initmem() has
 347  * been called already.
 348  */
 349 extern pid_t kernel_thread (int (*fn)(void *), void *arg, unsigned long flags);
 350
 351 /* Get wait channel for task P.  */
 352 extern unsigned long get_wchan (struct task_struct *p);
 353
 354 /* Return instruction pointer of blocked task TSK.  */
 355 #define KSTK_EIP(tsk)                                   \
 356   ({                                                    \
 357         struct pt_regs *_regs = ia64_task_regs(tsk);    \
 358         _regs->cr_iip + ia64_psr(_regs)->ri;            \
 359   })
 360
 361 /* Return stack pointer of blocked task TSK.  */
 362 #define KSTK_ESP(tsk)  ((tsk)->thread.ksp)
 363
 364 extern void ia64_getreg_unknown_kr (void);
 365 extern void ia64_setreg_unknown_kr (void);
 366
 367 #define ia64_get_kr(regnum)                                     \
 368 ({                                                              \
 369         unsigned long r = 0;                                    \
 370                                                                 \
 371         switch (regnum) {                                       \
 372             case 0: r = ia64_getreg(_IA64_REG_AR_KR0); break;   \
 373             case 1: r = ia64_getreg(_IA64_REG_AR_KR1); break;   \
 374             case 2: r = ia64_getreg(_IA64_REG_AR_KR2); break;   \
 375             case 3: r = ia64_getreg(_IA64_REG_AR_KR3); break;   \
 376             case 4: r = ia64_getreg(_IA64_REG_AR_KR4); break;   \
 377             case 5: r = ia64_getreg(_IA64_REG_AR_KR5); break;   \
 378             case 6: r = ia64_getreg(_IA64_REG_AR_KR6); break;   \
 379             case 7: r = ia64_getreg(_IA64_REG_AR_KR7); break;   \
 380             default: ia64_getreg_unknown_kr(); break;           \
 381         }                                                       \
 382         r;                                                      \
 383 })
 384
 385 #define ia64_set_kr(regnum, r)                                  \
 386 ({                                                              \
 387         switch (regnum) {                                       \
 388             case 0: ia64_setreg(_IA64_REG_AR_KR0, r); break;    \
 389             case 1: ia64_setreg(_IA64_REG_AR_KR1, r); break;    \
 390             case 2: ia64_setreg(_IA64_REG_AR_KR2, r); break;    \
 391             case 3: ia64_setreg(_IA64_REG_AR_KR3, r); break;    \
 392             case 4: ia64_setreg(_IA64_REG_AR_KR4, r); break;    \
 393             case 5: ia64_setreg(_IA64_REG_AR_KR5, r); break;    \
 394             case 6: ia64_setreg(_IA64_REG_AR_KR6, r); break;    \
 395             case 7: ia64_setreg(_IA64_REG_AR_KR7, r); break;    \
 396             default: ia64_setreg_unknown_kr(); break;           \
 397         }                                                       \
 398 })
 399
 400 /*
 401  * The following three macros can't be inline functions because we don't have struct
 402  * task_struct at this point.
 403  */
 404
 405 /* Return TRUE if task T owns the fph partition of the CPU we're running on. */
 406 #define ia64_is_local_fpu_owner(t)                                                              \
 407 ({                                                                                              \
 408         struct task_struct *__ia64_islfo_task = (t);                                            \
 409         (__ia64_islfo_task->thread.last_fph_cpu == smp_processor_id()                           \
 410          && __ia64_islfo_task == (struct task_struct *) ia64_get_kr(IA64_KR_FPU_OWNER));        \
 411 })
 412
 413 /* Mark task T as owning the fph partition of the CPU we're running on. */
 414 #define ia64_set_local_fpu_owner(t) do {                                                \
 415         struct task_struct *__ia64_slfo_task = (t);                                     \
 416         __ia64_slfo_task->thread.last_fph_cpu = smp_processor_id();                     \
 417         ia64_set_kr(IA64_KR_FPU_OWNER, (unsigned long) __ia64_slfo_task);               \
 418 } while (0)
 419
 420 /* Mark the fph partition of task T as being invalid on all CPUs.  */
 421 #define ia64_drop_fpu(t)        ((t)->thread.last_fph_cpu = -1)
 422
 423 extern void __ia64_init_fpu (void);
 424 extern void __ia64_save_fpu (struct ia64_fpreg *fph);
 425 extern void __ia64_load_fpu (struct ia64_fpreg *fph);
 426 extern void ia64_save_debug_regs (unsigned long *save_area);
 427 extern void ia64_load_debug_regs (unsigned long *save_area);
 428
 429 #ifdef CONFIG_IA32_SUPPORT
 430 extern void ia32_save_state (struct task_struct *task);
 431 extern void ia32_load_state (struct task_struct *task);
 432 #endif
 433
 434 #define ia64_fph_enable()       do { ia64_rsm(IA64_PSR_DFH); ia64_srlz_d(); } while (0)
 435 #define ia64_fph_disable()      do { ia64_ssm(IA64_PSR_DFH); ia64_srlz_d(); } while (0)
 436
 437 /* load fp 0.0 into fph */
 438 static inline void
 439 ia64_init_fpu (void) {
 440         ia64_fph_enable();
 441         __ia64_init_fpu();
 442         ia64_fph_disable();
 443 }
 444
 445 /* save f32-f127 at FPH */
 446 static inline void
 447 ia64_save_fpu (struct ia64_fpreg *fph) {
 448         ia64_fph_enable();
 449         __ia64_save_fpu(fph);
 450         ia64_fph_disable();
 451 }
 452
 453 /* load f32-f127 from FPH */
 454 static inline void
 455 ia64_load_fpu (struct ia64_fpreg *fph) {
 456         ia64_fph_enable();
 457         __ia64_load_fpu(fph);
 458         ia64_fph_disable();
 459 }
 460
 461 static inline __u64
 462 ia64_clear_ic (void)
 463 {
 464         __u64 psr;
 465         psr = ia64_getreg(_IA64_REG_PSR);
 466         ia64_stop();
 467         ia64_rsm(IA64_PSR_I | IA64_PSR_IC);
 468         ia64_srlz_i();
 469         return psr;
 470 }
 471
 472 /*
 473  * Restore the psr.
 474  */
 475 static inline void
 476 ia64_set_psr (__u64 psr)
 477 {
 478         ia64_stop();
 479         ia64_setreg(_IA64_REG_PSR_L, psr);
 480         ia64_srlz_d();
 481 }
 482
 483 /*
 484  * Insert a translation into an instruction and/or data translation
 485  * register.
 486  */
 487 static inline void
 488 ia64_itr (__u64 target_mask, __u64 tr_num,
 489           __u64 vmaddr, __u64 pte,
 490           __u64 log_page_size)
 491 {
 492         ia64_setreg(_IA64_REG_CR_ITIR, (log_page_size << 2));
 493         ia64_setreg(_IA64_REG_CR_IFA, vmaddr);
 494         ia64_stop();
 495         if (target_mask & 0x1)
 496                 ia64_itri(tr_num, pte);
 497         if (target_mask & 0x2)
 498                 ia64_itrd(tr_num, pte);
 499 }
 500
 501 /*
 502  * Insert a translation into the instruction and/or data translation
 503  * cache.
 504  */
 505 static inline void
 506 ia64_itc (__u64 target_mask, __u64 vmaddr, __u64 pte,
 507           __u64 log_page_size)
 508 {
 509         ia64_setreg(_IA64_REG_CR_ITIR, (log_page_size << 2));
 510         ia64_setreg(_IA64_REG_CR_IFA, vmaddr);
 511         ia64_stop();
 512         /* as per EAS2.6, itc must be the last instruction in an instruction group */
 513         if (target_mask & 0x1)
 514                 ia64_itci(pte);
 515         if (target_mask & 0x2)
 516                 ia64_itcd(pte);
 517 }
 518
 519 /*
 520  * Purge a range of addresses from instruction and/or data translation
 521  * register(s).
 522  */
 523 static inline void
 524 ia64_ptr (__u64 target_mask, __u64 vmaddr, __u64 log_size)
 525 {
 526         if (target_mask & 0x1)
 527                 ia64_ptri(vmaddr, (log_size << 2));
 528         if (target_mask & 0x2)
 529                 ia64_ptrd(vmaddr, (log_size << 2));
 530 }
 531
 532 /* Set the interrupt vector address.  The address must be suitably aligned (32KB).  */
 533 static inline void
 534 ia64_set_iva (void *ivt_addr)
 535 {
 536         ia64_setreg(_IA64_REG_CR_IVA, (__u64) ivt_addr);
 537         ia64_srlz_i();
 538 }
 539
 540 /* Set the page table address and control bits.  */
 541 static inline void
 542 ia64_set_pta (__u64 pta)
 543 {
 544         /* Note: srlz.i implies srlz.d */
 545         ia64_setreg(_IA64_REG_CR_PTA, pta);
 546         ia64_srlz_i();
 547 }
 548
 549 static inline void
 550 ia64_eoi (void)
 551 {
 552         ia64_setreg(_IA64_REG_CR_EOI, 0);
 553         ia64_srlz_d();
 554 }
 555
 556 #define cpu_relax()     ia64_hint(ia64_hint_pause)
 557
 558 static inline void
 559 ia64_set_lrr0 (unsigned long val)
 560 {
 561         ia64_setreg(_IA64_REG_CR_LRR0, val);
 562         ia64_srlz_d();
 563 }
 564
 565 static inline void
 566 ia64_set_lrr1 (unsigned long val)
 567 {
 568         ia64_setreg(_IA64_REG_CR_LRR1, val);
 569         ia64_srlz_d();
 570 }
 571
 572
 573 /*
 574  * Given the address to which a spill occurred, return the unat bit
 575  * number that corresponds to this address.
 576  */
 577 static inline __u64
 578 ia64_unat_pos (void *spill_addr)
 579 {
 580         return ((__u64) spill_addr >> 3) & 0x3f;
 581 }
 582
 583 /*
 584  * Set the NaT bit of an integer register which was spilled at address
 585  * SPILL_ADDR.  UNAT is the mask to be updated.
 586  */
 587 static inline void
 588 ia64_set_unat (__u64 *unat, void *spill_addr, unsigned long nat)
 589 {
 590         __u64 bit = ia64_unat_pos(spill_addr);
 591         __u64 mask = 1UL << bit;
 592
 593         *unat = (*unat & ~mask) | (nat << bit);
 594 }
 595
 596 /*
 597  * Return saved PC of a blocked thread.
 598  * Note that the only way T can block is through a call to schedule() -> switch_to().
 599  */
 600 static inline unsigned long
 601 thread_saved_pc (struct task_struct *t)
 602 {
 603         struct unw_frame_info info;
 604         unsigned long ip;
 605
 606         unw_init_from_blocked_task(&info, t);
 607         if (unw_unwind(&info) < 0)
 608                 return 0;
 609         unw_get_ip(&info, &ip);
 610         return ip;
 611 }
 612
 613 /*
 614  * Get the current instruction/program counter value.
 615  */
 616 #define current_text_addr() \
 617         ({ void *_pc; _pc = (void *)ia64_getreg(_IA64_REG_IP); _pc; })
 618
 619 static inline __u64
 620 ia64_get_ivr (void)
 621 {
 622         __u64 r;
 623         ia64_srlz_d();
 624         r = ia64_getreg(_IA64_REG_CR_IVR);
 625         ia64_srlz_d();
 626         return r;
 627 }
 628
 629 static inline void
 630 ia64_set_dbr (__u64 regnum, __u64 value)
 631 {
 632         __ia64_set_dbr(regnum, value);
 633 #ifdef CONFIG_ITANIUM
 634         ia64_srlz_d();
 635 #endif
 636 }
 637
 638 static inline __u64
 639 ia64_get_dbr (__u64 regnum)
 640 {
 641         __u64 retval;
 642
 643         retval = __ia64_get_dbr(regnum);
 644 #ifdef CONFIG_ITANIUM
 645         ia64_srlz_d();
 646 #endif
 647         return retval;
 648 }
 649
 650 static inline __u64
 651 ia64_rotr (__u64 w, __u64 n)
 652 {
 653         return (w >> n) | (w << (64 - n));
 654 }
 655
 656 #define ia64_rotl(w,n)  ia64_rotr((w), (64) - (n))
 657
 658 /*
 659  * Take a mapped kernel address and return the equivalent address
 660  * in the region 7 identity mapped virtual area.
 661  */
 662 static inline void *
 663 ia64_imva (void *addr)
 664 {
 665         void *result;
 666         result = (void *) ia64_tpa(addr);
 667         return __va(result);
 668 }
 669
 670 #define ARCH_HAS_PREFETCH
 671 #define ARCH_HAS_PREFETCHW
 672 #define ARCH_HAS_SPINLOCK_PREFETCH
 673 #define PREFETCH_STRIDE                 L1_CACHE_BYTES
 674
 675 static inline void
 676 prefetch (const void *x)
 677 {
 678          ia64_lfetch(ia64_lfhint_none, x);
 679 }
 680
 681 static inline void
 682 prefetchw (const void *x)
 683 {
 684         ia64_lfetch_excl(ia64_lfhint_none, x);
 685 }
 686
 687 #define spin_lock_prefetch(x)   prefetchw(x)
 688
 689 #endif /* !__ASSEMBLY__ */
 690
 691 #endif /* _ASM_IA64_PROCESSOR_H */