include/asm-ppc64/system.h

   1 #ifndef __PPC64_SYSTEM_H
   2 #define __PPC64_SYSTEM_H
   3
   4 /*
   5  * This program is free software; you can redistribute it and/or
   6  * modify it under the terms of the GNU General Public License
   7  * as published by the Free Software Foundation; either version
   8  * 2 of the License, or (at your option) any later version.
   9  */
  10
  11 #include <linux/config.h>
  12 #include <linux/compiler.h>
  13 #include <asm/page.h>
  14 #include <asm/processor.h>
  15 #include <asm/hw_irq.h>
  16 #include <asm/memory.h>
  17
  18 /*
  19  * Memory barrier.
  20  * The sync instruction guarantees that all memory accesses initiated
  21  * by this processor have been performed (with respect to all other
  22  * mechanisms that access memory).  The eieio instruction is a barrier
  23  * providing an ordering (separately) for (a) cacheable stores and (b)
  24  * loads and stores to non-cacheable memory (e.g. I/O devices).
  25  *
  26  * mb() prevents loads and stores being reordered across this point.
  27  * rmb() prevents loads being reordered across this point.
  28  * wmb() prevents stores being reordered across this point.
  29  * read_barrier_depends() prevents data-dependent loads being reordered
  30  *      across this point (nop on PPC).
  31  *
  32  * We have to use the sync instructions for mb(), since lwsync doesn't
  33  * order loads with respect to previous stores.  Lwsync is fine for
  34  * rmb(), though.
  35  * For wmb(), we use sync since wmb is used in drivers to order
  36  * stores to system memory with respect to writes to the device.
  37  * However, smp_wmb() can be a lighter-weight eieio barrier on
  38  * SMP since it is only used to order updates to system memory.
  39  */
  40 #define mb()   __asm__ __volatile__ ("sync" : : : "memory")
  41 #define rmb()  __asm__ __volatile__ ("lwsync" : : : "memory")
  42 #define wmb()  __asm__ __volatile__ ("sync" : : : "memory")
  43 #define read_barrier_depends()  do { } while(0)
  44
  45 #define set_mb(var, value)      do { var = value; smp_mb(); } while (0)
  46 #define set_wmb(var, value)     do { var = value; smp_wmb(); } while (0)
  47
  48 #ifdef CONFIG_SMP
  49 #define smp_mb()        mb()
  50 #define smp_rmb()       rmb()
  51 #define smp_wmb()       __asm__ __volatile__ ("eieio" : : : "memory")
  52 #define smp_read_barrier_depends()  read_barrier_depends()
  53 #else
  54 #define smp_mb()        __asm__ __volatile__("": : :"memory")
  55 #define smp_rmb()       __asm__ __volatile__("": : :"memory")
  56 #define smp_wmb()       __asm__ __volatile__("": : :"memory")
  57 #define smp_read_barrier_depends()  do { } while(0)
  58 #endif /* CONFIG_SMP */
  59
  60 #ifdef __KERNEL__
  61 struct task_struct;
  62 struct pt_regs;
  63
  64 #ifdef CONFIG_DEBUGGER
  65
  66 extern int (*__debugger)(struct pt_regs *regs);
  67 extern int (*__debugger_ipi)(struct pt_regs *regs);
  68 extern int (*__debugger_bpt)(struct pt_regs *regs);
  69 extern int (*__debugger_sstep)(struct pt_regs *regs);
  70 extern int (*__debugger_iabr_match)(struct pt_regs *regs);
  71 extern int (*__debugger_dabr_match)(struct pt_regs *regs);
  72 extern int (*__debugger_fault_handler)(struct pt_regs *regs);
  73
  74 #define DEBUGGER_BOILERPLATE(__NAME) \
  75 static inline int __NAME(struct pt_regs *regs) \
  76 { \
  77         if (unlikely(__ ## __NAME)) \
  78                 return __ ## __NAME(regs); \
  79         return 0; \
  80 }
  81
  82 DEBUGGER_BOILERPLATE(debugger)
  83 DEBUGGER_BOILERPLATE(debugger_ipi)
  84 DEBUGGER_BOILERPLATE(debugger_bpt)
  85 DEBUGGER_BOILERPLATE(debugger_sstep)
  86 DEBUGGER_BOILERPLATE(debugger_iabr_match)
  87 DEBUGGER_BOILERPLATE(debugger_dabr_match)
  88 DEBUGGER_BOILERPLATE(debugger_fault_handler)
  89
  90 #ifdef CONFIG_XMON
  91 extern void xmon_init(void);
  92 #endif
  93
  94 #else
  95 static inline int debugger(struct pt_regs *regs) { return 0; }
  96 static inline int debugger_ipi(struct pt_regs *regs) { return 0; }
  97 static inline int debugger_bpt(struct pt_regs *regs) { return 0; }
  98 static inline int debugger_sstep(struct pt_regs *regs) { return 0; }
  99 static inline int debugger_iabr_match(struct pt_regs *regs) { return 0; }
 100 static inline int debugger_dabr_match(struct pt_regs *regs) { return 0; }
 101 static inline int debugger_fault_handler(struct pt_regs *regs) { return 0; }
 102 #endif
 103
 104 extern int fix_alignment(struct pt_regs *regs);
 105 extern void bad_page_fault(struct pt_regs *regs, unsigned long address,
 106                            int sig);
 107 extern void show_regs(struct pt_regs * regs);
 108 extern void low_hash_fault(struct pt_regs *regs, unsigned long address);
 109 extern int die(const char *str, struct pt_regs *regs, long err);
 110
 111 extern void flush_instruction_cache(void);
 112 extern int _get_PVR(void);
 113 extern void giveup_fpu(struct task_struct *);
 114 extern void disable_kernel_fp(void);
 115 extern void flush_fp_to_thread(struct task_struct *);
 116 extern void enable_kernel_fp(void);
 117 extern void giveup_altivec(struct task_struct *);
 118 extern void disable_kernel_altivec(void);
 119 extern void enable_kernel_altivec(void);
 120 extern int emulate_altivec(struct pt_regs *);
 121 extern void cvt_fd(float *from, double *to, unsigned long *fpscr);
 122 extern void cvt_df(double *from, float *to, unsigned long *fpscr);
 123
 124 #ifdef CONFIG_ALTIVEC
 125 extern void flush_altivec_to_thread(struct task_struct *);
 126 #else
 127 static inline void flush_altivec_to_thread(struct task_struct *t)
 128 {
 129 }
 130 #endif
 131
 132 extern int mem_init_done;       /* set on boot once kmalloc can be called */
 133
 134 /* EBCDIC -> ASCII conversion for [0-9A-Z] on iSeries */
 135 extern unsigned char e2a(unsigned char);
 136
 137 extern struct task_struct *__switch_to(struct task_struct *,
 138                                        struct task_struct *);
 139 #define switch_to(prev, next, last)     ((last) = __switch_to((prev), (next)))
 140
 141 struct thread_struct;
 142 extern struct task_struct * _switch(struct thread_struct *prev,
 143                                     struct thread_struct *next);
 144
 145 static inline int __is_processor(unsigned long pv)
 146 {
 147         unsigned long pvr;
 148         asm("mfspr %0, 0x11F" : "=r" (pvr));
 149         return(PVR_VER(pvr) == pv);
 150 }
 151
 152 /*
 153  * Atomic exchange
 154  *
 155  * Changes the memory location '*ptr' to be val and returns
 156  * the previous value stored there.
 157  *
 158  * Inline asm pulled from arch/ppc/kernel/misc.S so ppc64
 159  * is more like most of the other architectures.
 160  */
 161 static __inline__ unsigned long
 162 __xchg_u32(volatile int *m, unsigned long val)
 163 {
 164         unsigned long dummy;
 165
 166         __asm__ __volatile__(
 167         EIEIO_ON_SMP
 168 "1:     lwarx %0,0,%3           # __xchg_u32\n\
 169         stwcx. %2,0,%3\n\
 170 2:      bne- 1b"
 171         ISYNC_ON_SMP
 172         : "=&r" (dummy), "=m" (*m)
 173         : "r" (val), "r" (m)
 174         : "cc", "memory");
 175
 176         return (dummy);
 177 }
 178
 179 static __inline__ unsigned long
 180 __xchg_u64(volatile long *m, unsigned long val)
 181 {
 182         unsigned long dummy;
 183
 184         __asm__ __volatile__(
 185         EIEIO_ON_SMP
 186 "1:     ldarx %0,0,%3           # __xchg_u64\n\
 187         stdcx. %2,0,%3\n\
 188 2:      bne- 1b"
 189         ISYNC_ON_SMP
 190         : "=&r" (dummy), "=m" (*m)
 191         : "r" (val), "r" (m)
 192         : "cc", "memory");
 193
 194         return (dummy);
 195 }
 196
 197 /*
 198  * This function doesn't exist, so you'll get a linker error
 199  * if something tries to do an invalid xchg().
 200  */
 201 extern void __xchg_called_with_bad_pointer(void);
 202
 203 static __inline__ unsigned long
 204 __xchg(volatile void *ptr, unsigned long x, int size)
 205 {
 206         switch (size) {
 207         case 4:
 208                 return __xchg_u32(ptr, x);
 209         case 8:
 210                 return __xchg_u64(ptr, x);
 211         }
 212         __xchg_called_with_bad_pointer();
 213         return x;
 214 }
 215
 216 #define xchg(ptr,x)                                                          \
 217   ({                                                                         \
 218      __typeof__(*(ptr)) _x_ = (x);                                           \
 219      (__typeof__(*(ptr))) __xchg((ptr), (unsigned long)_x_, sizeof(*(ptr))); \
 220   })
 221
 222 #define tas(ptr) (xchg((ptr),1))
 223
 224 #define __HAVE_ARCH_CMPXCHG     1
 225
 226 static __inline__ unsigned long
 227 __cmpxchg_u32(volatile int *p, int old, int new)
 228 {
 229         unsigned int prev;
 230
 231         __asm__ __volatile__ (
 232         EIEIO_ON_SMP
 233 "1:     lwarx   %0,0,%2         # __cmpxchg_u32\n\
 234         cmpw    0,%0,%3\n\
 235         bne-    2f\n\
 236         stwcx.  %4,0,%2\n\
 237         bne-    1b"
 238         ISYNC_ON_SMP
 239         "\n\
 240 2:"
 241         : "=&r" (prev), "=m" (*p)
 242         : "r" (p), "r" (old), "r" (new), "m" (*p)
 243         : "cc", "memory");
 244
 245         return prev;
 246 }
 247
 248 static __inline__ unsigned long
 249 __cmpxchg_u64(volatile long *p, unsigned long old, unsigned long new)
 250 {
 251         unsigned long prev;
 252
 253         __asm__ __volatile__ (
 254         EIEIO_ON_SMP
 255 "1:     ldarx   %0,0,%2         # __cmpxchg_u64\n\
 256         cmpd    0,%0,%3\n\
 257         bne-    2f\n\
 258         stdcx.  %4,0,%2\n\
 259         bne-    1b"
 260         ISYNC_ON_SMP
 261         "\n\
 262 2:"
 263         : "=&r" (prev), "=m" (*p)
 264         : "r" (p), "r" (old), "r" (new), "m" (*p)
 265         : "cc", "memory");
 266
 267         return prev;
 268 }
 269
 270 /* This function doesn't exist, so you'll get a linker error
 271    if something tries to do an invalid cmpxchg().  */
 272 extern void __cmpxchg_called_with_bad_pointer(void);
 273
 274 static __inline__ unsigned long
 275 __cmpxchg(volatile void *ptr, unsigned long old, unsigned long new, int size)
 276 {
 277         switch (size) {
 278         case 4:
 279                 return __cmpxchg_u32(ptr, old, new);
 280         case 8:
 281                 return __cmpxchg_u64(ptr, old, new);
 282         }
 283         __cmpxchg_called_with_bad_pointer();
 284         return old;
 285 }
 286
 287 #define cmpxchg(ptr,o,n)                                                 \
 288   ({                                                                     \
 289      __typeof__(*(ptr)) _o_ = (o);                                       \
 290      __typeof__(*(ptr)) _n_ = (n);                                       \
 291      (__typeof__(*(ptr))) __cmpxchg((ptr), (unsigned long)_o_,           \
 292                                     (unsigned long)_n_, sizeof(*(ptr))); \
 293   })
 294
 295 /*
 296  * We handle most unaligned accesses in hardware. On the other hand
 297  * unaligned DMA can be very expensive on some ppc64 IO chips (it does
 298  * powers of 2 writes until it reaches sufficient alignment).
 299  *
 300  * Based on this we disable the IP header alignment in network drivers.
 301  */
 302 #define NET_IP_ALIGN   0
 303
 304 #endif /* __KERNEL__ */
 305 #endif