include/asm-x86_64/processor.h

   1 /*
   2  * include/asm-x86_64/processor.h
   3  *
   4  * Copyright (C) 1994 Linus Torvalds
   5  */
   6
   7 #ifndef __ASM_X86_64_PROCESSOR_H
   8 #define __ASM_X86_64_PROCESSOR_H
   9
  10 #include <asm/segment.h>
  11 #include <asm/page.h>
  12 #include <asm/types.h>
  13 #include <asm/sigcontext.h>
  14 #include <asm/cpufeature.h>
  15 #include <linux/config.h>
  16 #include <linux/threads.h>
  17 #include <asm/msr.h>
  18 #include <asm/current.h>
  19 #include <asm/system.h>
  20 #include <asm/mmsegment.h>
  21 #include <asm/percpu.h>
  22 #include <linux/personality.h>
  23
  24 #define TF_MASK         0x00000100
  25 #define IF_MASK         0x00000200
  26 #define IOPL_MASK       0x00003000
  27 #define NT_MASK         0x00004000
  28 #define VM_MASK         0x00020000
  29 #define AC_MASK         0x00040000
  30 #define VIF_MASK        0x00080000      /* virtual interrupt flag */
  31 #define VIP_MASK        0x00100000      /* virtual interrupt pending */
  32 #define ID_MASK         0x00200000
  33
  34 #define desc_empty(desc) \
  35                (!((desc)->a + (desc)->b))
  36
  37 #define desc_equal(desc1, desc2) \
  38                (((desc1)->a == (desc2)->a) && ((desc1)->b == (desc2)->b))
  39
  40 /*
  41  * Default implementation of macro that returns current
  42  * instruction pointer ("program counter").
  43  */
  44 #define current_text_addr() ({ void *pc; asm volatile("leaq 1f(%%rip),%0\n1:":"=r"(pc)); pc; })
  45
  46 /*
  47  *  CPU type and hardware bug flags. Kept separately for each CPU.
  48  */
  49
  50 struct cpuinfo_x86 {
  51         __u8    x86;            /* CPU family */
  52         __u8    x86_vendor;     /* CPU vendor */
  53         __u8    x86_model;
  54         __u8    x86_mask;
  55         int     cpuid_level;    /* Maximum supported CPUID level, -1=no CPUID */
  56         __u32   x86_capability[NCAPINTS];
  57         char    x86_vendor_id[16];
  58         char    x86_model_id[64];
  59         int     x86_cache_size;  /* in KB */
  60         int     x86_clflush_size;
  61         int     x86_cache_alignment;
  62         int     x86_tlbsize;    /* number of 4K pages in DTLB/ITLB combined(in pages)*/
  63         __u8    x86_virt_bits, x86_phys_bits;
  64         __u8    x86_num_cores;
  65         __u8    x86_apicid;
  66         __u32   x86_power;
  67         unsigned long loops_per_jiffy;
  68 } ____cacheline_aligned;
  69
  70 #define X86_VENDOR_INTEL 0
  71 #define X86_VENDOR_CYRIX 1
  72 #define X86_VENDOR_AMD 2
  73 #define X86_VENDOR_UMC 3
  74 #define X86_VENDOR_NEXGEN 4
  75 #define X86_VENDOR_CENTAUR 5
  76 #define X86_VENDOR_RISE 6
  77 #define X86_VENDOR_TRANSMETA 7
  78 #define X86_VENDOR_NUM 8
  79 #define X86_VENDOR_UNKNOWN 0xff
  80
  81 #ifdef CONFIG_SMP
  82 extern struct cpuinfo_x86 cpu_data[];
  83 #define current_cpu_data cpu_data[smp_processor_id()]
  84 #else
  85 #define cpu_data (&boot_cpu_data)
  86 #define current_cpu_data boot_cpu_data
  87 #endif
  88
  89 extern char ignore_irq13;
  90
  91 extern void identify_cpu(struct cpuinfo_x86 *);
  92 extern void print_cpu_info(struct cpuinfo_x86 *);
  93 extern unsigned int init_intel_cacheinfo(struct cpuinfo_x86 *c);
  94 extern void dodgy_tsc(void);
  95
  96 /*
  97  * EFLAGS bits
  98  */
  99 #define X86_EFLAGS_CF   0x00000001 /* Carry Flag */
 100 #define X86_EFLAGS_PF   0x00000004 /* Parity Flag */
 101 #define X86_EFLAGS_AF   0x00000010 /* Auxillary carry Flag */
 102 #define X86_EFLAGS_ZF   0x00000040 /* Zero Flag */
 103 #define X86_EFLAGS_SF   0x00000080 /* Sign Flag */
 104 #define X86_EFLAGS_TF   0x00000100 /* Trap Flag */
 105 #define X86_EFLAGS_IF   0x00000200 /* Interrupt Flag */
 106 #define X86_EFLAGS_DF   0x00000400 /* Direction Flag */
 107 #define X86_EFLAGS_OF   0x00000800 /* Overflow Flag */
 108 #define X86_EFLAGS_IOPL 0x00003000 /* IOPL mask */
 109 #define X86_EFLAGS_NT   0x00004000 /* Nested Task */
 110 #define X86_EFLAGS_RF   0x00010000 /* Resume Flag */
 111 #define X86_EFLAGS_VM   0x00020000 /* Virtual Mode */
 112 #define X86_EFLAGS_AC   0x00040000 /* Alignment Check */
 113 #define X86_EFLAGS_VIF  0x00080000 /* Virtual Interrupt Flag */
 114 #define X86_EFLAGS_VIP  0x00100000 /* Virtual Interrupt Pending */
 115 #define X86_EFLAGS_ID   0x00200000 /* CPUID detection flag */
 116
 117 /*
 118  * Intel CPU features in CR4
 119  */
 120 #define X86_CR4_VME             0x0001  /* enable vm86 extensions */
 121 #define X86_CR4_PVI             0x0002  /* virtual interrupts flag enable */
 122 #define X86_CR4_TSD             0x0004  /* disable time stamp at ipl 3 */
 123 #define X86_CR4_DE              0x0008  /* enable debugging extensions */
 124 #define X86_CR4_PSE             0x0010  /* enable page size extensions */
 125 #define X86_CR4_PAE             0x0020  /* enable physical address extensions */
 126 #define X86_CR4_MCE             0x0040  /* Machine check enable */
 127 #define X86_CR4_PGE             0x0080  /* enable global pages */
 128 #define X86_CR4_PCE             0x0100  /* enable performance counters at ipl 3 */
 129 #define X86_CR4_OSFXSR          0x0200  /* enable fast FPU save and restore */
 130 #define X86_CR4_OSXMMEXCPT      0x0400  /* enable unmasked SSE exceptions */
 131
 132 /*
 133  * Save the cr4 feature set we're using (ie
 134  * Pentium 4MB enable and PPro Global page
 135  * enable), so that any CPU's that boot up
 136  * after us can get the correct flags.
 137  */
 138 extern unsigned long mmu_cr4_features;
 139
 140 static inline void set_in_cr4 (unsigned long mask)
 141 {
 142         mmu_cr4_features |= mask;
 143         __asm__("movq %%cr4,%%rax\n\t"
 144                 "orq %0,%%rax\n\t"
 145                 "movq %%rax,%%cr4\n"
 146                 : : "irg" (mask)
 147                 :"ax");
 148 }
 149
 150 static inline void clear_in_cr4 (unsigned long mask)
 151 {
 152         mmu_cr4_features &= ~mask;
 153         __asm__("movq %%cr4,%%rax\n\t"
 154                 "andq %0,%%rax\n\t"
 155                 "movq %%rax,%%cr4\n"
 156                 : : "irg" (~mask)
 157                 :"ax");
 158 }
 159
 160 /*
 161  * Bus types
 162  */
 163 #define MCA_bus 0
 164 #define MCA_bus__is_a_macro
 165
 166
 167
 168 /* This decides where the kernel will search for a free chunk of vm
 169  * space during mmap's.
 170  */
 171 #define IA32_PAGE_OFFSET ((current->personality & ADDR_LIMIT_3GB) ? 0xc0000000 : 0xFFFFe000)
 172 #define TASK_UNMAPPED_32 PAGE_ALIGN(IA32_PAGE_OFFSET/3)
 173 #define TASK_UNMAPPED_64 PAGE_ALIGN(TASK_SIZE/3)
 174 #define TASK_UNMAPPED_BASE      \
 175         (test_thread_flag(TIF_IA32) ? TASK_UNMAPPED_32 : TASK_UNMAPPED_64)
 176
 177
 178 /*
 179  * User space process size: 512GB - 1GB (default).
 180  */
 181 #define TASK_SIZE       (0x0000007fc0000000UL)
 182
 183 #define TASK_SIZE_3264 (test_thread_flag(TIF_IA32) ? IA32_PAGE_OFFSET : TASK_SIZE)
 184
 185 /*
 186  * Size of io_bitmap.
 187  */
 188 #define IO_BITMAP_BITS  65536
 189 #define IO_BITMAP_BYTES (IO_BITMAP_BITS/8)
 190 #define IO_BITMAP_LONGS (IO_BITMAP_BYTES/sizeof(long))
 191 #define IO_BITMAP_OFFSET offsetof(struct tss_struct,io_bitmap)
 192 #define INVALID_IO_BITMAP_OFFSET 0x8000
 193
 194 struct i387_fxsave_struct {
 195         u16     cwd;
 196         u16     swd;
 197         u16     twd;
 198         u16     fop;
 199         u64     rip;
 200         u64     rdp;
 201         u32     mxcsr;
 202         u32     mxcsr_mask;
 203         u32     st_space[32];   /* 8*16 bytes for each FP-reg = 128 bytes */
 204         u32     xmm_space[64];  /* 16*16 bytes for each XMM-reg = 128 bytes */
 205         u32     padding[24];
 206 } __attribute__ ((aligned (16)));
 207
 208 union i387_union {
 209         struct i387_fxsave_struct       fxsave;
 210 };
 211
 212 struct tss_struct {
 213         u32 reserved1;
 214         u64 rsp0;
 215         u64 rsp1;
 216         u64 rsp2;
 217         u64 reserved2;
 218         u64 ist[7];
 219         u32 reserved3;
 220         u32 reserved4;
 221         u16 reserved5;
 222         u16 io_bitmap_base;
 223         /*
 224          * The extra 1 is there because the CPU will access an
 225          * additional byte beyond the end of the IO permission
 226          * bitmap. The extra byte must be all 1 bits, and must
 227          * be within the limit. Thus we have:
 228          *
 229          * 128 bytes, the bitmap itself, for ports 0..0x3ff
 230          * 8 bytes, for an extra "long" of ~0UL
 231          */
 232         unsigned long io_bitmap[IO_BITMAP_LONGS + 1];
 233 } __attribute__((packed)) ____cacheline_aligned;
 234
 235 extern struct cpuinfo_x86 boot_cpu_data;
 236 DECLARE_PER_CPU(struct tss_struct,init_tss);
 237
 238 #define ARCH_MIN_TASKALIGN      16
 239
 240 struct thread_struct {
 241         unsigned long   rsp0;
 242         unsigned long   rsp;
 243         unsigned long   userrsp;        /* Copy from PDA */
 244         unsigned long   fs;
 245         unsigned long   gs;
 246         unsigned short  es, ds, fsindex, gsindex;
 247 /* Hardware debugging registers */
 248         unsigned long   debugreg0;
 249         unsigned long   debugreg1;
 250         unsigned long   debugreg2;
 251         unsigned long   debugreg3;
 252         unsigned long   debugreg6;
 253         unsigned long   debugreg7;
 254 /* fault info */
 255         unsigned long   cr2, trap_no, error_code;
 256 /* floating point info */
 257         union i387_union        i387  __attribute__((aligned(16)));
 258 /* IO permissions. the bitmap could be moved into the GDT, that would make
 259    switch faster for a limited number of ioperm using tasks. -AK */
 260         int             ioperm;
 261         unsigned long   *io_bitmap_ptr;
 262         unsigned io_bitmap_max;
 263 /* cached TLS descriptors. */
 264         u64 tls_array[GDT_ENTRY_TLS_ENTRIES];
 265 } __attribute__((aligned(16)));
 266
 267 #define INIT_THREAD  {}
 268
 269 #define INIT_MMAP \
 270 { &init_mm, 0, 0, NULL, PAGE_SHARED, VM_READ | VM_WRITE | VM_EXEC, 1, NULL, NULL }
 271
 272 #define STACKFAULT_STACK 1
 273 #define DOUBLEFAULT_STACK 2
 274 #define NMI_STACK 3
 275 #define DEBUG_STACK 4
 276 #define MCE_STACK 5
 277 #define N_EXCEPTION_STACKS 5  /* hw limit: 7 */
 278 #define EXCEPTION_STKSZ (PAGE_SIZE << EXCEPTION_STACK_ORDER)
 279 #define EXCEPTION_STACK_ORDER 0
 280
 281 #define start_thread(regs,new_rip,new_rsp) do { \
 282         asm volatile("movl %0,%%fs; movl %0,%%es; movl %0,%%ds": :"r" (0));      \
 283         load_gs_index(0);                                                       \
 284         (regs)->rip = (new_rip);                                                 \
 285         (regs)->rsp = (new_rsp);                                                 \
 286         write_pda(oldrsp, (new_rsp));                                            \
 287         (regs)->cs = __USER_CS;                                                  \
 288         (regs)->ss = __USER_DS;                                                  \
 289         (regs)->eflags = 0x200;                                                  \
 290         set_fs(USER_DS);                                                         \
 291 } while(0)
 292
 293 struct task_struct;
 294 struct mm_struct;
 295
 296 /* Free all resources held by a thread. */
 297 extern void release_thread(struct task_struct *);
 298
 299 /* Prepare to copy thread state - unlazy all lazy status */
 300 extern void prepare_to_copy(struct task_struct *tsk);
 301
 302 /*
 303  * create a kernel thread without removing it from tasklists
 304  */
 305 extern long kernel_thread(int (*fn)(void *), void * arg, unsigned long flags);
 306
 307 /*
 308  * Return saved PC of a blocked thread.
 309  * What is this good for? it will be always the scheduler or ret_from_fork.
 310  */
 311 #define thread_saved_pc(t) (*(unsigned long *)((t)->thread.rsp - 8))
 312
 313 extern unsigned long get_wchan(struct task_struct *p);
 314 #define KSTK_EIP(tsk) \
 315         (((struct pt_regs *)(tsk->thread.rsp0 - sizeof(struct pt_regs)))->rip)
 316 #define KSTK_ESP(tsk) -1 /* sorry. doesn't work for syscall. */
 317
 318
 319 struct microcode_header {
 320         unsigned int hdrver;
 321         unsigned int rev;
 322         unsigned int date;
 323         unsigned int sig;
 324         unsigned int cksum;
 325         unsigned int ldrver;
 326         unsigned int pf;
 327         unsigned int datasize;
 328         unsigned int totalsize;
 329         unsigned int reserved[3];
 330 };
 331
 332 struct microcode {
 333         struct microcode_header hdr;
 334         unsigned int bits[0];
 335 };
 336
 337 typedef struct microcode microcode_t;
 338 typedef struct microcode_header microcode_header_t;
 339
 340 /* microcode format is extended from prescott processors */
 341 struct extended_signature {
 342         unsigned int sig;
 343         unsigned int pf;
 344         unsigned int cksum;
 345 };
 346
 347 struct extended_sigtable {
 348         unsigned int count;
 349         unsigned int cksum;
 350         unsigned int reserved[3];
 351         struct extended_signature sigs[0];
 352 };
 353
 354 /* '6' because it used to be for P6 only (but now covers Pentium 4 as well) */
 355 #define MICROCODE_IOCFREE       _IO('6',0)
 356
 357
 358 #define ASM_NOP1 K8_NOP1
 359 #define ASM_NOP2 K8_NOP2
 360 #define ASM_NOP3 K8_NOP3
 361 #define ASM_NOP4 K8_NOP4
 362 #define ASM_NOP5 K8_NOP5
 363 #define ASM_NOP6 K8_NOP6
 364 #define ASM_NOP7 K8_NOP7
 365 #define ASM_NOP8 K8_NOP8
 366
 367 /* Opteron nops */
 368 #define K8_NOP1 ".byte 0x90\n"
 369 #define K8_NOP2 ".byte 0x66,0x90\n"
 370 #define K8_NOP3 ".byte 0x66,0x66,0x90\n"
 371 #define K8_NOP4 ".byte 0x66,0x66,0x66,0x90\n"
 372 #define K8_NOP5 K8_NOP3 K8_NOP2
 373 #define K8_NOP6 K8_NOP3 K8_NOP3
 374 #define K8_NOP7 K8_NOP4 K8_NOP3
 375 #define K8_NOP8 K8_NOP4 K8_NOP4
 376
 377 #define ASM_NOP_MAX 8
 378
 379 /* REP NOP (PAUSE) is a good thing to insert into busy-wait loops. */
 380 extern inline void rep_nop(void)
 381 {
 382         __asm__ __volatile__("rep;nop": : :"memory");
 383 }
 384
 385 /* Stop speculative execution */
 386 extern inline void sync_core(void)
 387 {
 388         int tmp;
 389         asm volatile("cpuid" : "=a" (tmp) : "0" (1) : "ebx","ecx","edx","memory");
 390 }
 391
 392 #define cpu_has_fpu 1
 393
 394 #define ARCH_HAS_PREFETCH
 395 static inline void prefetch(void *x)
 396 {
 397         asm volatile("prefetcht0 %0" :: "m" (*(unsigned long *)x));
 398 }
 399
 400 #define ARCH_HAS_PREFETCHW 1
 401 static inline void prefetchw(void *x)
 402 {
 403         alternative_input(ASM_NOP5,
 404                           "prefetchw (%1)",
 405                           X86_FEATURE_3DNOW,
 406                           "r" (x));
 407 }
 408
 409 #define ARCH_HAS_SPINLOCK_PREFETCH 1
 410
 411 #define spin_lock_prefetch(x)  prefetchw(x)
 412
 413 #define cpu_relax()   rep_nop()
 414
 415 /*
 416  *      NSC/Cyrix CPU configuration register indexes
 417  */
 418 #define CX86_CCR0 0xc0
 419 #define CX86_CCR1 0xc1
 420 #define CX86_CCR2 0xc2
 421 #define CX86_CCR3 0xc3
 422 #define CX86_CCR4 0xe8
 423 #define CX86_CCR5 0xe9
 424 #define CX86_CCR6 0xea
 425 #define CX86_CCR7 0xeb
 426 #define CX86_DIR0 0xfe
 427 #define CX86_DIR1 0xff
 428 #define CX86_ARR_BASE 0xc4
 429 #define CX86_RCR_BASE 0xdc
 430
 431 /*
 432  *      NSC/Cyrix CPU indexed register access macros
 433  */
 434
 435 #define getCx86(reg) ({ outb((reg), 0x22); inb(0x23); })
 436
 437 #define setCx86(reg, data) do { \
 438         outb((reg), 0x22); \
 439         outb((data), 0x23); \
 440 } while (0)
 441
 442 static inline void __monitor(const void *eax, unsigned long ecx,
 443                 unsigned long edx)
 444 {
 445         /* "monitor %eax,%ecx,%edx;" */
 446         asm volatile(
 447                 ".byte 0x0f,0x01,0xc8;"
 448                 : :"a" (eax), "c" (ecx), "d"(edx));
 449 }
 450
 451 static inline void __mwait(unsigned long eax, unsigned long ecx)
 452 {
 453         /* "mwait %eax,%ecx;" */
 454         asm volatile(
 455                 ".byte 0x0f,0x01,0xc9;"
 456                 : :"a" (eax), "c" (ecx));
 457 }
 458
 459 #define stack_current() \
 460 ({                                                              \
 461         struct thread_info *ti;                                 \
 462         asm("andq %%rsp,%0; ":"=r" (ti) : "0" (CURRENT_MASK));  \
 463         ti->task;                                       \
 464 })
 465
 466 #define cache_line_size() (boot_cpu_data.x86_cache_alignment)
 467
 468 #define HAVE_ARCH_PICK_MMAP_LAYOUT
 469
 470 #endif /* __ASM_X86_64_PROCESSOR_H */