include/sound/ac97_codec.h

   1 #ifndef __SOUND_AC97_CODEC_H
   2 #define __SOUND_AC97_CODEC_H
   3
   4 /*
   5  *  Copyright (c) by Jaroslav Kysela <perex@suse.cz>
   6  *  Universal interface for Audio Codec '97
   7  *
   8  *  For more details look to AC '97 component specification revision 2.1
   9  *  by Intel Corporation (http://developer.intel.com).
  10  *
  11  *
  12  *   This program is free software; you can redistribute it and/or modify
  13  *   it under the terms of the GNU General Public License as published by
  14  *   the Free Software Foundation; either version 2 of the License, or
  15  *   (at your option) any later version.
  16  *
  17  *   This program is distributed in the hope that it will be useful,
  18  *   but WITHOUT ANY WARRANTY; without even the implied warranty of
  19  *   MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  20  *   GNU General Public License for more details.
  21  *
  22  *   You should have received a copy of the GNU General Public License
  23  *   along with this program; if not, write to the Free Software
  24  *   Foundation, Inc., 59 Temple Place, Suite 330, Boston, MA  02111-1307 USA
  25  *
  26  */
  27
  28 #include <linux/bitops.h>
  29 #include "control.h"
  30 #include "info.h"
  31
  32 /*
  33  *  AC'97 codec registers
  34  */
  35
  36 #define AC97_RESET              0x00    /* Reset */
  37 #define AC97_MASTER             0x02    /* Master Volume */
  38 #define AC97_HEADPHONE          0x04    /* Headphone Volume (optional) */
  39 #define AC97_MASTER_MONO        0x06    /* Master Volume Mono (optional) */
  40 #define AC97_MASTER_TONE        0x08    /* Master Tone (Bass & Treble) (optional) */
  41 #define AC97_PC_BEEP            0x0a    /* PC Beep Volume (optinal) */
  42 #define AC97_PHONE              0x0c    /* Phone Volume (optional) */
  43 #define AC97_MIC                0x0e    /* MIC Volume */
  44 #define AC97_LINE               0x10    /* Line In Volume */
  45 #define AC97_CD                 0x12    /* CD Volume */
  46 #define AC97_VIDEO              0x14    /* Video Volume (optional) */
  47 #define AC97_AUX                0x16    /* AUX Volume (optional) */
  48 #define AC97_PCM                0x18    /* PCM Volume */
  49 #define AC97_REC_SEL            0x1a    /* Record Select */
  50 #define AC97_REC_GAIN           0x1c    /* Record Gain */
  51 #define AC97_REC_GAIN_MIC       0x1e    /* Record Gain MIC (optional) */
  52 #define AC97_GENERAL_PURPOSE    0x20    /* General Purpose (optional) */
  53 #define AC97_3D_CONTROL         0x22    /* 3D Control (optional) */
  54 #define AC97_RESERVED           0x24    /* Reserved */
  55 #define AC97_POWERDOWN          0x26    /* Powerdown control / status */
  56 /* range 0x28-0x3a - AUDIO AC'97 2.0 extensions */
  57 #define AC97_EXTENDED_ID        0x28    /* Extended Audio ID */
  58 #define AC97_EXTENDED_STATUS    0x2a    /* Extended Audio Status and Control */
  59 #define AC97_PCM_FRONT_DAC_RATE 0x2c    /* PCM Front DAC Rate */
  60 #define AC97_PCM_SURR_DAC_RATE  0x2e    /* PCM Surround DAC Rate */
  61 #define AC97_PCM_LFE_DAC_RATE   0x30    /* PCM LFE DAC Rate */
  62 #define AC97_PCM_LR_ADC_RATE    0x32    /* PCM LR ADC Rate */
  63 #define AC97_PCM_MIC_ADC_RATE   0x34    /* PCM MIC ADC Rate */
  64 #define AC97_CENTER_LFE_MASTER  0x36    /* Center + LFE Master Volume */
  65 #define AC97_SURROUND_MASTER    0x38    /* Surround (Rear) Master Volume */
  66 #define AC97_SPDIF              0x3a    /* S/PDIF control */
  67 /* range 0x3c-0x58 - MODEM */
  68 #define AC97_EXTENDED_MID       0x3c    /* Extended Modem ID */
  69 #define AC97_EXTENDED_MSTATUS   0x3e    /* Extended Modem Status and Control */
  70 #define AC97_LINE1_RATE         0x40    /* Line1 DAC/ADC Rate */
  71 #define AC97_LINE2_RATE         0x42    /* Line2 DAC/ADC Rate */
  72 #define AC97_HANDSET_RATE       0x44    /* Handset DAC/ADC Rate */
  73 #define AC97_LINE1_LEVEL        0x46    /* Line1 DAC/ADC Level */
  74 #define AC97_LINE2_LEVEL        0x48    /* Line2 DAC/ADC Level */
  75 #define AC97_HANDSET_LEVEL      0x4a    /* Handset DAC/ADC Level */
  76 #define AC97_GPIO_CFG           0x4c    /* GPIO Configuration */
  77 #define AC97_GPIO_POLARITY      0x4e    /* GPIO Pin Polarity/Type, 0=low, 1=high active */
  78 #define AC97_GPIO_STICKY        0x50    /* GPIO Pin Sticky, 0=not, 1=sticky */
  79 #define AC97_GPIO_WAKEUP        0x52    /* GPIO Pin Wakeup, 0=no int, 1=yes int */
  80 #define AC97_GPIO_STATUS        0x54    /* GPIO Pin Status, slot 12 */
  81 #define AC97_MISC_AFE           0x56    /* Miscellaneous Modem AFE Status and Control */
  82 /* range 0x5a-0x7b - Vendor Specific */
  83 #define AC97_VENDOR_ID1         0x7c    /* Vendor ID1 */
  84 #define AC97_VENDOR_ID2         0x7e    /* Vendor ID2 / revision */
  85
  86 /* slot allocation */
  87 #define AC97_SLOT_TAG           0
  88 #define AC97_SLOT_CMD_ADDR      1
  89 #define AC97_SLOT_CMD_DATA      2
  90 #define AC97_SLOT_PCM_LEFT      3
  91 #define AC97_SLOT_PCM_RIGHT     4
  92 #define AC97_SLOT_MODEM_LINE1   5
  93 #define AC97_SLOT_PCM_CENTER    6
  94 #define AC97_SLOT_MIC           6       /* input */
  95 #define AC97_SLOT_SPDIF_LEFT1   6
  96 #define AC97_SLOT_PCM_SLEFT     7       /* surround left */
  97 #define AC97_SLOT_PCM_LEFT_0    7       /* double rate operation */
  98 #define AC97_SLOT_SPDIF_LEFT    7
  99 #define AC97_SLOT_PCM_SRIGHT    8       /* surround right */
 100 #define AC97_SLOT_PCM_RIGHT_0   8       /* double rate operation */
 101 #define AC97_SLOT_SPDIF_RIGHT   8
 102 #define AC97_SLOT_LFE           9
 103 #define AC97_SLOT_SPDIF_RIGHT1  9
 104 #define AC97_SLOT_MODEM_LINE2   10
 105 #define AC97_SLOT_PCM_LEFT_1    10      /* double rate operation */
 106 #define AC97_SLOT_SPDIF_LEFT2   10
 107 #define AC97_SLOT_HANDSET       11      /* output */
 108 #define AC97_SLOT_PCM_RIGHT_1   11      /* double rate operation */
 109 #define AC97_SLOT_SPDIF_RIGHT2  11
 110 #define AC97_SLOT_MODEM_GPIO    12      /* modem GPIO */
 111 #define AC97_SLOT_PCM_CENTER_1  12      /* double rate operation */
 112
 113 /* basic capabilities (reset register) */
 114 #define AC97_BC_DEDICATED_MIC   0x0001  /* Dedicated Mic PCM In Channel */
 115 #define AC97_BC_RESERVED1       0x0002  /* Reserved (was Modem Line Codec support) */
 116 #define AC97_BC_BASS_TREBLE     0x0004  /* Bass & Treble Control */
 117 #define AC97_BC_SIM_STEREO      0x0008  /* Simulated stereo */
 118 #define AC97_BC_HEADPHONE       0x0010  /* Headphone Out Support */
 119 #define AC97_BC_LOUDNESS        0x0020  /* Loudness (bass boost) Support */
 120 #define AC97_BC_16BIT_DAC       0x0000  /* 16-bit DAC resolution */
 121 #define AC97_BC_18BIT_DAC       0x0040  /* 18-bit DAC resolution */
 122 #define AC97_BC_20BIT_DAC       0x0080  /* 20-bit DAC resolution */
 123 #define AC97_BC_DAC_MASK        0x00c0
 124 #define AC97_BC_16BIT_ADC       0x0000  /* 16-bit ADC resolution */
 125 #define AC97_BC_18BIT_ADC       0x0100  /* 18-bit ADC resolution */
 126 #define AC97_BC_20BIT_ADC       0x0200  /* 20-bit ADC resolution */
 127 #define AC97_BC_ADC_MASK        0x0300
 128
 129 /* extended audio ID bit defines */
 130 #define AC97_EI_VRA             0x0001  /* Variable bit rate supported */
 131 #define AC97_EI_DRA             0x0002  /* Double rate supported */
 132 #define AC97_EI_SPDIF           0x0004  /* S/PDIF out supported */
 133 #define AC97_EI_VRM             0x0008  /* Variable bit rate supported for MIC */
 134 #define AC97_EI_DACS_SLOT_MASK  0x0030  /* DACs slot assignment */
 135 #define AC97_EI_DACS_SLOT_SHIFT 4
 136 #define AC97_EI_CDAC            0x0040  /* PCM Center DAC available */
 137 #define AC97_EI_SDAC            0x0080  /* PCM Surround DACs available */
 138 #define AC97_EI_LDAC            0x0100  /* PCM LFE DAC available */
 139 #define AC97_EI_AMAP            0x0200  /* indicates optional slot/DAC mapping based on codec ID */
 140 #define AC97_EI_REV_MASK        0x0c00  /* AC'97 revision mask */
 141 #define AC97_EI_REV_22          0x0400  /* AC'97 revision 2.2 */
 142 #define AC97_EI_REV_SHIFT       10
 143 #define AC97_EI_ADDR_MASK       0xc000  /* physical codec ID (address) */
 144 #define AC97_EI_ADDR_SHIFT      14
 145
 146 /* extended audio status and control bit defines */
 147 #define AC97_EA_VRA             0x0001  /* Variable bit rate enable bit */
 148 #define AC97_EA_DRA             0x0002  /* Double-rate audio enable bit */
 149 #define AC97_EA_SPDIF           0x0004  /* S/PDIF out enable bit */
 150 #define AC97_EA_VRM             0x0008  /* Variable bit rate for MIC enable bit */
 151 #define AC97_EA_SPSA_SLOT_MASK  0x0030  /* Mask for slot assignment bits */
 152 #define AC97_EA_SPSA_SLOT_SHIFT 4
 153 #define AC97_EA_SPSA_3_4        0x0000  /* Slot assigned to 3 & 4 */
 154 #define AC97_EA_SPSA_7_8        0x0010  /* Slot assigned to 7 & 8 */
 155 #define AC97_EA_SPSA_6_9        0x0020  /* Slot assigned to 6 & 9 */
 156 #define AC97_EA_SPSA_10_11      0x0030  /* Slot assigned to 10 & 11 */
 157 #define AC97_EA_CDAC            0x0040  /* PCM Center DAC is ready (Read only) */
 158 #define AC97_EA_SDAC            0x0080  /* PCM Surround DACs are ready (Read only) */
 159 #define AC97_EA_LDAC            0x0100  /* PCM LFE DAC is ready (Read only) */
 160 #define AC97_EA_MDAC            0x0200  /* MIC ADC is ready (Read only) */
 161 #define AC97_EA_SPCV            0x0400  /* S/PDIF configuration valid (Read only) */
 162 #define AC97_EA_PRI             0x0800  /* Turns the PCM Center DAC off */
 163 #define AC97_EA_PRJ             0x1000  /* Turns the PCM Surround DACs off */
 164 #define AC97_EA_PRK             0x2000  /* Turns the PCM LFE DAC off */
 165 #define AC97_EA_PRL             0x4000  /* Turns the MIC ADC off */
 166
 167 /* S/PDIF control bit defines */
 168 #define AC97_SC_PRO             0x0001  /* Professional status */
 169 #define AC97_SC_NAUDIO          0x0002  /* Non audio stream */
 170 #define AC97_SC_COPY            0x0004  /* Copyright status */
 171 #define AC97_SC_PRE             0x0008  /* Preemphasis status */
 172 #define AC97_SC_CC_MASK         0x07f0  /* Category Code mask */
 173 #define AC97_SC_CC_SHIFT        4
 174 #define AC97_SC_L               0x0800  /* Generation Level status */
 175 #define AC97_SC_SPSR_MASK       0x3000  /* S/PDIF Sample Rate bits */
 176 #define AC97_SC_SPSR_SHIFT      12
 177 #define AC97_SC_SPSR_44K        0x0000  /* Use 44.1kHz Sample rate */
 178 #define AC97_SC_SPSR_48K        0x2000  /* Use 48kHz Sample rate */
 179 #define AC97_SC_SPSR_32K        0x3000  /* Use 32kHz Sample rate */
 180 #define AC97_SC_DRS             0x4000  /* Double Rate S/PDIF */
 181 #define AC97_SC_V               0x8000  /* Validity status */
 182
 183 /* extended modem ID bit defines */
 184 #define AC97_MEI_LINE1          0x0001  /* Line1 present */
 185 #define AC97_MEI_LINE2          0x0002  /* Line2 present */
 186 #define AC97_MEI_HANDSET        0x0004  /* Handset present */
 187 #define AC97_MEI_CID1           0x0008  /* caller ID decode for Line1 is supported */
 188 #define AC97_MEI_CID2           0x0010  /* caller ID decode for Line2 is supported */
 189 #define AC97_MEI_ADDR_MASK      0xc000  /* physical codec ID (address) */
 190 #define AC97_MEI_ADDR_SHIFT     14
 191
 192 /* extended modem status and control bit defines */
 193 #define AC97_MEA_GPIO           0x0001  /* GPIO is ready (ro) */
 194 #define AC97_MEA_MREF           0x0002  /* Vref is up to nominal level (ro) */
 195 #define AC97_MEA_ADC1           0x0004  /* ADC1 operational (ro) */
 196 #define AC97_MEA_DAC1           0x0008  /* DAC1 operational (ro) */
 197 #define AC97_MEA_ADC2           0x0010  /* ADC2 operational (ro) */
 198 #define AC97_MEA_DAC2           0x0020  /* DAC2 operational (ro) */
 199 #define AC97_MEA_HADC           0x0040  /* HADC operational (ro) */
 200 #define AC97_MEA_HDAC           0x0080  /* HDAC operational (ro) */
 201 #define AC97_MEA_PRA            0x0100  /* GPIO power down (high) */
 202 #define AC97_MEA_PRB            0x0200  /* reserved */
 203 #define AC97_MEA_PRC            0x0400  /* ADC1 power down (high) */
 204 #define AC97_MEA_PRD            0x0800  /* DAC1 power down (high) */
 205 #define AC97_MEA_PRE            0x1000  /* ADC2 power down (high) */
 206 #define AC97_MEA_PRF            0x2000  /* DAC2 power down (high) */
 207 #define AC97_MEA_PRG            0x4000  /* HADC power down (high) */
 208 #define AC97_MEA_PRH            0x8000  /* HDAC power down (high) */
 209
 210 /* modem gpio status defines */
 211 #define AC97_GPIO_LINE1_OH      0x0001  /* Off Hook Line1 */
 212 #define AC97_GPIO_LINE1_RI      0x0002  /* Ring Detect Line1 */
 213 #define AC97_GPIO_LINE1_CID     0x0004  /* Caller ID path enable Line1 */
 214 #define AC97_GPIO_LINE1_LCS     0x0008  /* Loop Current Sense Line1 */
 215 #define AC97_GPIO_LINE1_PULSE   0x0010  /* Opt./ Pulse Dial Line1 (out) */
 216 #define AC97_GPIO_LINE1_HL1R    0x0020  /* Opt./ Handset to Line1 relay control (out) */
 217 #define AC97_GPIO_LINE1_HOHD    0x0040  /* Opt./ Handset off hook detect Line1 (in) */
 218 #define AC97_GPIO_LINE12_AC     0x0080  /* Opt./ Int.bit 1 / Line1/2 AC (out) */
 219 #define AC97_GPIO_LINE12_DC     0x0100  /* Opt./ Int.bit 2 / Line1/2 DC (out) */
 220 #define AC97_GPIO_LINE12_RS     0x0200  /* Opt./ Int.bit 3 / Line1/2 RS (out) */
 221 #define AC97_GPIO_LINE2_OH      0x0400  /* Off Hook Line2 */
 222 #define AC97_GPIO_LINE2_RI      0x0800  /* Ring Detect Line2 */
 223 #define AC97_GPIO_LINE2_CID     0x1000  /* Caller ID path enable Line2 */
 224 #define AC97_GPIO_LINE2_LCS     0x2000  /* Loop Current Sense Line2 */
 225 #define AC97_GPIO_LINE2_PULSE   0x4000  /* Opt./ Pulse Dial Line2 (out) */
 226 #define AC97_GPIO_LINE2_HL1R    0x8000  /* Opt./ Handset to Line2 relay control (out) */
 227
 228 /* specific - SigmaTel */
 229 #define AC97_SIGMATEL_OUTSEL    0x64    /* Output Select, STAC9758 */
 230 #define AC97_SIGMATEL_INSEL     0x66    /* Input Select, STAC9758 */
 231 #define AC97_SIGMATEL_IOMISC    0x68    /* STAC9758 */
 232 #define AC97_SIGMATEL_ANALOG    0x6c    /* Analog Special */
 233 #define AC97_SIGMATEL_DAC2INVERT 0x6e
 234 #define AC97_SIGMATEL_BIAS1     0x70
 235 #define AC97_SIGMATEL_BIAS2     0x72
 236 #define AC97_SIGMATEL_VARIOUS   0x72    /* STAC9758 */
 237 #define AC97_SIGMATEL_MULTICHN  0x74    /* Multi-Channel programming */
 238 #define AC97_SIGMATEL_CIC1      0x76
 239 #define AC97_SIGMATEL_CIC2      0x78
 240
 241 /* specific - Analog Devices */
 242 #define AC97_AD_TEST            0x5a    /* test register */
 243 #define AC97_AD_CODEC_CFG       0x70    /* codec configuration */
 244 #define AC97_AD_JACK_SPDIF      0x72    /* Jack Sense & S/PDIF */
 245 #define AC97_AD_SERIAL_CFG      0x74    /* Serial Configuration */
 246 #define AC97_AD_MISC            0x76    /* Misc Control Bits */
 247
 248 /* specific - Cirrus Logic */
 249 #define AC97_CSR_ACMODE         0x5e    /* AC Mode Register */
 250 #define AC97_CSR_MISC_CRYSTAL   0x60    /* Misc Crystal Control */
 251 #define AC97_CSR_SPDIF          0x68    /* S/PDIF Register */
 252 #define AC97_CSR_SERIAL         0x6a    /* Serial Port Control */
 253 #define AC97_CSR_SPECF_ADDR     0x6c    /* Special Feature Address */
 254 #define AC97_CSR_SPECF_DATA     0x6e    /* Special Feature Data */
 255 #define AC97_CSR_BDI_STATUS     0x7a    /* BDI Status */
 256
 257 /* specific - Conexant */
 258 #define AC97_CXR_AUDIO_MISC     0x5c
 259 #define AC97_CXR_SPDIFEN        (1<<3)
 260 #define AC97_CXR_COPYRGT        (1<<2)
 261 #define AC97_CXR_SPDIF_MASK     (3<<0)
 262 #define AC97_CXR_SPDIF_PCM      0x0
 263 #define AC97_CXR_SPDIF_AC3      0x2
 264
 265 /* specific - ALC */
 266 #define AC97_ALC650_SPDIF_INPUT_STATUS1 0x60
 267 /* S/PDIF input status 1 bit defines */
 268 #define AC97_ALC650_PRO             0x0001  /* Professional status */
 269 #define AC97_ALC650_NAUDIO          0x0002  /* Non audio stream */
 270 #define AC97_ALC650_COPY            0x0004  /* Copyright status */
 271 #define AC97_ALC650_PRE             0x0038  /* Preemphasis status */
 272 #define AC97_ALC650_PRE_SHIFT       3
 273 #define AC97_ALC650_MODE            0x00C0  /* Preemphasis status */
 274 #define AC97_ALC650_MODE_SHIFT      6
 275 #define AC97_ALC650_CC_MASK         0x7f00  /* Category Code mask */
 276 #define AC97_ALC650_CC_SHIFT        8
 277 #define AC97_ALC650_L               0x8000  /* Generation Level status */
 278
 279 #define AC97_ALC650_SPDIF_INPUT_STATUS2 0x62
 280 /* S/PDIF input status 2 bit defines */
 281 #define AC97_ALC650_SOUCE_MASK      0x000f  /* Source number */
 282 #define AC97_ALC650_CHANNEL_MASK    0x00f0  /* Channel number */
 283 #define AC97_ALC650_CHANNEL_SHIFT   4
 284 #define AC97_ALC650_SPSR_MASK       0x0f00  /* S/PDIF Sample Rate bits */
 285 #define AC97_ALC650_SPSR_SHIFT      8
 286 #define AC97_ALC650_SPSR_44K        0x0000  /* Use 44.1kHz Sample rate */
 287 #define AC97_ALC650_SPSR_48K        0x0200  /* Use 48kHz Sample rate */
 288 #define AC97_ALC650_SPSR_32K        0x0300  /* Use 32kHz Sample rate */
 289 #define AC97_ALC650_CLOCK_ACCURACY  0x3000  /* Clock accuracy */
 290 #define AC97_ALC650_CLOCK_SHIFT     12
 291 #define AC97_ALC650_CLOCK_LOCK      0x4000  /* Clock locked status */
 292 #define AC97_ALC650_V               0x8000  /* Validity status */
 293
 294 #define AC97_ALC650_SURR_DAC_VOL        0x64
 295 #define AC97_ALC650_LFE_DAC_VOL         0x66
 296 #define AC97_ALC650_UNKNOWN1            0x68
 297 #define AC97_ALC650_MULTICH             0x6a
 298 #define AC97_ALC650_UNKNOWN2            0x6c
 299 #define AC97_ALC650_REVISION            0x6e
 300 #define AC97_ALC650_UNKNOWN3            0x70
 301 #define AC97_ALC650_UNKNOWN4            0x72
 302 #define AC97_ALC650_MISC                0x74
 303 #define AC97_ALC650_GPIO_SETUP          0x76
 304 #define AC97_ALC650_GPIO_STATUS         0x78
 305 #define AC97_ALC650_CLOCK               0x7a
 306
 307 /* specific - Yamaha YMF753 */
 308 #define AC97_YMF753_DIT_CTRL2   0x66    /* DIT Control 2 */
 309 #define AC97_YMF753_3D_MODE_SEL 0x68    /* 3D Mode Select */
 310
 311 /* specific - C-Media */
 312 #define AC97_CM9738_VENDOR_CTRL 0x5a
 313 #define AC97_CM9739_MULTI_CHAN  0x64
 314 #define AC97_CM9739_SPDIF_IN_STATUS     0x68 /* 32bit */
 315 #define AC97_CM9739_SPDIF_CTRL  0x6c
 316
 317 /* specific - wolfson */
 318 #define AC97_WM97XX_FMIXER_VOL  0x72
 319 #define AC97_WM9704_RMIXER_VOL  0x74
 320 #define AC97_WM9704_TEST        0x5a
 321 #define AC97_WM9704_RPCM_VOL    0x70
 322 #define AC97_WM9711_OUT3VOL     0x16
 323
 324
 325 /* ac97->scaps */
 326 #define AC97_SCAP_AUDIO         (1<<0)  /* audio codec 97 */
 327 #define AC97_SCAP_MODEM         (1<<1)  /* modem codec 97 */
 328 #define AC97_SCAP_SURROUND_DAC  (1<<2)  /* surround L&R DACs are present */
 329 #define AC97_SCAP_CENTER_LFE_DAC (1<<3) /* center and LFE DACs are present */
 330 #define AC97_SCAP_SKIP_AUDIO    (1<<4)  /* skip audio part of codec */
 331 #define AC97_SCAP_SKIP_MODEM    (1<<5)  /* skip modem part of codec */
 332 #define AC97_SCAP_INDEP_SDIN    (1<<6)  /* independent SDIN */
 333
 334 /* ac97->flags */
 335 #define AC97_HAS_PC_BEEP        (1<<0)  /* force PC Speaker usage */
 336 #define AC97_AD_MULTI           (1<<1)  /* Analog Devices - multi codecs */
 337 #define AC97_CS_SPDIF           (1<<2)  /* Cirrus Logic uses funky SPDIF */
 338 #define AC97_CX_SPDIF           (1<<3)  /* Conexant's spdif interface */
 339 #define AC97_STEREO_MUTES       (1<<4)  /* has stereo mute bits */
 340
 341 /* rates indexes */
 342 #define AC97_RATES_FRONT_DAC    0
 343 #define AC97_RATES_SURR_DAC     1
 344 #define AC97_RATES_LFE_DAC      2
 345 #define AC97_RATES_ADC          3
 346 #define AC97_RATES_MIC_ADC      4
 347 #define AC97_RATES_SPDIF        5
 348
 349 /*
 350  *
 351  */
 352
 353 typedef struct _snd_ac97_bus ac97_bus_t;
 354 typedef struct _snd_ac97 ac97_t;
 355
 356 enum ac97_pcm_cfg {
 357         AC97_PCM_CFG_FRONT = 2,
 358         AC97_PCM_CFG_REAR = 10,         /* alias surround */
 359         AC97_PCM_CFG_LFE = 11,          /* center + lfe */
 360         AC97_PCM_CFG_40 = 4,            /* front + rear */
 361         AC97_PCM_CFG_51 = 6,            /* front + rear + center/lfe */
 362         AC97_PCM_CFG_SPDIF = 20
 363 };
 364
 365 /* PCM allocation */
 366 struct ac97_pcm {
 367         ac97_bus_t *bus;
 368         unsigned int stream: 1,            /* stream type: 1 = capture */
 369                      exclusive: 1,         /* exclusive mode, don't override with other pcms */
 370                      copy_flag: 1,         /* lowlevel driver must fill all entries */
 371                      spdif: 1;             /* spdif pcm */
 372         unsigned short aslots;             /* active slots */
 373         unsigned int rates;                /* available rates */
 374         struct {
 375                 unsigned short slots;      /* driver input: requested AC97 slot numbers */
 376                 unsigned short rslots[4];  /* allocated slots per codecs */
 377                 unsigned char rate_table[4];
 378                 ac97_t *codec[4];          /* allocated codecs */
 379         } r[2];                            /* 0 = standard rates, 1 = double rates */
 380         unsigned long private_value;       /* used by the hardware driver */
 381 };
 382
 383 struct snd_ac97_build_ops {
 384         int (*build_3d) (ac97_t *ac97);
 385         int (*build_specific) (ac97_t *ac97);
 386         int (*build_spdif) (ac97_t *ac97);
 387         int (*build_post_spdif) (ac97_t *ac97);
 388 };
 389
 390 struct _snd_ac97_bus {
 391         /* -- lowlevel (hardware) driver specific -- */
 392         void (*reset) (ac97_t *ac97);
 393         void (*write) (ac97_t *ac97, unsigned short reg, unsigned short val);
 394         unsigned short (*read) (ac97_t *ac97, unsigned short reg);
 395         void (*wait) (ac97_t *ac97);
 396         void (*init) (ac97_t *ac97);
 397         void *private_data;
 398         void (*private_free) (ac97_bus_t *bus);
 399         /* --- */
 400         snd_card_t *card;
 401         unsigned short num;     /* bus number */
 402         unsigned short vra: 1,  /* bridge supports VRA */
 403                        isdin: 1;/* independent SDIN */
 404         unsigned int clock;     /* AC'97 base clock (usually 48000Hz) */
 405         spinlock_t bus_lock;    /* used mainly for slot allocation */
 406         unsigned short used_slots[2][4]; /* actually used PCM slots */
 407         unsigned short pcms_count; /* count of PCMs */
 408         struct ac97_pcm *pcms;
 409         ac97_t *codec[4];
 410         snd_info_entry_t *proc;
 411 };
 412
 413 struct _snd_ac97 {
 414         /* -- lowlevel (hardware) driver specific -- */
 415         struct snd_ac97_build_ops * build_ops;
 416         void *private_data;
 417         void (*private_free) (ac97_t *ac97);
 418         /* --- */
 419         ac97_bus_t *bus;
 420         struct pci_dev *pci;    /* assigned PCI device - used for quirks */
 421         snd_info_entry_t *proc;
 422         snd_info_entry_t *proc_regs;
 423         unsigned short subsystem_vendor;
 424         unsigned short subsystem_device;
 425         spinlock_t reg_lock;
 426         unsigned short num;     /* number of codec: 0 = primary, 1 = secondary */
 427         unsigned short addr;    /* physical address of codec [0-3] */
 428         unsigned int id;        /* identification of codec */
 429         unsigned short caps;    /* capabilities (register 0) */
 430         unsigned short ext_id;  /* extended feature identification (register 28) */
 431         unsigned short ext_mid; /* extended modem ID (register 3C) */
 432         unsigned int scaps;     /* driver capabilities */
 433         unsigned int flags;     /* specific code */
 434         unsigned int rates[6];  /* see AC97_RATES_* defines */
 435         unsigned int spdif_status;
 436         unsigned short regs[0x80]; /* register cache */
 437         unsigned int limited_regs; /* allow limited registers only */
 438         DECLARE_BITMAP(reg_accessed, 0x80); /* bit flags */
 439         union {                 /* vendor specific code */
 440                 struct {
 441                         unsigned short unchained[3];    // 0 = C34, 1 = C79, 2 = C69
 442                         unsigned short chained[3];      // 0 = C34, 1 = C79, 2 = C69
 443                         unsigned short id[3];           // codec IDs (lower 16-bit word)
 444                         unsigned short pcmreg[3];       // PCM registers
 445                         unsigned short codec_cfg[3];    // CODEC_CFG bits
 446                         struct semaphore mutex;
 447                 } ad18xx;
 448                 unsigned int dev_flags;         /* device specific */
 449         } spec;
 450 };
 451
 452 /* conditions */
 453 static inline int ac97_is_audio(ac97_t * ac97)
 454 {
 455         return (ac97->scaps & AC97_SCAP_AUDIO);
 456 }
 457 static inline int ac97_is_modem(ac97_t * ac97)
 458 {
 459         return (ac97->scaps & AC97_SCAP_MODEM);
 460 }
 461 static inline int ac97_is_rev22(ac97_t * ac97)
 462 {
 463         return (ac97->ext_id & AC97_EI_REV_MASK) >= AC97_EI_REV_22;
 464 }
 465 static inline int ac97_can_amap(ac97_t * ac97)
 466 {
 467         return (ac97->ext_id & AC97_EI_AMAP) != 0;
 468 }
 469
 470 /* functions */
 471 int snd_ac97_bus(snd_card_t * card, ac97_bus_t * _bus, ac97_bus_t ** rbus); /* create new AC97 bus */
 472 int snd_ac97_mixer(ac97_bus_t * bus, ac97_t * _ac97, ac97_t ** rac97);  /* create mixer controls */
 473
 474 void snd_ac97_write(ac97_t *ac97, unsigned short reg, unsigned short value);
 475 unsigned short snd_ac97_read(ac97_t *ac97, unsigned short reg);
 476 void snd_ac97_write_cache(ac97_t *ac97, unsigned short reg, unsigned short value);
 477 int snd_ac97_update(ac97_t *ac97, unsigned short reg, unsigned short value);
 478 int snd_ac97_update_bits(ac97_t *ac97, unsigned short reg, unsigned short mask, unsigned short value);
 479 #ifdef CONFIG_PM
 480 void snd_ac97_suspend(ac97_t *ac97);
 481 void snd_ac97_resume(ac97_t *ac97);
 482 #endif
 483
 484 /* quirk types */
 485 enum {
 486         AC97_TUNE_DEFAULT = -1, /* use default from quirk list (not valid in list) */
 487         AC97_TUNE_NONE = 0,     /* nothing extra to do */
 488         AC97_TUNE_HP_ONLY,      /* headphone (true line-out) control as master only */
 489         AC97_TUNE_SWAP_HP,      /* swap headphone and master controls */
 490         AC97_TUNE_SWAP_SURROUND, /* swap master and surround controls */
 491         AC97_TUNE_AD_SHARING,   /* for AD1985, turn on OMS bit and use headphone */
 492         AC97_TUNE_ALC_JACK,     /* for Realtek, enable JACK detection */
 493 };
 494
 495 struct ac97_quirk {
 496         unsigned short vendor;  /* PCI vendor id */
 497         unsigned short device;  /* PCI device id */
 498         unsigned short mask;    /* device id bit mask, 0 = accept all */
 499         const char *name;       /* name shown as info */
 500         int type;               /* quirk type above */
 501 };
 502
 503 int snd_ac97_tune_hardware(ac97_t *ac97, struct ac97_quirk *quirk, int override);
 504 int snd_ac97_set_rate(ac97_t *ac97, int reg, unsigned short rate);
 505
 506 int snd_ac97_pcm_assign(ac97_bus_t *ac97,
 507                         unsigned short pcms_count,
 508                         const struct ac97_pcm *pcms);
 509 int snd_ac97_pcm_open(struct ac97_pcm *pcm, unsigned int rate,
 510                       enum ac97_pcm_cfg cfg, unsigned short slots);
 511 int snd_ac97_pcm_close(struct ac97_pcm *pcm);
 512
 513 #endif /* __SOUND_AC97_CODEC_H */